JP2593071B2 - Biphase code transmission method with error correction function - Google Patents
Biphase code transmission method with error correction functionInfo
- Publication number
- JP2593071B2 JP2593071B2 JP62068598A JP6859887A JP2593071B2 JP 2593071 B2 JP2593071 B2 JP 2593071B2 JP 62068598 A JP62068598 A JP 62068598A JP 6859887 A JP6859887 A JP 6859887A JP 2593071 B2 JP2593071 B2 JP 2593071B2
- Authority
- JP
- Japan
- Prior art keywords
- sequence
- code
- error correction
- sequences
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 (発明の技術分野) 本発明は、光ファイバを用いたディジタル伝送方式に
おいて、熱雑音等により生じた伝送路上での符号誤りを
訂正する符号伝送方法に関するものである。Description: TECHNICAL FIELD The present invention relates to a code transmission method for correcting a code error on a transmission line caused by thermal noise or the like in a digital transmission system using an optical fiber.
(従来技術とその問題点) 従来、誤り訂正符号としては様々な符号が提案されて
いるが、符号,復号構成が比較的簡易なハミング符号
(今井秀樹著:「情報理論」昭晃堂出版、P.138参照)
がよく知られている。一般にハミング符号は、次に示す
行列を定め、検査ビットを規定することにより構成され
る。(Prior art and its problems) Conventionally, various codes have been proposed as error correction codes, but Hamming codes whose codes and decoding configurations are relatively simple (Hideki Imai: "Information Theory" Shokodo Shuppan, (Refer to P.138)
Is well known. Generally, a Hamming code is configured by defining the following matrix and defining check bits.
但し、{Pi,Pi2,……,Pik}(i=1〜m)は、全て
のiに対し、互いに異なるパターンとし、全零ではな
い。又、m(=n−k)は検査ビット数、n(=2m−
1)は符号長、k(=2m−1−m)は情報ビット数を表
す。 However, {P i , P i2 ,..., P ik } (i = 1 to m) have different patterns for all i and are not all zeros. Further, m (= nk) is the number of check bits, and n (= 2 m −
1) represents the code length, and k (= 2 m -1 -m) represents the number of information bits.
検査ビットc1,……,cmは により求まり、ハミング符号 は として構成される。一方、復号は受信語 に対し、 により、シンドロームを計算することにより伝送路中で
のビット誤りの有無を検出し、誤りがある場合には、シ
ンドロームの結果を用いて誤りビットを訂正する。これ
には例えばピーターソンの復号法等がある。具体的に従
来の誤り訂正符号の構成の1例を、符号長を7とした
(7,4)ハミング符号を例に説明する。情報ビット(x1,
x2,x3,x4)に対し、次の関係式を満足する検査ビット、
c1,c2,c3を決定する。Check bits c 1 , ……, cm And Hamming code Is Is configured as On the other hand, decoding is Against By calculating the syndrome, the presence or absence of a bit error in the transmission path is detected, and if there is an error, the error bit is corrected using the result of the syndrome. This includes, for example, Peterson's decoding method. Specifically, an example of a configuration of a conventional error correction code will be described by taking a (7,4) Hamming code having a code length of 7 as an example. Information bits (x 1 ,
x 2 , x 3 , x 4 ), check bits satisfying the following relational expression:
Determine c 1 , c 2 , and c 3 .
すなわち、パリティ行列 表1に(7,4)ハミング符号の構成を示す。 That is, the parity matrix Table 1 shows the configuration of the (7,4) Hamming code.
符号語 に対し、誤りなしで受信シンドローム は零となるから、 次の関係が成り立つはずである。Codeword Received syndrome without error Becomes zero, The following relationship should hold:
そこで、受信語 に対し、次の を求める。 So the received word For the following Ask for.
この のパターンにより、表2に示すごとく3ビットのシンド
ロームの値と誤りビットの位置は1対1に対応するか
ら、単一誤りビットを求めることができ、訂正可能とな
る。 this According to the pattern (3), as shown in Table 2, the 3-bit syndrome value and the position of the error bit correspond one-to-one, so that a single error bit can be obtained and can be corrected.
この符号を通常のデータ伝送に適用するためには、ま
ず、同期の問題が生じる。従来は、符号変換とは別に、
フレームを構成していた。そのため、回路構成が複雑か
つ大規模なものとなっていた。又、オール“0"あるいは
オール“1"のような長い同符号連続パタンの発生が生じ
得る。このようなパタンに対しては中継器におけるタイ
ミング情報消失を生じ、また、低域しゃ段歪による符号
間干渉増加をまねき、伝送品質の劣化を生む。そのた
め、符号変換とは別に、マークの平衡度を図るため、ス
クランブル等の使用が不可欠であった。In order to apply this code to normal data transmission, a synchronization problem first arises. Conventionally, apart from transcoding,
Had made up the frame. Therefore, the circuit configuration is complicated and large-scale. Also, a long same-code continuous pattern such as all “0” or all “1” may occur. Such a pattern causes loss of timing information in the repeater, and also causes an increase in intersymbol interference due to low-frequency step-up distortion, thereby deteriorating transmission quality. Therefore, in addition to the code conversion, use of scrambling or the like is indispensable in order to balance marks.
(発明の目的) 本発明の目的は、ハミング符号の誤り訂正能力を維持
すると共に、上記、欠点を解決した誤り訂正機能を有す
るバイフェーズ符号伝送方法を提供することにある。(Object of the Invention) It is an object of the present invention to provide a bi-phase code transmission method having an error correction function that solves the above-mentioned disadvantages while maintaining the error correction capability of a Hamming code.
(発明の特徴) 本発明は、誤り検査ビット及び補符号ビットにより、
ブロック内のマーク率平衡性を確保するとと共に、同符
号連続も抑圧するように制御した誤り訂正符号を構成す
ることを最も大きな特徴とする。(Features of the Invention) The present invention provides an error check bit and a complementary code bit.
The most significant feature is that an error correction code controlled so as to ensure the mark ratio balance in the block and also suppress the continuation of the same code is provided.
本符号伝送方法により、従来、同期をとるために必要
とされたフレーム構成をとることがなく、また最悪同符
号連続長を規定でき、タイミング系に対する設計マージ
ンを増すことが可能となった。According to the present code transmission method, the frame structure required for synchronization is not conventionally required, the worst case of the same code continuous length can be specified, and the design margin for the timing system can be increased.
従来、誤り訂正符号としては、マークの平衡性を無視
した構成となっていたが、本発明により、マーク率をブ
ロック内で完全に1/2にすることが可能となった。Conventionally, the error correction code has a configuration in which the balance of the mark is neglected. However, the present invention has made it possible to completely reduce the mark ratio to 1/2 in a block.
(実施例) 表3に本発明における符号構成例を示す。情報ビット
は、x1,x2,x3の3ビットとする。情報ビットx3の補符号
をx4と擬似情報ビットとみなす。この場合、誤り検査ビ
ットci(i=1〜4)は次の関係式で求められる。(Example) Table 3 shows a code configuration example in the present invention. Information bits, and 3 bits x 1, x 2, x 3 . The complement sign information bits x 3 regarded as x 4 and the pseudo information bits. In this case, the error check bits c i (i = 1 to 4) are obtained by the following relational expressions.
xi(i=1〜3):情報ビット x4=3:補符号ビット ここで、x4=3だからc2=x2+1=2,c3=1,c4
=1だから情報ビット系列(x1,x2)に対し、誤り検
査ビット(c4,c2)がそれぞれ補符号関係が成り立ち、
情報ビットx3に対しては、x4が補符号関係が、又、誤り
検査ビットc1とc3の間にも補符号関係が成り立つ。そこ
で表3に示すように、互いに補符号関係の成り立つ系列
を、順次並べれば、従来より使用されていているバイフ
ェーズ符号と同一系列を発生させることができる。故
に、最悪同符号連続長は、2ビットとなる。すなわち、
本発明による伝送路符号化法は3ビットの情報符号
(x1,x2,x3)に対し、x4=3,c1=x1x2x3,c2=x2
x3x4,c3=x1x2x4,c4=x1x3x4によりチェッ
クビットを生成し、それを(x1c4x2c2x3x4c1c3)の順に
並べたことを特徴とする8ビット単位の符号化法であ
る。 x i (i = 1 to 3): information bit x 4 = 3 : complementary code bit Here, since x 4 = 3, c 2 = x 2 + 1 = 2 , c 3 = 1 , c 4
= 1 , the error check bits (c 4 , c 2 ) are complementary to the information bit sequence (x 1 , x 2 ), respectively.
For information bits x 3, x 4 is the complementary code relationship, also complement code relationship holds between the error check bits c 1 and c 3. Therefore, as shown in Table 3, by sequentially arranging sequences that have a complementary code relationship with each other, the same sequence as a conventionally used biphase code can be generated. Therefore, the worst-case homocode continuous length is 2 bits. That is,
Channel coding method according to the invention with respect to the 3-bit information code (x 1, x 2, x 3), x 4 = 3, c 1 = x 1 x 2 x 3, c 2 = x 2
A check bit is generated by x 3 x 4 , c 3 = x 1 x 2 x 4 , c 4 = x 1 x 3 x 4 and the check bit is written as (x 1 c 4 x 2 c 2 x 3 x 4 c 1 c 3 ) In order of 8 bits.
受信側ではまず、復号のためにブロック同期を確保す
る必要がある。その為に、情報ビットと、それ以外のビ
ットとの間に成り立つ位相関係を利用する方法が考えら
れる。例えば式より、 が、正しい同期位置では常に成り立つ。これらの関係が
同時に成り立つ位相を見つけることにより、同期を確保
することが出来る。同期のとれた受信語 に対し、シンドローム を計算し、その結果が表4に示すような誤りパターンを
対照することにより、誤り訂正が可能となる。但し、受
信語と送信語の対応は、次のようになる。On the receiving side, first, it is necessary to secure block synchronization for decoding. For this purpose, a method is conceivable in which a phase relationship established between information bits and other bits is used. For example, from the formula, However, it always holds at the correct synchronization position. Synchronization can be ensured by finding a phase in which these relationships are satisfied at the same time. Synchronized received words Against the syndrome Is calculated, and the result is compared with an error pattern as shown in Table 4 to enable error correction. However, the correspondence between the received word and the transmitted word is as follows.
y1⇔x1,y2⇔x2,y3⇔x3,y4⇔x4 y5⇔c1,y6⇔c2,y7⇔c3,y8⇔c4 すなわち、この符号化法では表3のような順序で出力
するが、表4に示す関係は、(x1x2x3x4c1c2c3c4)が受
信されたとしたときのものである。従って、実際には
(x1c4x2c2x3x4c1c3)を一旦(x1x2x3x4c1c2c3c4)に変
換した後シンドロームを計算することが必要になる。 y 1 ⇔x 1, y 2 ⇔x 2, y 3 ⇔x 3, y 4 ⇔x 4 y 5 ⇔c 1, y 6 ⇔c 2, y 7 ⇔c 3, y 8 ⇔c 4 i.e., the code Although the output is performed in the order shown in Table 3 in the chemical method, the relationship shown in Table 4 is based on the assumption that (x 1 x 2 x 3 x 4 c 1 c 2 c 3 c 4 ) has been received. Therefore, in practice, computing the syndrome after conversion to (x 1 c 4 x 2 c 2 x 3 x 4 c 1 c 3) once the (x 1 x 2 x 3 x 4 c 1 c 2 c 3 c 4) Need to be done.
上記説明では、情報ビットx3の補符号を、第4の符号
として選択してが、x1〜x3のどの情報ビットを対象とし
ても、補符号関係が成り立つビット列が変化するだけ
で、上記、関係は基本的に成り立つ。In the above description, the complement sign information bits x 3, only select as a fourth code but also as a target information bits x 1 ~x 3 throat, a change in the bit string complement code relationship holds, the , The relationship basically holds.
本発明で示した符号による誤り訂正能力を図1に示
す。伝送路上のビット誤り率に対し、誤り訂正を行なう
場合と、行わない場合の、復号時の符号誤り率を示して
いる。伝送路上のアラーム発生条件とされるビット誤り
率10-5において、誤り訂正を行なうことにより、4桁以
上の符号誤り率の改善が得られる。FIG. 1 shows the error correction capability of the code shown in the present invention. It shows the bit error rate at the time of decoding when error correction is performed on the bit error rate on the transmission path and when error correction is not performed. By performing error correction at a bit error rate of 10 -5 , which is an alarm occurrence condition on the transmission line, an improvement in the code error rate of four or more digits can be obtained.
また、誤り検出法としては、1ブロック内の“1"と
“0"が同数であるためx1x2x3x4c1c2c3c4
を計算し、1ブロック内の奇数誤りを検出可能とする方
法が考えられる他、ビット間の補符号関係を用いて、誤
り検出を行なう方法も考えられる。Further, as an error detection method, since “1” and “0” in one block have the same number, x 1 x 2 x 3 x 4 c 1 c 2 c 3 c 4
Is calculated, and an odd error in one block can be detected. In addition, a method of detecting an error using a complementary code relationship between bits can be considered.
また、受信側にて、1ブロック内の情報ビットとそれ
以外のビットの間に成り立つ補符号関係、例えばx4=
1,c1=2,c3=2,c4=3なる関係を調べることによ
り、1ブロック内の誤りを検出することができる。On the receiving side, a complementary code relationship established between information bits in one block and other bits, for example, x 4 =
By examining the relationships of 1 , c 1 = 2 , c 3 = 2 , c 4 = 3 , errors in one block can be detected.
(発明の効果) 以上、説明したように、本発明によれば比較的簡易な
構成で、マーク率の平衡性を確保し、符号の特長を生か
したブロック同期、及び誤り検出を行い、さらに、誤り
訂正を行なう機能を有する2値伝送方式を実現すること
ができる。従って、ディジタル伝送方式において、等価
的に信号対雑音比を向上させ、中継利得の増加を生じ
る。又、システム全体の信頼性確保にもつながる。(Effects of the Invention) As described above, according to the present invention, with a relatively simple configuration, the balance of the mark ratio is ensured, block synchronization utilizing the characteristics of the code is performed, and error detection is performed. A binary transmission system having a function of performing error correction can be realized. Therefore, in the digital transmission system, the signal-to-noise ratio is equivalently improved, and the relay gain is increased. It also leads to ensuring the reliability of the entire system.
図1は本発明で示した伝送路符号の誤り訂正能力を示す
特性図である。FIG. 1 is a characteristic diagram showing the error correction capability of the transmission line code shown in the present invention.
Claims (3)
伝送方式において、情報系列1系列を低速3系列(x1,x
2,x3)に分割後、それらの任意の1系列の補符号を、次
の系列x4とし、それらの系列に対し、x1x2x3,x2x
3x4,x1x2x4,x1x3x4(但し:排他的論理
和)とする演算を施し、4系列(c1,c2,c3,c4)を作成
し、上記情報系列(x1,x2,x3)と、補符号系列(x4)、
さらに4系列(c1,c2,c3,c4)を1系列に多重化して伝
送することを特徴とする誤り訂正機能を有するバイフェ
ーズ符号伝送方法。1. A binary signal "1", in a digital transmission system in which a "0", the information sequence 1 sequence slow 3 sequence (x 1, x
2 , x 3 ), the complementary code of any one of these sequences is taken as the next sequence x 4, and x 1 x 2 x 3 , x 2 x
An operation of 3 x 4 , x 1 x 2 x 4 , x 1 x 3 x 4 (exclusive OR) is performed to create four series (c 1 , c 2 , c 3 , c 4 ), The information sequence (x 1 , x 2 , x 3 ), the complementary code sequence (x 4 ),
A bi-phase code transmission method having an error correction function, further comprising multiplexing four sequences (c 1 , c 2 , c 3 , c 4 ) into one sequence and transmitting the multiplexed sequence.
に分割後、それらの任意の1系列の補符号を、次の系列
x4とし、それらの系列に対し、x1x2x3,x2x3x4,
x1x2x4,x1x3x4(但し:排他的論理和)とす
る演算を施し、4系列(c1,c2,c3,c4)を作成し、上記
情報系列(x1,x2,x3)と、補符号系列(x4)、さらに4
系列(c1,c2,c3,c4)を1系列に多重化して伝送し、受
信側では、受信符号1系列を8系列に分配した後、ブロ
ック同期をとり、次に情報ビット(x1,x2,x3)と補符号
ビット(x4)、さらに誤り検査ビット(c1,c2,c3,c4)
に対して成り立つ誤り検査式s1=x1x2x3c1,s2=x
2x3x4c2,s3=x1x2x4c3,s4=x1x3x4c
4を計算し、それらのパターンによりビット誤りの訂正
をすることを特徴とする誤り訂正機能を有するバイフェ
ーズ符号伝送方法。2. One information sequence is divided into three low-speed sequences (x 1 , x 2 , x 3 ).
After the division into the following series,
and x 4, with respect to their sequence, x 1 x 2 x 3, x 2 x 3 x 4,
An operation of x 1 x 2 x 4 , x 1 x 3 x 4 (exclusive OR) is performed to create four sequences (c 1 , c 2 , c 3 , c 4 ), and the above information sequence (c 1 , c 2 , c 3 , c 4 ) x 1 , x 2 , x 3 ), a complementary code sequence (x 4 ), and 4
The sequences (c 1 , c 2 , c 3 , c 4 ) are multiplexed into one sequence and transmitted. On the receiving side, one received code sequence is distributed into eight sequences, block synchronization is established, and then information bits ( x 1 , x 2 , x 3 ), complementary code bits (x 4 ), and error check bits (c 1 , c 2 , c 3 , c 4 )
Error check formula s 1 = x 1 x 2 x 3 c 1 , s 2 = x
2 x 3 x 4 c 2 , s 3 = x 1 x 2 x 4 c 3 , s 4 = x 1 x 3 x 4 c
4. A bi-phase code transmission method having an error correction function, which calculates 4 and corrects a bit error according to those patterns.
検査ビットの間に成り立つ相関関係、例えばc1c2=x1
x4,c3c4=x2x3,c1c3=x3x4等の成り立つ位相
により同期を確保するようにしたことを特徴とする特許
請求の範囲第2項記載の誤り訂正機能を有するバイフェ
ーズ符号伝送方法。3. A correlation established between an information bit and a check bit, for example, c 1 c 2 = x 1 as the block synchronization method.
x 4, c 3 c 4 = x 2 x 3, c 1 c 3 = x 3 x 4 phase error correction range second claim of claims, characterized in that so as to ensure synchronization with the hold of such A bi-phase code transmission method having a function.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62068598A JP2593071B2 (en) | 1987-03-23 | 1987-03-23 | Biphase code transmission method with error correction function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62068598A JP2593071B2 (en) | 1987-03-23 | 1987-03-23 | Biphase code transmission method with error correction function |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63234632A JPS63234632A (en) | 1988-09-29 |
| JP2593071B2 true JP2593071B2 (en) | 1997-03-19 |
Family
ID=13378386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62068598A Expired - Lifetime JP2593071B2 (en) | 1987-03-23 | 1987-03-23 | Biphase code transmission method with error correction function |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2593071B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5682253B2 (en) | 2010-11-22 | 2015-03-11 | 富士通株式会社 | Program and communication device |
| US9658921B2 (en) * | 2013-10-31 | 2017-05-23 | Samsung Display Co., Ltd. | Maximal transition hamming codes |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58114541A (en) * | 1981-12-28 | 1983-07-07 | Nippon Telegr & Teleph Corp <Ntt> | Code converting circuit |
| JPS5897937A (en) * | 1981-12-07 | 1983-06-10 | Fujitsu Ltd | Frame synchronizing signal detecting system |
| JPS59123337A (en) * | 1982-12-29 | 1984-07-17 | Nec Corp | Frame synchronizing system |
| JPS60130244A (en) * | 1983-12-19 | 1985-07-11 | Nec Corp | Accompanying signal transmitting system |
-
1987
- 1987-03-23 JP JP62068598A patent/JP2593071B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63234632A (en) | 1988-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Sellers | Bit loss and gain correction code | |
| US6510182B1 (en) | Wireless infrared digital audio system | |
| JP3496828B2 (en) | Pulse position method, decoding method, data communication system, and data transmission system | |
| US6741659B1 (en) | Wireless infrared digital audio transmitting system | |
| GB2071371A (en) | Digital data processing | |
| US4035767A (en) | Error correction code and apparatus for the correction of differentially encoded quadrature phase shift keyed data (DQPSK) | |
| US6614849B1 (en) | Wireless infrared digital audio receiving system | |
| JPS61102841A (en) | Line quality monitoring device | |
| JP2591242B2 (en) | Error detection method | |
| JP2593071B2 (en) | Biphase code transmission method with error correction function | |
| EP1628402A1 (en) | Correction of error propagation caused by scrambling with subsequent forward error correction | |
| JPH048979B2 (en) | ||
| JP2822922B2 (en) | Parallel data transmission equipment | |
| US5544179A (en) | Mis-synchronization detection system using a combined error correcting and cycle identifier code | |
| US4656633A (en) | Error concealment system | |
| JPH03250935A (en) | Variable length data transmission system and its transmitter-receiver | |
| JPS6359621B2 (en) | ||
| JP2755061B2 (en) | Frame synchronization method | |
| JP3536799B2 (en) | Frame synchronization circuit and synchronization method, and recording medium recording the program | |
| US20030106013A1 (en) | Architecture for multi-symbol encoding and decoding | |
| JP3077639B2 (en) | Error correction balanced code transmission / reception system | |
| JP2652398B2 (en) | Data transmission method | |
| JP2646896B2 (en) | Digital signal decoding device | |
| HK13796A (en) | A device for evaluating a binary signal | |
| JP2692481B2 (en) | Frame synchronization circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 11 |