JP2595280B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP2595280B2 JP2595280B2 JP63011458A JP1145888A JP2595280B2 JP 2595280 B2 JP2595280 B2 JP 2595280B2 JP 63011458 A JP63011458 A JP 63011458A JP 1145888 A JP1145888 A JP 1145888A JP 2595280 B2 JP2595280 B2 JP 2595280B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- vertical
- horizontal
- frame memory
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005070 sampling Methods 0.000 claims description 112
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Studio Circuits (AREA)
- Television Systems (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、アナログ映像信号をサンプリングし、量子
化することによってデジタル映像信号を生成する画像処
理装置に関する。
化することによってデジタル映像信号を生成する画像処
理装置に関する。
［従来の技術］ 従来の画像処理装置における画像デジタイズ構成を第
４図を用いて述べる。
４図を用いて述べる。
まず、映像信号をＨ方向（水平方向）、Ｖ方向（垂直
方向）に量子化するためのサンプリング周波数を決定す
るための値が、Ｈ方向周波数発生器50とＶ方向周波数発
生器51とにCPU等によって書き込まれる。これらの発生
器50,51は、内部のPLL（Phase Locked Loop）回路等に
よってＨ方向とＶ方向にそれぞれ適した基本周波数の信
号を発生し、発生した信号は、タイミングジェネレータ
56に送られる。タイミングジェネレータ56は、映像同期
信号（ＨSYNC,VSYNC）に応じて、Ｈアドレスカウンタ52
と、Ｖアドレスカウンタ53と、フレームメモリ54と、A/
Dコンバータ55と、Ｈ方向周波数発生器50と、Ｖ方向周
波数発生器51とに、それぞれのタイミング信号を発生す
る。前記のように、Ｈ方向とＶ方向のサンプリング数が
変わる毎にＨ方向とＶ方向の各サンプリング周波数を変
えなければないため、PLL回路等の高価な回路構成が必
要であった。
方向）に量子化するためのサンプリング周波数を決定す
るための値が、Ｈ方向周波数発生器50とＶ方向周波数発
生器51とにCPU等によって書き込まれる。これらの発生
器50,51は、内部のPLL（Phase Locked Loop）回路等に
よってＨ方向とＶ方向にそれぞれ適した基本周波数の信
号を発生し、発生した信号は、タイミングジェネレータ
56に送られる。タイミングジェネレータ56は、映像同期
信号（ＨSYNC,VSYNC）に応じて、Ｈアドレスカウンタ52
と、Ｖアドレスカウンタ53と、フレームメモリ54と、A/
Dコンバータ55と、Ｈ方向周波数発生器50と、Ｖ方向周
波数発生器51とに、それぞれのタイミング信号を発生す
る。前記のように、Ｈ方向とＶ方向のサンプリング数が
変わる毎にＨ方向とＶ方向の各サンプリング周波数を変
えなければないため、PLL回路等の高価な回路構成が必
要であった。
［発明が解決しようとする課題］ 上述の従来技術では、Ｈ方向とＶ方向の周波数発生器
という、大掛りな回路を必要としていたので、同一回路
で映像信号を縮小したりＸ−Ｙアスペクト比を変換した
りすることが容易に実現できなかった。
という、大掛りな回路を必要としていたので、同一回路
で映像信号を縮小したりＸ−Ｙアスペクト比を変換した
りすることが容易に実現できなかった。
本発明は、従来技術における上述の課題を解決するた
めになされたものであり、映像信号を任意のインターバ
ルでサンプリングすることができる画像処理装置を提供
することを目的とする。
めになされたものであり、映像信号を任意のインターバ
ルでサンプリングすることができる画像処理装置を提供
することを目的とする。
［課題を解決するための手段］ 上述の課題を解決するため、本発明の第１の画像処理
装置は、アナログ映像信号を垂直方向と水平方向とにそ
れぞれサンプリングし、量子化することによってデジタ
ル映像信号を生成する画像処理装置であって、前記アナ
ログ映像信号を前記デジタル映像信号に変換するＡ−Ｄ
変換器と、前記Ａ−Ｄ変換器で生成された前記デジタル
映像信号を記憶するフレームメモリと、前記アナログ映
像信号の水平同期信号のパルス数をカウントする垂直カ
ウンタと、前記アナログ映像信号の垂直方向のサンプリ
ング間隔を配列として記憶する垂直サンプリング間隔記
憶部と、前記垂直カウンタのカウント値と、前記垂直サ
ンプリング間隔記憶部から読み出された垂直サンプリン
グ間隔とが一致した時に、前記アナログ映像信号の垂直
方向のサンプリングタイミングを示す第１の一致信号を
出力し、前記第１の一致信号によって、前記フレームメ
モリの垂直アドレスと前記垂直サンプリング間隔記憶部
のアドレスとを更新するとともに、前記垂直カウンタを
リセットし、これにより、前記フレームメモリに書き込
まれる前記アナログ映像信号の垂直方向のサンプリング
タイミングを決定する第１の比較器と、を備えることを
特徴とする。
装置は、アナログ映像信号を垂直方向と水平方向とにそ
れぞれサンプリングし、量子化することによってデジタ
ル映像信号を生成する画像処理装置であって、前記アナ
ログ映像信号を前記デジタル映像信号に変換するＡ−Ｄ
変換器と、前記Ａ−Ｄ変換器で生成された前記デジタル
映像信号を記憶するフレームメモリと、前記アナログ映
像信号の水平同期信号のパルス数をカウントする垂直カ
ウンタと、前記アナログ映像信号の垂直方向のサンプリ
ング間隔を配列として記憶する垂直サンプリング間隔記
憶部と、前記垂直カウンタのカウント値と、前記垂直サ
ンプリング間隔記憶部から読み出された垂直サンプリン
グ間隔とが一致した時に、前記アナログ映像信号の垂直
方向のサンプリングタイミングを示す第１の一致信号を
出力し、前記第１の一致信号によって、前記フレームメ
モリの垂直アドレスと前記垂直サンプリング間隔記憶部
のアドレスとを更新するとともに、前記垂直カウンタを
リセットし、これにより、前記フレームメモリに書き込
まれる前記アナログ映像信号の垂直方向のサンプリング
タイミングを決定する第１の比較器と、を備えることを
特徴とする。
また、本発明の第２の画像処理装置は、上記の第１の
画像処理装置に、水平方向のドットクロック信号のパル
ス数をカウントする水平カウンタと、前記アナログ映像
信号の水平方向のサンプリング間隔を配列として記憶す
る水平サンプリング間隔記憶部と、前記水平カウンタの
カウント値と、前記水平サンプリング間隔記憶部から読
み出された水平サンプリング間隔とが一致した時に、前
記アナログ映像信号の水平方向のサンプリングタイミン
グを示す第２の一致信号を出力し、前記第２の一致信号
によって、前記Ａ−Ｄ変換器において前記アナログ映像
信号を前記デジタル映像信号に変換させて前記フレーム
メモリに書込み、前記フレームメモリの水平アドレスと
前記水平サンプリング間隔記憶部のアドレスとを更新す
るとともに、前記水平カウンタをリセットし、これによ
り、前記フレームメモリに書き込まれる前記アナログ映
像信号の水平方向のサンプリングタイミングを決定する
第２の比較器と、を追加したものである。
画像処理装置に、水平方向のドットクロック信号のパル
ス数をカウントする水平カウンタと、前記アナログ映像
信号の水平方向のサンプリング間隔を配列として記憶す
る水平サンプリング間隔記憶部と、前記水平カウンタの
カウント値と、前記水平サンプリング間隔記憶部から読
み出された水平サンプリング間隔とが一致した時に、前
記アナログ映像信号の水平方向のサンプリングタイミン
グを示す第２の一致信号を出力し、前記第２の一致信号
によって、前記Ａ−Ｄ変換器において前記アナログ映像
信号を前記デジタル映像信号に変換させて前記フレーム
メモリに書込み、前記フレームメモリの水平アドレスと
前記水平サンプリング間隔記憶部のアドレスとを更新す
るとともに、前記水平カウンタをリセットし、これによ
り、前記フレームメモリに書き込まれる前記アナログ映
像信号の水平方向のサンプリングタイミングを決定する
第２の比較器と、を追加したものである。
［作用］ 第１の一致信号によってフレームメモリの垂直アドレ
スと垂直サンプリング間隔記憶部のアドレスが更新され
ると、フレームメモリの垂直アドレスはデジタル映像信
号を記憶するための次のアドレス値になり、垂直サンプ
リング間隔記憶部からは次の垂直サンプリング間隔が読
み出される。また、第１の一致信号によって垂直カウン
タがリセットされると、水平同期信号のパルス数のカウ
ントが新たに開始される。そして、垂直カウンタのカウ
ント値が次の垂直サンプリング間隔と一致すると、再び
上記の動作が行なわれる。従って、垂直カウンタのカウ
ント値と垂直サンプリング間隔とが一致するまではフレ
ームメモリの同じ垂直アドレスにデジタル映像信号が書
き込まれるが、両者が一致すると垂直アドレスが更新さ
れて次の垂直アドレスにデジタル映像信号が書き込まれ
る。この結果、垂直サンプリング間隔の累算値に相当す
るラインの映像信号がフレームメモリに順次書き込まれ
ていく。例えば、垂直サンプリング間隔の配列ＳVIN
T［］が、2,2,2…となっている場合には、２番目、４番
目、６番目…のラインの映像信号がフレームメモリに順
次書き込まれる。また、垂直サンプリング間隔の配列Ｓ
VINT［］が、2,3,2…となっている場合には、２番目、
５番目、７番目…のラインの映像信号がフレームメモリ
に順次書き込まれる。従って、フレームメモリに書き込
まれる映像は垂直方向に縮小されており、その縮小率は
垂直サンプリング間隔の平均値の逆数に等しい。
スと垂直サンプリング間隔記憶部のアドレスが更新され
ると、フレームメモリの垂直アドレスはデジタル映像信
号を記憶するための次のアドレス値になり、垂直サンプ
リング間隔記憶部からは次の垂直サンプリング間隔が読
み出される。また、第１の一致信号によって垂直カウン
タがリセットされると、水平同期信号のパルス数のカウ
ントが新たに開始される。そして、垂直カウンタのカウ
ント値が次の垂直サンプリング間隔と一致すると、再び
上記の動作が行なわれる。従って、垂直カウンタのカウ
ント値と垂直サンプリング間隔とが一致するまではフレ
ームメモリの同じ垂直アドレスにデジタル映像信号が書
き込まれるが、両者が一致すると垂直アドレスが更新さ
れて次の垂直アドレスにデジタル映像信号が書き込まれ
る。この結果、垂直サンプリング間隔の累算値に相当す
るラインの映像信号がフレームメモリに順次書き込まれ
ていく。例えば、垂直サンプリング間隔の配列ＳVIN
T［］が、2,2,2…となっている場合には、２番目、４番
目、６番目…のラインの映像信号がフレームメモリに順
次書き込まれる。また、垂直サンプリング間隔の配列Ｓ
VINT［］が、2,3,2…となっている場合には、２番目、
５番目、７番目…のラインの映像信号がフレームメモリ
に順次書き込まれる。従って、フレームメモリに書き込
まれる映像は垂直方向に縮小されており、その縮小率は
垂直サンプリング間隔の平均値の逆数に等しい。
水平方向に関しては、第２の一致信号に応じてＡ−Ｄ
変換器がアナログ映像信号をデジタル映像信号に変換
し、フレームメモリに書き込む。また、第２の一致信号
に応じてフレームメモリの水平アドレスと水平サンプリ
ング間隔記憶部のアドレスが更新されると、フレームメ
モリの水平アドレスはデジタル映像信号を記憶するため
の次のアドレス値になり、水平サンプリング間隔記憶部
からは次の水平サンプリング間隔が読み出される。ま
た、第２の一致信号によって水平カウンタがリセットさ
れると、ドットクロック信号のパルス数のカウントが新
たに開始される。そして、水平カウンタのカウント値が
次の水平サンプリング間隔と一致すると、水平方向に関
する上記の動作が再び行なわれる。従って、水平カウン
タのカウント値と水平サンプリング間隔とが一致するま
ではフレーメモリの同じ水平アドレスにデジタル映像信
号が書き込まれるが、両者が一致すると水平アドレスが
更新されて次の水平アドレスにデジタル映像信号が書き
込まれる。この結果、各ラインにおいて、水平サンプリ
ング間隔の累積値に相当する画素位置の映像信号がフレ
ームメモリに順次書き込まれていく。例えば、水平サン
プリング間隔の配列ＳHINT［］が2,2,2…となっている
場合には、２番目、４番目、６番目…の画素位置の映像
信号がフレームメモリに順次書き込まれる。また、水平
サンプリング間隔の配列ＳHINT［］が2,3,2…となって
いる場合には、２番目、５番目、７番目…の画素位置の
映像信号がフレームメモリに順次書き込まれる。従っ
て、フレームメモリに書き込まれる映像は水平方向に縮
小されており、その縮小率は水平サンプリング間隔の平
均値の逆数に等しい。なお、第２の一致信号によりサン
プリングを行ないながら第１の一致信号が出力されない
状態のときには、フレームメモリの同じアドレスに映像
信号が上書きされていくので、垂直方向に映像が縮小さ
れる。
変換器がアナログ映像信号をデジタル映像信号に変換
し、フレームメモリに書き込む。また、第２の一致信号
に応じてフレームメモリの水平アドレスと水平サンプリ
ング間隔記憶部のアドレスが更新されると、フレームメ
モリの水平アドレスはデジタル映像信号を記憶するため
の次のアドレス値になり、水平サンプリング間隔記憶部
からは次の水平サンプリング間隔が読み出される。ま
た、第２の一致信号によって水平カウンタがリセットさ
れると、ドットクロック信号のパルス数のカウントが新
たに開始される。そして、水平カウンタのカウント値が
次の水平サンプリング間隔と一致すると、水平方向に関
する上記の動作が再び行なわれる。従って、水平カウン
タのカウント値と水平サンプリング間隔とが一致するま
ではフレーメモリの同じ水平アドレスにデジタル映像信
号が書き込まれるが、両者が一致すると水平アドレスが
更新されて次の水平アドレスにデジタル映像信号が書き
込まれる。この結果、各ラインにおいて、水平サンプリ
ング間隔の累積値に相当する画素位置の映像信号がフレ
ームメモリに順次書き込まれていく。例えば、水平サン
プリング間隔の配列ＳHINT［］が2,2,2…となっている
場合には、２番目、４番目、６番目…の画素位置の映像
信号がフレームメモリに順次書き込まれる。また、水平
サンプリング間隔の配列ＳHINT［］が2,3,2…となって
いる場合には、２番目、５番目、７番目…の画素位置の
映像信号がフレームメモリに順次書き込まれる。従っ
て、フレームメモリに書き込まれる映像は水平方向に縮
小されており、その縮小率は水平サンプリング間隔の平
均値の逆数に等しい。なお、第２の一致信号によりサン
プリングを行ないながら第１の一致信号が出力されない
状態のときには、フレームメモリの同じアドレスに映像
信号が上書きされていくので、垂直方向に映像が縮小さ
れる。
［実施例］ 第１図は本発明の実施例における画像処理装置を示す
ブロック図である。この画像処理装置は、Ｖ方向のサン
プリング数を記憶するＳVmax記憶部１と、Ｈ方向のサン
プリング数を記憶するＳHmax記憶部２と、Ｈ方向のサン
プリングインターバル数（水平サンプリング間隔）を記
憶するＳHINT記憶部７と、ＳHINT記憶部７のアドレスを
カウントするＳHINTアドレスカウンタ３と、Ｖ方向のサ
ンプリングインターバル数（垂直サンプリング間隔）を
記憶するＳVINT記憶部８と、ＳVINT記憶部８のアドレス
をカウントするＳVINTアドレスカウンタ４とを備えてい
る。これらの記憶部1,2,7,8に記憶される内容は、外部
のCPU等の制御によって書替えできる。
ブロック図である。この画像処理装置は、Ｖ方向のサン
プリング数を記憶するＳVmax記憶部１と、Ｈ方向のサン
プリング数を記憶するＳHmax記憶部２と、Ｈ方向のサン
プリングインターバル数（水平サンプリング間隔）を記
憶するＳHINT記憶部７と、ＳHINT記憶部７のアドレスを
カウントするＳHINTアドレスカウンタ３と、Ｖ方向のサ
ンプリングインターバル数（垂直サンプリング間隔）を
記憶するＳVINT記憶部８と、ＳVINT記憶部８のアドレス
をカウントするＳVINTアドレスカウンタ４とを備えてい
る。これらの記憶部1,2,7,8に記憶される内容は、外部
のCPU等の制御によって書替えできる。
この画像処理装置は、さらに、サンプリングされた画
像データを記憶するＦフレームメモリ15と、Ｆフレーム
メモリ15の水平アドレスと垂直アドレスとをそれぞれ指
定するＦHアドレスカウント10とＦVアドレスカウンタ14
とを備えている。また、外部からの映像データのアナロ
グ値をデジタル変換するADC18が備えられており、変換
された画像データが前記Ｆフレームメモリ15に書き込ま
れる。また、水平同期信号ＨSYNCのバックポーチを避け
るための遅延部22が設置されており、遅延部22から出力
された水平同期信号はFF（フリップフロップ回路）23に
よりラッチされる。FF23からの出力信号はNANDゲート19
に入力される。NANDゲート19のもう一方の入力には、ク
ロック発生器24の出力が接続されている。このクロック
発生器24の出力は、一般にドットクロックと呼ばれてい
るものであり、水平方向の画素の更新タイミングを示す
クロック信号である。
像データを記憶するＦフレームメモリ15と、Ｆフレーム
メモリ15の水平アドレスと垂直アドレスとをそれぞれ指
定するＦHアドレスカウント10とＦVアドレスカウンタ14
とを備えている。また、外部からの映像データのアナロ
グ値をデジタル変換するADC18が備えられており、変換
された画像データが前記Ｆフレームメモリ15に書き込ま
れる。また、水平同期信号ＨSYNCのバックポーチを避け
るための遅延部22が設置されており、遅延部22から出力
された水平同期信号はFF（フリップフロップ回路）23に
よりラッチされる。FF23からの出力信号はNANDゲート19
に入力される。NANDゲート19のもう一方の入力には、ク
ロック発生器24の出力が接続されている。このクロック
発生器24の出力は、一般にドットクロックと呼ばれてい
るものであり、水平方向の画素の更新タイミングを示す
クロック信号である。
NANDゲート19の出力は、水平カウンタとしてのＣHカ
ウンタ16に送られる。ＣHカウンタ16で得られたカウン
ト値は、前記ＳHINT記憶部７から読み出された値と比較
するために、（ＳHINT:CH）比較器11に送られる。ま
た、垂直カウンタとしてのＣVカウンタ17で得られたカ
ウント値は、前記ＳVINT記憶部８から読み出された値と
比較するために、（ＳVINT:CV）比較器12に送られる。
以上の構成は、水平サンプリング数ＳHmaxと垂直サンプ
リング数ＳVmax、および、次に述べる第２図、第３図か
ら得られる水平サンプリングインターバル数の配列ＳHI
NT［］と垂直サンプリングインターバル数の配列ＳVINT
［］に基づき動作するもので、第２図、第３図の説明
後、その動作を説明する。
ウンタ16に送られる。ＣHカウンタ16で得られたカウン
ト値は、前記ＳHINT記憶部７から読み出された値と比較
するために、（ＳHINT:CH）比較器11に送られる。ま
た、垂直カウンタとしてのＣVカウンタ17で得られたカ
ウント値は、前記ＳVINT記憶部８から読み出された値と
比較するために、（ＳVINT:CV）比較器12に送られる。
以上の構成は、水平サンプリング数ＳHmaxと垂直サンプ
リング数ＳVmax、および、次に述べる第２図、第３図か
ら得られる水平サンプリングインターバル数の配列ＳHI
NT［］と垂直サンプリングインターバル数の配列ＳVINT
［］に基づき動作するもので、第２図、第３図の説明
後、その動作を説明する。
第２図は、ＳHINT記憶部７に書き込む水平サンプリン
グインターバル数ＳHINTの作成方法を示す流れ図であ
る。
グインターバル数ＳHINTの作成方法を示す流れ図であ
る。
まず、ステップ30において水平サンプリング数ＳHmax
をＳHmax記憶部２に書き込み、ステップ31において水平
方向最大サンプリング数Hmaxの値を読込む。水平方向最
大サンプリング数Hmaxは、映像信号はサンプリングする
際の水平方向の最大画像数であり、フレームメモリ15が
有する画像領域の水平方向の画素数に相当する。この実
施例では、Hmax＝640と仮定する。水平サンプリング数
ＳHmaxは、映像信号をサンプリングする際の水平方向の
実際のサンプリング数であり、水平方向最大サンプリン
グ数Hmax以下の値をとる。この実施例では、ＳHmax＝32
0の場合について説明する。
をＳHmax記憶部２に書き込み、ステップ31において水平
方向最大サンプリング数Hmaxの値を読込む。水平方向最
大サンプリング数Hmaxは、映像信号はサンプリングする
際の水平方向の最大画像数であり、フレームメモリ15が
有する画像領域の水平方向の画素数に相当する。この実
施例では、Hmax＝640と仮定する。水平サンプリング数
ＳHmaxは、映像信号をサンプリングする際の水平方向の
実際のサンプリング数であり、水平方向最大サンプリン
グ数Hmax以下の値をとる。この実施例では、ＳHmax＝32
0の場合について説明する。
ステップ32では、Hmax÷ＳHmaxの値をフローティング
計算して、その結果を変数ＩHに代入する。この実施例
では、Hmax＝640,SHmax＝320なので、ＩH＝2.0である。
ステップ33では、配列ＳHINT［］の添字として用いられ
るパラメータｎを０に初期化するとともに、変数ALLも
０に初期化する。ステップ34では、水平サンプリングイ
ンターバル数の配列要素ＳHINT［ｎ］に、（ＩH＊（ｎ
＋１）−ALL）の計算結果を代入する。なお、水平サン
プリングインターバル数は整数でなければならないの
で、この計算結果の整数部分が配列要素ＳHINT［ｎ］に
代入される。そして、ステップ35では、変数ALLにＳHIN
T［ｎ］を加算して、その結果を変数ALLに代入する。ｎ
＝０においては、ＳHINT［０］＝2,ALL＝２となる。
計算して、その結果を変数ＩHに代入する。この実施例
では、Hmax＝640,SHmax＝320なので、ＩH＝2.0である。
ステップ33では、配列ＳHINT［］の添字として用いられ
るパラメータｎを０に初期化するとともに、変数ALLも
０に初期化する。ステップ34では、水平サンプリングイ
ンターバル数の配列要素ＳHINT［ｎ］に、（ＩH＊（ｎ
＋１）−ALL）の計算結果を代入する。なお、水平サン
プリングインターバル数は整数でなければならないの
で、この計算結果の整数部分が配列要素ＳHINT［ｎ］に
代入される。そして、ステップ35では、変数ALLにＳHIN
T［ｎ］を加算して、その結果を変数ALLに代入する。ｎ
＝０においては、ＳHINT［０］＝2,ALL＝２となる。
ステップ36では、パラメータｎを１つインクリメント
する。
する。
ステップ37では、パラメータｎが水平サンプリング数
ＳHmaxと等しいか否かを判断し、ｎ≧ＳHmaxになるまで
ステップ34〜36の処理を繰り返し実行する。そして、ス
テップ38において、完成した水平サンプリングインター
バル数の配列ＳHINT［］を、ＳHINT記憶部７に書き込
む。
ＳHmaxと等しいか否かを判断し、ｎ≧ＳHmaxになるまで
ステップ34〜36の処理を繰り返し実行する。そして、ス
テップ38において、完成した水平サンプリングインター
バル数の配列ＳHINT［］を、ＳHINT記憶部７に書き込
む。
この実施例では、Hmax＝640,SHmax320,IH＝2.0なの
で、配列ＳHINT［］内のすべての値は２である。また、
例えばHmax＝640,SHmax＝256に設定すると、ＩH＝2.5と
なり、第２図の手順に従って得られる配列ＳHINT［］の
値は2,3,2,3…となる。すなわち、配列ＳHINT［］の値
の平均値がＩHに等しくなるように、配列ＳHINT［］の
各整数値が決定される。
で、配列ＳHINT［］内のすべての値は２である。また、
例えばHmax＝640,SHmax＝256に設定すると、ＩH＝2.5と
なり、第２図の手順に従って得られる配列ＳHINT［］の
値は2,3,2,3…となる。すなわち、配列ＳHINT［］の値
の平均値がＩHに等しくなるように、配列ＳHINT［］の
各整数値が決定される。
第３図は、ＳVINT記憶部８に書き込む垂直サンプリン
グインターバル数ＳVINTの作成方法を示す流れ図であ
る。
グインターバル数ＳVINTの作成方法を示す流れ図であ
る。
まず、ステップ40において垂直サンプリング数ＳVmax
をＳVmax記憶部１に書き込み、ステップ41において垂直
方向最大サンプリング数Vmaxの値を読込む。垂直方向最
大サンプリング数Vmaxは、映像信号をサンプリングする
際の垂直方向の最大走査線数であり、フレームメモリ15
が有する画像領域の走査線数に相当する。この実施例で
は、Vmax＝200と仮定する。垂直サンプリング数ＳVmax
は、映像信号をサンプリングする際の垂直方向の実際の
サンプリング数であり、垂直方向最大サンプリング数Vm
ax以下の値をとる。この実施例では、ＳVmax＝100の場
合について説明する。
をＳVmax記憶部１に書き込み、ステップ41において垂直
方向最大サンプリング数Vmaxの値を読込む。垂直方向最
大サンプリング数Vmaxは、映像信号をサンプリングする
際の垂直方向の最大走査線数であり、フレームメモリ15
が有する画像領域の走査線数に相当する。この実施例で
は、Vmax＝200と仮定する。垂直サンプリング数ＳVmax
は、映像信号をサンプリングする際の垂直方向の実際の
サンプリング数であり、垂直方向最大サンプリング数Vm
ax以下の値をとる。この実施例では、ＳVmax＝100の場
合について説明する。
ステップ42では、Vmax÷ＳVmaxの値をフローティング
計算して、その結果を変数ＩVに代入する。この実施例
では、Vmax＝200,SVmax＝100なので、ＩV＝2.0である。
ステップ43では、配列ＳVINT［］の添字として用いられ
るパラメータｎを０に初期化するとともに、変数ALLも
０に初期化する。ステップ44では、垂直サンプリングイ
ンターバル数の配列要素ＳVINT［ｎ］に、（ＩV＊（ｎ
＋１）−ALL）の計算結果を代入する。なお、垂直サン
プリングインターバル数は整数でなければならないの
で、この計算結果の整数部分が配列要素ＳVINT［ｎ］に
代入される。そして、ステップ45では、変数ALLにＳVIN
T［ｎ］を加算して、その結果を変数ALLに代入する。ｎ
＝０においては、ＳVINT［０］＝2,ALL＝２となる。
計算して、その結果を変数ＩVに代入する。この実施例
では、Vmax＝200,SVmax＝100なので、ＩV＝2.0である。
ステップ43では、配列ＳVINT［］の添字として用いられ
るパラメータｎを０に初期化するとともに、変数ALLも
０に初期化する。ステップ44では、垂直サンプリングイ
ンターバル数の配列要素ＳVINT［ｎ］に、（ＩV＊（ｎ
＋１）−ALL）の計算結果を代入する。なお、垂直サン
プリングインターバル数は整数でなければならないの
で、この計算結果の整数部分が配列要素ＳVINT［ｎ］に
代入される。そして、ステップ45では、変数ALLにＳVIN
T［ｎ］を加算して、その結果を変数ALLに代入する。ｎ
＝０においては、ＳVINT［０］＝2,ALL＝２となる。
ステップ46では、パラメータｎを１つインクリメント
する。
する。
ステップ47では、パラメータｎが垂直サンプリング数
ＳVmaxと等しいか否かを判断し、ｎ≧ＳVmaxになるまで
ステップ44〜46の処理を繰り返し実行する。そして、ス
テップ48において、完成した垂直サンプリングインター
バル数の配列ＳVINT［］を、ＳVINT記憶部８に書き込
む。
ＳVmaxと等しいか否かを判断し、ｎ≧ＳVmaxになるまで
ステップ44〜46の処理を繰り返し実行する。そして、ス
テップ48において、完成した垂直サンプリングインター
バル数の配列ＳVINT［］を、ＳVINT記憶部８に書き込
む。
この実施例では、Vmax＝200,SVmax＝100,IV＝2.0なの
で、配列ＳVINT［］内のすべての値は２である。また、
例えばVmax＝200,SVmax＝80に設定すると、ＩV＝2.5と
なり、第３図の手順に従って得られる配列ＳVINT［］の
値は2,3,2,3…となる。この結果、配列ＳVINT［］の値
の平均値がＩVに等しくなるように、配列ＳVINT［］の
各整数値が決定される。
で、配列ＳVINT［］内のすべての値は２である。また、
例えばVmax＝200,SVmax＝80に設定すると、ＩV＝2.5と
なり、第３図の手順に従って得られる配列ＳVINT［］の
値は2,3,2,3…となる。この結果、配列ＳVINT［］の値
の平均値がＩVに等しくなるように、配列ＳVINT［］の
各整数値が決定される。
では、第１図を用いてブロック全体の動作を説明す
る。この実施例では、前述した通り、ＳVmax＝100,SHma
x＝320であり、配列ＳHINT［］と配列ＳVINT［］内のす
べての値は２である。
る。この実施例では、前述した通り、ＳVmax＝100,SHma
x＝320であり、配列ＳHINT［］と配列ＳVINT［］内のす
べての値は２である。
まず、ＶSYNC信号によりNORゲート13を通じてＦVアド
レスカウンタ14をリセットし、また、NORゲート21を通
じてＣVカウンタ17をリセットする。
レスカウンタ14をリセットし、また、NORゲート21を通
じてＣVカウンタ17をリセットする。
次に、ＨSYNC信号によりNORゲート９を通じてＦHアド
レスカウンタ10とＳHINTアドレスカンンタ３とをリセッ
トし、また、NORゲート20を通じてＣHカウンタ16をリセ
ットする。ＨSYNC信号は、さらに、ＣVカウンタ17にク
ロックとして送られており、ＣVカウンタ17をカウント
アップさせる。
レスカウンタ10とＳHINTアドレスカンンタ３とをリセッ
トし、また、NORゲート20を通じてＣHカウンタ16をリセ
ットする。ＨSYNC信号は、さらに、ＣVカウンタ17にク
ロックとして送られており、ＣVカウンタ17をカウント
アップさせる。
ＨSYNC信号は、遅延部22においてバックポーチ領域時
間帯を避けるように遅延された後にFF23に保持されて、
NANDゲート19にＨレベルの出力が供給される。すると、
NANDゲート19からはクロック発生器24のドットクロック
信号が出力され、ＣHカウンタ16にカウントアップ信号
として送られる。ＣHカウンタ16にドットクロック信号
が２パルス送られると、ＣHカウンタ16のカウント値
と、ＳHINT記憶部の０番地の値ＳHINT［０］＝２とが一
致する。そこで、（ＳHINT:CH）比較器11から一致信号
が出力され、これに応じて映像信号がADC18により量子
化されてＦフレームメモリ15に書き込まれる。比較器11
からの一致信号は、さらに、ＦHアドレスカウンタ10と
ＳHINTアドレスカウンタ３とをカウントアップさせると
ともに、NOR20を通じてＣHカウンタ16をリセットさせ
る。このように、ドットクロック信号のパルスが水平サ
ンプリングインターバル数の配列ＳHINT［］に等しいパ
ルス数だけ発生するたびに、映像信号が量子化されてＦ
フレームメモリ15に書き込まれる。この結果、配列ＳHI
NT［］の累算値に相当する画素位置の映像信号がＦフレ
ームメモリ15に順次書き込まれていくことになる。例え
ば、配列ＳHINT［］が2,2,2…となっている場合には、
２番目、４番目、６番目…の画素位置の映像信号がＦフ
レームメモリ15に順次書き込まれる。また、配列ＳHINT
［］が2,3,2…となっている場合には、２番目、５番
目、７番目…の画素位置の映像信号がフレームメモリに
順次書き込まれる。従って、フレームメモリに書き込ま
れる映像は水平方向に縮小されており、その縮小率は水
平サンプリングインターバル数の配列ＳHINT［］の平均
値の逆数に等しい。なお、前述したように、第２図の手
順に従って決定される配列ＳHINT［］の平均値はＩH
（＝Hmax/SHmax）に等しい。従って、Ｆフレームメモリ
15に書き込まれる映像は、水平方向に1/IH倍に縮小され
る。
間帯を避けるように遅延された後にFF23に保持されて、
NANDゲート19にＨレベルの出力が供給される。すると、
NANDゲート19からはクロック発生器24のドットクロック
信号が出力され、ＣHカウンタ16にカウントアップ信号
として送られる。ＣHカウンタ16にドットクロック信号
が２パルス送られると、ＣHカウンタ16のカウント値
と、ＳHINT記憶部の０番地の値ＳHINT［０］＝２とが一
致する。そこで、（ＳHINT:CH）比較器11から一致信号
が出力され、これに応じて映像信号がADC18により量子
化されてＦフレームメモリ15に書き込まれる。比較器11
からの一致信号は、さらに、ＦHアドレスカウンタ10と
ＳHINTアドレスカウンタ３とをカウントアップさせると
ともに、NOR20を通じてＣHカウンタ16をリセットさせ
る。このように、ドットクロック信号のパルスが水平サ
ンプリングインターバル数の配列ＳHINT［］に等しいパ
ルス数だけ発生するたびに、映像信号が量子化されてＦ
フレームメモリ15に書き込まれる。この結果、配列ＳHI
NT［］の累算値に相当する画素位置の映像信号がＦフレ
ームメモリ15に順次書き込まれていくことになる。例え
ば、配列ＳHINT［］が2,2,2…となっている場合には、
２番目、４番目、６番目…の画素位置の映像信号がＦフ
レームメモリ15に順次書き込まれる。また、配列ＳHINT
［］が2,3,2…となっている場合には、２番目、５番
目、７番目…の画素位置の映像信号がフレームメモリに
順次書き込まれる。従って、フレームメモリに書き込ま
れる映像は水平方向に縮小されており、その縮小率は水
平サンプリングインターバル数の配列ＳHINT［］の平均
値の逆数に等しい。なお、前述したように、第２図の手
順に従って決定される配列ＳHINT［］の平均値はＩH
（＝Hmax/SHmax）に等しい。従って、Ｆフレームメモリ
15に書き込まれる映像は、水平方向に1/IH倍に縮小され
る。
以上の動作を水平サンプリング数ＳHmaxの回数だ繰り
返すと、ＦHアドレスカウンタ10のカウント値と水平サ
ンプリング数ＳHmaxとが一致する。そこで、（ＳHmax:F
H）比較器６から一致信号が出力され、FF23をリセット
させてNANDゲート19からのドットクロック信号の出力を
停止させる。比較器６の一致信号は、さらに、NORゲー
ト９を通じてＦHアドレスカウンタ10とＳHINTアドレス
カウンタ３とをリセットする。
返すと、ＦHアドレスカウンタ10のカウント値と水平サ
ンプリング数ＳHmaxとが一致する。そこで、（ＳHmax:F
H）比較器６から一致信号が出力され、FF23をリセット
させてNANDゲート19からのドットクロック信号の出力を
停止させる。比較器６の一致信号は、さらに、NORゲー
ト９を通じてＦHアドレスカウンタ10とＳHINTアドレス
カウンタ３とをリセットする。
なお、この状態で次のＨSYNC信号が入力されると、上
記の動作をＦフレームメモリ15の同一アドレス内で繰り
返す。これは大きな問題とはならないが、消費電力等の
理由で動作を停止したい場合には、停止するようにして
もよい。
記の動作をＦフレームメモリ15の同一アドレス内で繰り
返す。これは大きな問題とはならないが、消費電力等の
理由で動作を停止したい場合には、停止するようにして
もよい。
垂直方向の動作は以下の通りである。ＨSYNC信号がＣ
Vカウンタ17に２パルス送られると、ＣVカウンタ17のカ
ウント値を、ＳVINT記憶部の０番地の値ＳVINT［０］＝
２とが一致する。そこで、（ＳVINT:CV）比較器12から
一致信号が出力され、ＦVアドレスカウンタ14とＳVINT
アドレスカウンタ４のカウントアップが行なわれる。比
較器12からの一致信号は、さらに、NORゲート21を通じ
てＣVカウンタ17をリセットする。このように、ＨSYNC
信号のパルスが垂直サンプリングインターバル数の配列
ＳVINT［］に等しいパルス数だけ発生するたびに、Ｆフ
レームメモリ15の垂直アドレスが更新される。この結
果、配列ＳVINT［］の累算値に相当するラインの映像信
号がＦフレームメモリ15に順次書き込まれていくことに
なる。例えば、配列ＳVINT［］が2,2,2…となっている
場合には、２番目、４番目、６番目…のラインの映像信
号がＦフレームメモリ15に順次書き込まれる。また、配
列ＳVINT［］が2,3,2…となっている場合には、２番
目、５番目、７番目…のラインの映像信号がフレームメ
モリに順次書き込まれる。従って、フレームメモリに書
き込まれる映像は垂直方向に縮小されており、その縮小
率は垂直サンプリングインターバル数の配列ＳVINT［］
の平均値の逆数に等しい。なお、前述したように、第３
図の手順に従って決定される配列ＳVINT［］の平均値は
ＩV（＝Vmax/SVmax）に等しい。従って、Ｆフレームメ
モリ15に書き込まれる映像は、垂直方向に1/IV倍に縮小
される。以上の動作を垂直サンプリング数ＳVmaxの回数
だけ繰り返すと、ＦVアドレスカウンタ14のカウント値
と垂直サンプリング数ＳVmaxとが一致する。そこで、
（ＳVmax:FV）比較器５から一致信号が出力され、NORゲ
ート13を通じてＦVアドレスカウンタ14とＳVINTアドレ
スカウンタ４をリセットする。
Vカウンタ17に２パルス送られると、ＣVカウンタ17のカ
ウント値を、ＳVINT記憶部の０番地の値ＳVINT［０］＝
２とが一致する。そこで、（ＳVINT:CV）比較器12から
一致信号が出力され、ＦVアドレスカウンタ14とＳVINT
アドレスカウンタ４のカウントアップが行なわれる。比
較器12からの一致信号は、さらに、NORゲート21を通じ
てＣVカウンタ17をリセットする。このように、ＨSYNC
信号のパルスが垂直サンプリングインターバル数の配列
ＳVINT［］に等しいパルス数だけ発生するたびに、Ｆフ
レームメモリ15の垂直アドレスが更新される。この結
果、配列ＳVINT［］の累算値に相当するラインの映像信
号がＦフレームメモリ15に順次書き込まれていくことに
なる。例えば、配列ＳVINT［］が2,2,2…となっている
場合には、２番目、４番目、６番目…のラインの映像信
号がＦフレームメモリ15に順次書き込まれる。また、配
列ＳVINT［］が2,3,2…となっている場合には、２番
目、５番目、７番目…のラインの映像信号がフレームメ
モリに順次書き込まれる。従って、フレームメモリに書
き込まれる映像は垂直方向に縮小されており、その縮小
率は垂直サンプリングインターバル数の配列ＳVINT［］
の平均値の逆数に等しい。なお、前述したように、第３
図の手順に従って決定される配列ＳVINT［］の平均値は
ＩV（＝Vmax/SVmax）に等しい。従って、Ｆフレームメ
モリ15に書き込まれる映像は、垂直方向に1/IV倍に縮小
される。以上の動作を垂直サンプリング数ＳVmaxの回数
だけ繰り返すと、ＦVアドレスカウンタ14のカウント値
と垂直サンプリング数ＳVmaxとが一致する。そこで、
（ＳVmax:FV）比較器５から一致信号が出力され、NORゲ
ート13を通じてＦVアドレスカウンタ14とＳVINTアドレ
スカウンタ４をリセットする。
以上述べたように、垂直サンプリング数ＳVmaxと水平
サンプリング数ＳHmaxとを変えて、垂直サンプリングイ
ンターバル数の配列ＳVINT［］と水平サンプリングイン
ターバル数の配列ＳHINT［］とを第３図、第２図の手順
に従って求め、これらをそれぞれの記憶部1,2,8,7に書
き込むことによって、画像を垂直方向と水平方向とに任
意のインターバルでサンプリングすることができる。こ
の結果、フレームメモリ15の画像領域の範囲内におい
て、画像を垂直方向と水平方向とに任意の割合で拡大・
縮小することができる。また、上述した画像処理装置
は、PLL回路のように高価な回路要素を用いることな
く、比較的単純で安価な回路要素のみで構成することが
可能である。
サンプリング数ＳHmaxとを変えて、垂直サンプリングイ
ンターバル数の配列ＳVINT［］と水平サンプリングイン
ターバル数の配列ＳHINT［］とを第３図、第２図の手順
に従って求め、これらをそれぞれの記憶部1,2,8,7に書
き込むことによって、画像を垂直方向と水平方向とに任
意のインターバルでサンプリングすることができる。こ
の結果、フレームメモリ15の画像領域の範囲内におい
て、画像を垂直方向と水平方向とに任意の割合で拡大・
縮小することができる。また、上述した画像処理装置
は、PLL回路のように高価な回路要素を用いることな
く、比較的単純で安価な回路要素のみで構成することが
可能である。
［発明の効果］ 以上説明したように、本発明の第１の画像処理装置に
よれば、映像信号を垂直方向に任意のインターバルでサ
ンプリングすることができる。すなわち、垂直サンプリ
ング間隔の累算値に相当するラインの映像信号をフレー
ムメモリに順次書き込んでいくことができるという効果
がある。
よれば、映像信号を垂直方向に任意のインターバルでサ
ンプリングすることができる。すなわち、垂直サンプリ
ング間隔の累算値に相当するラインの映像信号をフレー
ムメモリに順次書き込んでいくことができるという効果
がある。
また、本発明の第２の画像処理装置によれば、映像信
号を垂直方向と水平方向ンにそれぞれ任意のインターバ
ルでサンプリングすることができる。すなわち、垂直サ
ンプリング間隔の累算値に相当するラインの映像信号を
フレームメモリに順次書き込んでいくことができ、ま
た、各ラインにおいて水平サンプリング間隔の累積値に
相当する画素位置の映像信号をフレームメモリに順次書
き込んでいくことができるという効果がある。
号を垂直方向と水平方向ンにそれぞれ任意のインターバ
ルでサンプリングすることができる。すなわち、垂直サ
ンプリング間隔の累算値に相当するラインの映像信号を
フレームメモリに順次書き込んでいくことができ、ま
た、各ラインにおいて水平サンプリング間隔の累積値に
相当する画素位置の映像信号をフレームメモリに順次書
き込んでいくことができるという効果がある。
第１図は本発明の実施例におけるブロック図。 第２図は水平サンプリングインターバル数作成の流れ
図。 第３図は垂直サンプリングインターバル数作成の流れ
図。 第４図は、従来例によるブロック図。 １……ＳVmax記憶部 ２……ＳHmax記憶部 ３……ＳHINTアドレスカウンタ ４……ＳVINTアドレスカウンタ ５……（ＳVmax:FV）比較器 ６……（ＳHmax:FH）比較器 ７……ＳHINT記憶部 ８……ＳVINT記憶部 10……ＦHアドレスカウンタ 11……（ＳHINT:CH）比較器 12……（ＳVINT:CV）比較器 14……ＦVアドレスカウンタ 15……Ｆフレームメモリ 16……ＣHカウンタ 17……ＣVカウンタ 18……ADC 22……遅延部 23……フリップフロップ 24……クロック発生器 30……ＳHmaxの書込み 31……Hmaxの読込み 32……ＩH←Hmax÷ＳHmax 33……ｎ←０、ALL←０ 34……ＳHINT［ｎ］←ＩH＊（ｎ＋１）−ALL 35……ALL←ALL＋ＳHINT［ｎ］ 36……ｎ←ｎ＋１ 37……n:SHmax比較 38……ＳHINT記憶部←ＳHINT［］書込み 40……ＳVmaxの書込み 41……Vmaxの読込み 42……ＩV←Vmax÷ＳVmax 43……ｎ←０、ALL←０ 44……ＳVINT［ｎ］←ＩV＊（ｎ＋１）−ALL 45……ALL←ALL＋ＳVINT［ｎ］ 46……ｎ←ｎ＋１ 47……n:SVmax比較 48……ＳVINT記憶部←ＳVINT［］書込み 50……Ｈ方向周波数発生器 51……Ｖ方向周波数発生器 52……Ｈアドレスカウンタ 53……Ｖアドレスカウンタ 54……フレームメモリ 55……A/Dコンバータ 56……タイミングジェネレータ
図。 第３図は垂直サンプリングインターバル数作成の流れ
図。 第４図は、従来例によるブロック図。 １……ＳVmax記憶部 ２……ＳHmax記憶部 ３……ＳHINTアドレスカウンタ ４……ＳVINTアドレスカウンタ ５……（ＳVmax:FV）比較器 ６……（ＳHmax:FH）比較器 ７……ＳHINT記憶部 ８……ＳVINT記憶部 10……ＦHアドレスカウンタ 11……（ＳHINT:CH）比較器 12……（ＳVINT:CV）比較器 14……ＦVアドレスカウンタ 15……Ｆフレームメモリ 16……ＣHカウンタ 17……ＣVカウンタ 18……ADC 22……遅延部 23……フリップフロップ 24……クロック発生器 30……ＳHmaxの書込み 31……Hmaxの読込み 32……ＩH←Hmax÷ＳHmax 33……ｎ←０、ALL←０ 34……ＳHINT［ｎ］←ＩH＊（ｎ＋１）−ALL 35……ALL←ALL＋ＳHINT［ｎ］ 36……ｎ←ｎ＋１ 37……n:SHmax比較 38……ＳHINT記憶部←ＳHINT［］書込み 40……ＳVmaxの書込み 41……Vmaxの読込み 42……ＩV←Vmax÷ＳVmax 43……ｎ←０、ALL←０ 44……ＳVINT［ｎ］←ＩV＊（ｎ＋１）−ALL 45……ALL←ALL＋ＳVINT［ｎ］ 46……ｎ←ｎ＋１ 47……n:SVmax比較 48……ＳVINT記憶部←ＳVINT［］書込み 50……Ｈ方向周波数発生器 51……Ｖ方向周波数発生器 52……Ｈアドレスカウンタ 53……Ｖアドレスカウンタ 54……フレームメモリ 55……A/Dコンバータ 56……タイミングジェネレータ
Claims (2)
- 【請求項１】アナログ映像信号を垂直方向と水平方向と
にそれぞれサンプリングし、量子化することによってデ
ジタル映像信号を生成する画像処理装置であって、 前記アナログ映像信号を前記デジタル映像信号に変換す
るＡ−Ｄ変換器と、 前記Ａ−Ｄ変換器で生成された前記デジタル映像信号を
記憶するフレームメモリと、 前記アナログ映像信号の水平同期信号のパルス数をカウ
ントする垂直カウンタと、 前記アナログ映像信号の垂直方向のサンプリング間隔を
配列として記憶する垂直サンプリング間隔記憶部と、 前記垂直カウンタのカウント値と、前記垂直サンプリン
グ間隔記憶部から読み出された垂直サンプリング間隔と
が一致した時に、前記アナログ映像信号の垂直方向のサ
ンプリングタイミングを示す第１の一致信号を出力し、
前記第１の一致信号によって、前記フレームメモリの垂
直アドレスと前記垂直サンプリング間隔記憶部のアドレ
スとを更新するとともに、前記垂直カウンタをリセット
し、これにより、前記フレームメモリに書き込まれる前
記アナログ映像信号の垂直方向のサンプリングタイミン
グを決定する第１の比較器と、 を備えることを特徴とする画像処理装置。 - 【請求項２】アナログ映像信号を垂直方向と水平方向と
にそれぞれサンプリングし、量子化することによってデ
ジタル映像信号を生成する画像処理装置であって、 前記アナログ映像信号を前記デジタル映像信号に変換す
るＡ−Ｄ変換器と、 前記Ａ−Ｄ変換器で生成された前記デジタル映像信号を
記憶するフレームメモリと、 前記アナログ映像信号の水平同期信号のパルス数をカウ
ントする垂直カウンタと、 前記アナログ映像信号の垂直方向のサンプリング間隔を
配列として記憶する垂直サンプリング間隔記憶部と、 前記垂直カウンタのカウント値と、前記垂直サンプリン
グ間隔記憶部から読み出された垂直サンプリング間隔と
が一致した時に、前記アナログ映像信号の垂直方向のサ
ンプリングタイミングを示す第１の一致信号を出力し、
前記第１の一致信号によって、前記フレームメモリの垂
直アドレスと前記垂直サンプリング間隔記憶部のアドレ
スとを更新するとともに、前記垂直カウンタをリセット
し、これにより、前記フレームメモリに書き込まれる前
記アナログ映像信号の垂直方向のサンプリングタイミン
グを決定する第１の比較器と、 水平方向のドットクロック信号のパルス数をカウントす
る水平カウンタと、 前記アナログ映像信号の水平方向のサンプリング間隔を
配列として記憶する水平サンプリング間隔記憶部と、 前記水平カウンタのカウント値と、前記水平サンプリン
グ間隔記憶部から読み出された水平サンプリング間隔と
が一致した時に、前記アナログ映像信号の水平方向のサ
ンプリングタイミングを示す第２の一致信号を出力し、
前記第２の一致信号によって、前記Ａ−Ｄ変換器におい
て前記アナログ映像信号を前記デジタル映像信号に変換
させて前記フレームメモリに書込み、前記フレームメモ
リの水平アドレスと前記水平サンプリング間隔記憶部の
アドレスとを更新するとともに、前記水平カウンタをリ
セットし、これにより、前記フレームメモリに書き込ま
れる前記アナログ映像信号の水平方向のサンプリングタ
イミングを決定する第２の比較器と、 を備えることを特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63011458A JP2595280B2 (ja) | 1988-01-21 | 1988-01-21 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63011458A JP2595280B2 (ja) | 1988-01-21 | 1988-01-21 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01188077A JPH01188077A (ja) | 1989-07-27 |
| JP2595280B2 true JP2595280B2 (ja) | 1997-04-02 |
Family
ID=11778654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63011458A Expired - Fee Related JP2595280B2 (ja) | 1988-01-21 | 1988-01-21 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2595280B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0535248A (ja) * | 1991-07-30 | 1993-02-12 | Mitsubishi Electric Corp | ビデオ表示装置 |
-
1988
- 1988-01-21 JP JP63011458A patent/JP2595280B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01188077A (ja) | 1989-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4589020A (en) | TV video data input apparatus | |
| US4282550A (en) | Digital magnification system | |
| CN115567786A (zh) | 一种同步时序信号产生装置及产生方法 | |
| JP2595280B2 (ja) | 画像処理装置 | |
| CN87105786A (zh) | 视频信号存储装置 | |
| JP3414935B2 (ja) | １ビット方式制御波形生成回路 | |
| JPS5569845A (en) | Picture scanning conversion system | |
| JPS6316199Y2 (ja) | ||
| JP2661343B2 (ja) | 画像特殊効果装置及び画像特殊効果装置用アドレス発生回路 | |
| JP2908870B2 (ja) | 画像記憶装置 | |
| JPS5994164A (ja) | Ｔｖ画像デ−タ入力装置 | |
| RU1793450C (ru) | Устройство дл селекции элементов контура изображений объектов | |
| JPH0567206A (ja) | デジタル画像縮小回路 | |
| JP3397165B2 (ja) | 画像合成装置 | |
| JPH03117079A (ja) | 画像縮小信号発生回路 | |
| JPH04299391A (ja) | 波形表示装置 | |
| RU1838891C (ru) | Устройство контрастировани изображений | |
| JP3183345B2 (ja) | 画像記憶装置 | |
| JPH01269121A (ja) | サンプリング信号発生器 | |
| JPS6083180A (ja) | 画像入力装置 | |
| JPS62202696A (ja) | テレビ信号発生装置 | |
| JPS62249574A (ja) | ビデオメモリ | |
| JPS6020287A (ja) | Ｔｖ画像デ−タ入力装置 | |
| JPS63111778A (ja) | Ｐｉｐテレビ受像機の副画面信号記憶回路 | |
| JPH01166269A (ja) | 画像メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |