JP2596365B2 - Chip capacitors - Google Patents
Chip capacitorsInfo
- Publication number
- JP2596365B2 JP2596365B2 JP33426393A JP33426393A JP2596365B2 JP 2596365 B2 JP2596365 B2 JP 2596365B2 JP 33426393 A JP33426393 A JP 33426393A JP 33426393 A JP33426393 A JP 33426393A JP 2596365 B2 JP2596365 B2 JP 2596365B2
- Authority
- JP
- Japan
- Prior art keywords
- chip capacitor
- height
- dielectric
- bonding wire
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 40
- 239000004020 conductor Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Wire Bonding (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、チップコンデンサに関
し、特に高周波回路などで使用されるチップコンデンサ
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip capacitor, and more particularly to a chip capacitor used in a high-frequency circuit.
【０００２】[0002]
【従来の技術】従来の高周波回路において使用されてい
るチップコンデンサは、図５で示されるように、誘電体
２０と、誘電体２０の上面２１に形成された上面電極２
２と、誘電体２０の底面２３に形成された底面電極２４
から構成され、誘電体２０の上面２１と底面２３は、互
いに平行になるように配置されていた。また、上面電極
２２と底面電極２４も同様に、互いに平行となるよう配
置されていた。2. Description of the Related Art As shown in FIG. 5, a chip capacitor used in a conventional high frequency circuit includes a dielectric 20 and an upper electrode 2 formed on an upper surface 21 of the dielectric 20.
2 and a bottom electrode 24 formed on the bottom surface 23 of the dielectric 20
, And the top surface 21 and the bottom surface 23 of the dielectric 20 are arranged so as to be parallel to each other. Similarly, the top electrode 22 and the bottom electrode 24 were also arranged to be parallel to each other.
【０００３】この種のチップコンデンサは、例えば、１
９７３年１２月、マイクロ波集積回路、産報、４８〜５
２頁、に示されているような従来技術がある。[0003] This type of chip capacitor includes, for example, 1
December 973, Microwave Integrated Circuits, Production Report, 48-5
There is a prior art as shown on page 2.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、この従
来の形状のチップコンデンサでは、ある容量を有する一
形状のチップコンデンサにおいて、図４に示すごとく、
誘電体２０の高さ、すなわち同図電極２２と同図電極２
４の距離（Ｈ0 ）は一定である。よって、このチップコ
ンデンサの形状と、高さの異なる半導体チップ、導体ブ
ロック、若しくは別容量のチップコンデンサ等をボンデ
ィングワイアにて接続する場合に、高さの相違によりボ
ンディングワイア長が最短に必ずしもならない場合があ
る。この場合に、ボンディングワイアのインダクタンス
成分の増加により高周波特性に悪影響をおよぼしてい
た。特に、マイクロ波帯の回路においては、インピーダ
ンス特性や周波数利得特性が劣化する欠点を有してい
た。However, in the chip capacitor having the conventional shape, as shown in FIG.
The height of the dielectric 20, that is, the electrode 22 in FIG.
The distance (H 0 ) of No. 4 is constant. Therefore, when connecting a semiconductor chip, a conductor block, or a chip capacitor of a different capacity with a shape different from the height of the chip capacitor by a bonding wire, the bonding wire length is not always shortest due to the difference in height. There is. In this case, an increase in the inductance component of the bonding wire adversely affects high-frequency characteristics. Particularly, a circuit in a microwave band has a disadvantage that impedance characteristics and frequency gain characteristics are deteriorated.
【０００５】このため本形状のチップコンデンサでは、
その高さを例えばある半導体チップに一致するようにし
て、接続時のボンディングワイア長を最短にすることは
可能である。しかし、高さの異なる半導体チップ、導体
ブロックなどの高さに対応できる様に高さの相違する様
々な容量を有する多種類のチップコンデンサを用意する
のは、汎用性および経済性の面で問題を有していた。For this reason, in the chip capacitor of this shape,
It is possible to minimize the bonding wire length at the time of connection by setting the height to coincide with a certain semiconductor chip, for example. However, preparing various types of chip capacitors with various capacities with different heights to accommodate the height of semiconductor chips and conductor blocks with different heights is a problem in terms of versatility and economy. Had.
【０００６】[0006]
【課題を解決するための手段】本発明の高周波回路用チ
ップコンデンサは、誘電体と、誘電体上面および底面に
形成された電極とを有し、上面電極が底面電極に対して
所定の角度だけ傾斜を有するような構造をもつことを特
徴とする。A chip capacitor for a high-frequency circuit according to the present invention has a dielectric and electrodes formed on an upper surface and a lower surface of the dielectric, and the upper surface electrode is formed at a predetermined angle with respect to the bottom electrode. It is characterized by having a structure having an inclination.
【０００７】[0007]
【実施例】以下、本発明の実施例を図面を参照しながら
説明する。Embodiments of the present invention will be described below with reference to the drawings.
【０００８】図１は、本発明の一実施例のチップコンデ
ンサの外観図である。FIG. 1 is an external view of a chip capacitor according to an embodiment of the present invention.
【０００９】本実施例では、ある誘電率を有する誘電体
１と、誘電体１の底面４上に形成された底面電極５と、
底面４に対して所定の角度だけ傾斜する上面２上に形成
された上面電極３によりチップコンデンサ６を構成して
いる。In this embodiment, a dielectric 1 having a certain dielectric constant, a bottom electrode 5 formed on the bottom 4 of the dielectric 1,
The chip capacitor 6 is constituted by the upper surface electrode 3 formed on the upper surface 2 inclined by a predetermined angle with respect to the bottom surface 4.
【００１０】誘電体１は、所望の容量が得られるような
誘電率を有する材質で形成されている。The dielectric 1 is formed of a material having a dielectric constant such that a desired capacitance can be obtained.
【００１１】底面４に対する底面２の傾斜角度θは、同
図において、誘電体１の形状が高さＨ1 ，高さＨ2 ，奥
行きＤの場合に θ＝ｔａｎ-1（（Ｈ1 −Ｈ2 ）／Ｄ） （１） により与えられる。但し、Ｈ1 ＞Ｈ2 とする。The inclination angle θ of the bottom surface 2 with respect to the bottom surface 4 is θ = tan −1 ((H 1 −H) when the shape of the dielectric 1 is height H 1 , height H 2 and depth D in FIG. 2 ) / D) given by (1). However, it is assumed that H 1 > H 2 .
【００１２】次に、本実施例の適用例について説明す
る。Next, an application example of this embodiment will be described.
【００１３】図２は、本実施例のチップコンデンサ６と
他の素子１２との接続方法を示す外観図である。チップ
コンデンサ６と素子１２とは、互いに側面が隣接して配
置されている。FIG. 2 is an external view showing a method of connecting the chip capacitor 6 of this embodiment to another element 12. The chip capacitor 6 and the element 12 are arranged so that the side surfaces are adjacent to each other.
【００１４】同図において素子１２は、例えば半導体チ
ップや導体ブロックなどであり、素子１２の高さＨ
3 は、 Ｈ1 ＞Ｈ3 ＞Ｈ2 （２） を満足するものとする。同図において、チップコンデン
サ６と素子１２は、ボンディングワイア１０によって接
続されている。In FIG. 1, the element 12 is, for example, a semiconductor chip or a conductor block, and has a height H of the element 12.
3 satisfies H 1 > H 3 > H 2 (2). In the figure, a chip capacitor 6 and an element 12 are connected by a bonding wire 10.
【００１５】このとき、チップコンデンサ６と素子１２
との側面の接する位置を選択することにより、ボンディ
ングワイア１０と素子１２の接続面１１が同一平面上と
なるように配置することが可能であるから、ボンディン
グワイア１０の長さを最短としてチップコンデンサ６と
素子１２を接続することができる。すなわち、チップコ
ンデンサ６と素子１２との側面との接する位置が、チッ
プコンデンサ６の高さＨ2 より高さＨ1 の方向に奥行き
ｘの位置の場合に素子１２の高さＨ3 と一致する。この
場合 ｘ＝（Ｈ3 −Ｈ2 ）／ｔａｎθ （３） の関係を満足する。At this time, the chip capacitor 6 and the element 12
By selecting a position where the side surfaces of the bonding wire 10 are in contact with each other, it is possible to arrange the bonding wire 10 and the connection surface 11 of the element 12 so as to be on the same plane. 6 and the element 12 can be connected. That is, contact position between the side surface of the chip capacitor 6 and the element 12 matches the height H 3 of the element 12 when in the height direction of the height H 1 from of H 2 chip capacitor 6 position of the depth x . In this case, the relationship x = (H 3 −H 2 ) / tan θ (3) is satisfied.
【００１６】また、図３に示すように、図２の素子１１
と異なる高さＨ4 を有する素子１４と本発明のチップコ
ンデンサとをボンディングワイア１０を使用して接続す
る場合においても同様に最短で接続が可能なことを示し
ている。ただし、Ｈ1 ＞Ｈ4＞Ｈ2 （３）を満足する
ものとする。As shown in FIG. 3, the device 11 shown in FIG.
It indicates that it is possible to connect the shortest similarly even in the case of connection using a bonding wire 10 and the chip capacitor of the present invention the elements 14 having different heights H 4 and. However, it is assumed that H 1 > H 4 > H 2 (3) is satisfied.
【００１７】本実施例のように、チップコンデンサ６の
高さＨ1 と高さＨ2 を適当に選ぶことにより、高さＨ1
と高さＨ2 の間の高さを有する素子と、本発明のチップ
コンデンサをボンディングワイアを用いて接続する場
合、ボンディングワイア長を最短として接続することが
可能となる。また、高さＨ1 と高さＨ2 の間の高さを有
する素子であれば、同一のチップコンデンサを、ボンデ
ィングワイア長を最短として接続できるため、チップコ
ンデンサにある程度の汎用性を備えさせることができ、
経済的に有利となる。As in the present embodiment, by appropriately selecting the height H 1 and the height H 2 of the chip capacitor 6, the height H 1
Preparative an element having a height between the height H 2, when connecting the chip capacitor of the present invention using a bonding wire, it is possible to connect the bonding wire length as short as possible. Further, if the element has a height between the heights H 1 and H 2 , the same chip capacitor can be connected with the shortest bonding wire length, so that the chip capacitor has some versatility. Can be
It is economically advantageous.
【００１８】次に本発明のチップコンデンサの効果を図
４により説明する。Next, the effect of the chip capacitor of the present invention will be described with reference to FIG.
【００１９】例えば、チップコンデンサに傾斜を持たせ
なかった場合に、他の素子の上面電極とチップコンデン
サの上面電極とのボンディングワイアの接続点をそれぞ
れＡ，Ｂ′とする。For example, when the chip capacitor is not inclined, the connection points of the bonding wires between the upper electrode of the other element and the upper electrode of the chip capacitor are A and B ', respectively.
【００２０】この場合にボンディングワイア接続距離Ｌ
1 が１ｍｍであり、Ａ，Ｂ′点とは角度４５度だけ傾斜
しているものとする。In this case, the bonding wire connection distance L
It is assumed that 1 is 1 mm, and the angle between the points A and B 'is 45 degrees.
【００２１】次に、本発明のチップコンデンサを使用す
ることにより、他の素子とチップコンデンサの上面電極
の高さが一致して、導体とチップコンデンサの接続点が
それぞれＡ，Ｂになったとする。Next, by using the chip capacitor of the present invention, it is assumed that the height of the upper electrode of the chip capacitor coincides with that of the other elements, and the connection points between the conductor and the chip capacitor become A and B, respectively. .
【００２２】この結果、ボンディングワイア接続距離Ｌ
2 は、約０．７ｍｍとなり従来のチップコンデンサより
も約０．３ｍｍ短くすることができる。As a result, the bonding wire connection distance L
2 is about 0.7 mm, which is about 0.3 mm shorter than the conventional chip capacitor.
【００２３】通常、上記の様なボンディングワイアは、
１ｍｍの長さによってそのインダクタンスは０．７ｎＨ
あり、本発明のチップコンデンサにより０．２１ｎＨの
インダクタンスを減少できる。Usually, the bonding wire as described above is
The inductance is 0.7nH due to the length of 1mm
Yes, the chip capacitor of the present invention can reduce the inductance of 0.21 nH.
【００２４】すなわち、周波数が例えば１０ＧＨｚの場
合に、従来のチップコンデンサでは、インピーダンスが
約４４Ωであったものが、約３１Ωにとなり、約１３Ω
の低減効果を有している。That is, when the frequency is, for example, 10 GHz, the impedance of the conventional chip capacitor is about 44Ω, but becomes about 31Ω, and becomes about 13Ω.
It has the effect of reducing.
【００２５】この結果、従来に比較して、インピーダン
ス特性等の高周波特性を大幅に改善できることを示して
いる。As a result, it is shown that high-frequency characteristics such as impedance characteristics can be greatly improved as compared with the related art.
【００２６】[0026]
【発明の効果】以上説明したように、本発明によるチッ
プコンデンサは、誘電体の上底面に形成した電極に互い
に傾斜をもたせることにより、他素子との接続の際、ボ
ンディングワイア長を最短にすることができ、回路の高
周波特性を改善することができる。As described above, in the chip capacitor according to the present invention, the electrodes formed on the upper and lower surfaces of the dielectric are inclined with respect to each other to minimize the bonding wire length when connecting to other elements. And the high frequency characteristics of the circuit can be improved.
【００２７】また、上記特徴を達成しながら、同一のチ
ップコンデンサを、高さがある範囲内の素子に接続可能
であるから、チップコンデンサに汎用性をもたせること
ができ、経済的に有利となる。In addition, since the same chip capacitor can be connected to an element within a certain height while achieving the above characteristics, the chip capacitor can be made versatile and economically advantageous. .
【図１】本発明の一実施例の外観図である。FIG. 1 is an external view of an embodiment of the present invention.
【図２】本発明の他の素子との接続例を示す外観図であ
る。FIG. 2 is an external view showing an example of connection with another element of the present invention.
【図３】本発明の他の素子との接続例を示す外観図であ
る。FIG. 3 is an external view showing an example of connection with another element of the present invention.
【図４】本発明の効果を示す図である。FIG. 4 is a diagram showing the effect of the present invention.
【図５】従来のチップコンデンサの一例を示す外観図で
ある。FIG. 5 is an external view showing an example of a conventional chip capacitor.
１，２０ 誘電体 ２，２１ 上面 ３，２２ 上面電極 ４，２３ 底面 ５，２４ 底面電極 ６ チップコンデンサ １０ ボンディングワイア １２，１４ 素子 Ｈ0,Ｈ1,Ｈ2,Ｈ3,Ｈ4 誘電体の高さ寸法 Ｄ 誘電体の奥行き寸法1,20 Dielectric 2,21 Top surface 3,22 Top electrode 4,23 Bottom 5,24 Bottom electrode 6 Chip capacitor 10 Bonding wire 12,14 Element H 0 , H 1 , H 2 , H 3 , H 4 Dielectric Height D Depth of dielectric
Claims (2)
成される高周波回路用チップコンデンサにおいて、前記
上面電極が前記底面電極に対して所定の角度だけ傾斜を
有することを特徴とするチップコンデンサ。1. A high frequency circuit chip capacitor comprising a dielectric, a top electrode, and a bottom electrode, wherein the top electrode is inclined at a predetermined angle with respect to the bottom electrode. .
さが前記上面電極の最低および最高の高さの範囲内であ
る他の素子とがボンディングワイアにて接続されること
を特徴とするチップコンデンサ。2. The device according to claim 1, wherein the inclined upper electrode is connected to another element whose height is within a range of a minimum height and a maximum height of the upper electrode by a bonding wire. Chip capacitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33426393A JP2596365B2 (en) | 1993-12-28 | 1993-12-28 | Chip capacitors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33426393A JP2596365B2 (en) | 1993-12-28 | 1993-12-28 | Chip capacitors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07201631A JPH07201631A (en) | 1995-08-04 |
| JP2596365B2 true JP2596365B2 (en) | 1997-04-02 |
Family
ID=18275394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33426393A Expired - Fee Related JP2596365B2 (en) | 1993-12-28 | 1993-12-28 | Chip capacitors |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2596365B2 (en) |
-
1993
- 1993-12-28 JP JP33426393A patent/JP2596365B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07201631A (en) | 1995-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6072211A (en) | Semiconductor package | |
| US5023578A (en) | Filter array having a plurality of capacitance elements | |
| JP2004502315A (en) | Ceramic multilayer capacitor array | |
| EP1104026B1 (en) | Ground plane for a semiconductor chip | |
| US7683480B2 (en) | Methods and apparatus for a reduced inductance wirebond array | |
| JP2596365B2 (en) | Chip capacitors | |
| US5373262A (en) | Voltage controlled oscillator including a dielectric resonator provided with a C-shaped electrode and method of regulating oscillation frequency thereof | |
| JPH07114322B2 (en) | Circuit pattern determination method | |
| JPH03262302A (en) | High frequency circuit board | |
| US7221232B2 (en) | Parallel arrangement for saw oscillator components | |
| JPH0653414A (en) | Microwave integrated circuit | |
| JPS634662A (en) | Electronic circuit device | |
| JP2907050B2 (en) | Semiconductor integrated circuit and method of manufacturing the same | |
| JPH05167310A (en) | Dielectric filter and resonator | |
| JPH06244056A (en) | Package for housing semiconductor element | |
| JPH11195720A (en) | Semiconductor device | |
| JPS6035247Y2 (en) | semiconductor equipment | |
| JP2567210B2 (en) | Microwave ground structure | |
| JPS6297416A (en) | Constituting method for chip type delay element | |
| JPS63174342A (en) | Envelope for high-frequency semiconductor | |
| JPS62176149A (en) | Package for high frequency semiconductor element | |
| JPH05211279A (en) | Hybrid integrated circuit | |
| JPH0220817Y2 (en) | ||
| JPS584184Y2 (en) | bias capacitor | |
| JPH03283641A (en) | Ceramic package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961112 |
|
| LAPS | Cancellation because of no payment of annual fees |