JP2597992B2

JP2597992B2 - 文字コード文字データ変換回路

Info

Publication number: JP2597992B2
Application number: JP61095936A
Authority: JP
Inventors: 康博真; 聡永田
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1986-04-25
Filing date: 1986-04-25
Publication date: 1997-04-09
Anticipated expiration: 2012-04-09
Also published as: JPS62251790A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、ドットマトリクス方式ディスプレイ等に使
用する文字コード文字データ変換回路に関するものであ
る。

（従来の技術）文字コード文字データ変換回路は、文字コードを文字
データに変換する回路であり、変換後の文字データによ
り英数字や、漢字等を表示する。文字コードとしては、
７ビットのASCIIコード、８ビットのISOコード、16ビッ
トのJISコード（JIS漢字コード）等がある。

従来、このような分野の技術としては、例えば第２図
のようなものがあった。以下、その構成を図を用いて説
明する。

第２図は、従来の文字コード文字データ変換回路の一
構成例を示すブロック図である。この変換回路は、８ビ
ットの文字コードで文字データが５×７ドットの英数字
表示を行うためのものである。また、８ビットの文字コ
ードと文字パターンの対応図が第３図に示されている。

第２図の文字コード文字データ変換回路は、随時読み
書き可能な表示データメモリ（以下、表示データRAMと
いう）１、読み出し専用のキャラクタジェネレータメモ
リ（以下、キャラクタジェネレータROMという）２、及
びタイミングジェネレータ３で構成されている。

表示データRAM1は、第３図に示す８ビットの文字コー
ドで表わされる表示データを記憶し、それを８ビットの
文字コード信号S1として出力するメモリである。タイミ
ングジェネレータ３は、４ビット（または３ビット）で
構成される文字の縦方向指定コード（以下、スキャンコ
ードという）信号S2を発生する回路である。また、キャ
ラクタジェネレータROM2は、文字コード信号S1とスキャ
ンコード信号S2により指定された５ビットの文字データ
信号S3を発生する回路である。

タイミイングジェネレータ３の出力側には10個のコモ
ンドライバ（DRV）４が接続されると共に、キャラクタ
ジェネレータROM2の出力側に５個のセグメントドライバ
（DRV）５が接続されている。コモンドライバ４はドッ
トマトリクスディスプレイ６におけるNO.0〜NO.9の10本
の走査線に、セグメントドライバ５は該ディスプレイ６
におけるNO.1〜NO.5の５個のセグメントにそれぞれ接続
され、これらのドライバ4,5で該ディスプレイ６を駆動
する。

以上の構成において、表示データRAM1から出力される
８ビットの文字コード信号S1は、キャラクタジェネレー
タROM2に対するアドレス信号として機能し、該出力文字
コードに対応した35ビット（５×７＝35ドット）の文字
データを該キャラクタジェネレータROM2で選択させる。
タイミングジェネレータ３からキャラクタジェネレータ
ROM2及びコモンドライバ４への４ビットのスキャンコー
ド信号S2は、スキャンコード（０）_H〜（９）_Hの値をと
り、表示データRAM1から出力される文字コードにより選
ばれた35ビットの文字データから、それぞれ走査線NO.0
〜NO.9に対応した５ビットの文字データをキャラクタジ
ェネレータROM2で選択させ、該ROM2から５ビットの文字
データ信号S3を出力させる。また、スキャンコード信号
S2はスキャンコード（０）_H〜（９）_Hの値のときに、10
個のコモンドライバ４からそれぞれ走査線NO.0〜NO.9に
対応した１本を選択させる。10個のコモンドライバ４の
うち、選択されたコモンドライバは駆動波形を出力し、
それ以外のコモンドライバは非選択波形を出力する。

次に、第４図及び第５図（ａ），（ｂ）を参照しつ
つ、第３図における文字コード01000001の文字Ａを表示
する場合の動作を説明する。

先ず、表示データRAM1に記憶されている文字Ａの文字
コード01000001が８ビットの信号S1として該RAM1から出
力され、これがキャラクタジェネレータROM2のアドレス
となり、第４図に示す35ビットの文字データが選択され
る。次に、タイミングジェネレータ３から出力される信
号S2の値がスキャンコード（０）_Hとなり、前記35ビッ
トの文字データ中、走査線NO.0に対応した５ビットの文
字データ01110を表わす信号S3がキャラクタジェネレー
タROM2から出力される。すると、５個のセグメントドラ
イバ５のうち、セグメントNO.2,NO.3,NO.4のセグメント
ドライバが点灯状態になると共に、セグメントNO.1,NO.
5のセグメントドライバが消灯状態になる。この時、信
号S2＝（０）_Hにより走査線NO.0のコモンドライバ４が
駆動波形を出力するので、走査線NO.0上が第５図（ａ）
のような表示となる。

次に、信号S2が（１）_Hとなり、上記と同様にして走
査線NO.1上が第５図（ｂ）のような表示となる。信号S2
を（０）_H〜（９）_Hまでインクリメント（増分）するこ
とにおより、文字Ａが第４図のようにドットマトリクス
ディスプレイ６上に表示される。

（発明が解決しようとする問題点）しかしながら、上記構成の回路では、特定の文字、例
えばg,j,p,q,yを表示する場合に、次のような問題点が
あった。

例えば、文字ｂとｊを表示する場合、第６図（ａ），
（ｂ）に示すように、ｂとｊの文字の下端のドットが同
一走査線上に表示され、ｊの文字が読みづらくなる。他
の文字g,p,q,yについても同じことがいえる。

前記の問題点を解決するために、第３図の文字コー
ド11101010のように、該第３図のISO規定において下方
の走査線NO.7〜NO.9の３つの空白部分を利用し、未定義
の文字コードに５×７ドット以上のドットを用いてｊの
文字を新たに定義し、表示する方法がある。

しかし、この方法では新たに定義した文字ｊのドット
数分、キャラクタジェネレータROM2の容量が余計に必要
になる。また、ディスプレイとプリンタを併用した場
合、ディスプレイでは見やすさを重視して第３図の文字
コード11101010を使用したとしても、プリント時には第
３図の文字コード01101010を使用する必要がある。する
と、同一文字でありながら、ディスプレイの表示データ
RAM1に送られる文字コード11101010と、プリンタに送ら
れる文字コード01101010とが異なり、ディスプレイ及び
プリンタの制御が複雑になる。

本発明は、前記従来技術が持っていた問題点として、
特定の文字がディスプレイ上で読みずらい、メモリ容量
が余計に必要になる、及び制御が複雑になるといった点
について解決した文字コード文字データ変換回路を提供
するものである。

（問題点を解決するための手段）本発明は、前記問題点を解決するために、文字コード
文字データ変換回路において、文字データを選択するた
めの文字コードを出力する手段と、メモリと、検出回路
と、加算回路と、消去回路とを備えている。

ここで、メモリは、行列状に配列された複数ドット中
の所定のドットで構成された前記文字データを複数個格
納し、前記文字コードにより選択された前記文字データ
を、順次インクリメントされるスキャンコードに従って
前記ドットの行単位で順次出力するもので、ROM等で構
成されている。検出回路は、前記文字コードのうちのg,
j,p,q,y等の特定の文字コードを検出して検出信号を出
力する回路である。加算回路は、前記検出信号が出力さ
れない時には前記スキャンコードをそのまま前記メモリ
及び前記消去回路に出力し、前記検出信号が出力された
時には前記スキャンコードに所定のシフトデータを加算
して前記メモリ及び前記消去回路に出力する回路であ
る。また、前記消去回路は、前記所定のシフトデータが
加算されていない前記スキャンコードが与えられた時に
は、前記メモリから出力された前記文字データをそのま
ま出力し、前記所定のシフトデータが加算された前記ス
キャンコードが与えられた時には、前記所定のシフトデ
ータに対応する前記文字データの行数分だけ一定の論理
レベルを出力し、それに続いて前記文字データを出力す
る回路である。

（作用）本発明によれば、以上のように文字コード文字データ
変換回路を構成したので、検出回路がg,j,p,q,y等の特
定の文字を意味する文字コードを検出すると、その検出
信号を加算回路に与える。すると、加算回路は、スキャ
ンコードに所定のシフトデータを加算してその加算値を
メモリ及び消去回路に与える。検出回路によって特定の
文字コードが検出されると、消去回路では前記所定のシ
フトデータに対応する文字データの行数分だけ一定の論
理レベル（例えば、ＬまたはＨ）を出力する。これによ
り、g,j,p,q,y等の特定の文字を示す文字データがシフ
トデータの値により、見掛上、例えば下方向へＮドット
移動（シフト）する。また、消去回路から、所定の行数
分だけ一定の論理レベルが出力されると、出力がフロー
ティング状態になることが禁止され、ディスプレイ上で
のちらつきがなくなる。従って、前記問題点を除去でき
るのである。

（実施例）第１図は、本発明の実施例を示す文字コード文字デー
タ変換回路の構成ブロック図であり、従来の第２図中の
要素と同一の要素には同一の符号が付されている。

この文字コード文字データ変換回路は、５×７ドット
表示用のもので、g,j,p,q,yの５文字を下方向に１ドッ
トシフトさせる回路構成になっている。この変換回路が
従来の第２図のものと異なる点は、表示データRAM1の出
力側に検出回路10を接続すると共に、その検出回路10の
出力側とタイミングジェネレータ３の出力側とに加算回
路11を接続し、さらに加算回路11及びキャラクタジェネ
レータROM2の出力側に消去回路12を接続したことであ
る。

ここで、検出回路10は、表示データRAM1から出力され
る８ビットの文字コード信号S1がg,j,p,q,y,の５文字の
いずれかの文字コードに該当するか否かを検出し、それ
ら５文字に該当する場合には検出信号S4を出力する回路
である。加算回路11は、検出信号S4が入力されたときに
はシフトデータ（Ｆ）_Hを（但し、Ｆ＝1111）、該検出
信号S4が入力されないときにはデータ（Ｏ）_Hを、それ
ぞれタイミングジェネレータ３の出力である４ビットの
スキャンコード信号S2に加算し、その加算結果の４ビッ
ト信号S5を出力する回路である。

消去回路12は、キャラクタジェネレータROM2の５ビッ
ト文字データ信号S6と加算回路11の加算結果信号S5とを
入力し、加算結果信号S5が（Ｆ）_Hのときに文字データ
信号S6を0000にして５ビットの信号S3を出力し、また加
算結果信号S5が（Ｆ）_H以外のときに文字データ信号S6
をそのまま５ビットの信号S3として出力し、それらの信
号S3をセグメントドライバ５に与える回路である。

第７図は、第１図中の検出回路10の回路構成例を示す
図である。この検出回路10は、文字g,j,p,q,yの各文字
コードをそれぞれ検出する単位検出回路20−１〜20−５
と、これらの単位検出回路20−１〜20−５の出力におけ
る論理和をとるORゲート21とで、構成されている。

第７図の検出回路10において、例えば文字ｊのコード
を検出する単位検出回路20−２は、第８図のように構成
される。この単位検出回路20−２は、インバータ30−１
〜30−４と、ANDゲート31とで構成されている。なお、M
SBは最上位ビット、LSBは最下位ビットである。

第３図に示されるように、文字ｊの文字コードは、上
位４ビットが0110で、下位４ビットが1010であるから、
6A（Ｈ）（01101010（Ｂ））と表わされる。そのため、
この文字コードが単位検出回路20−２に入力されると、
該文字コード中の０ビット部分がインバータ30−１〜30
−４で反転され、ANDゲート31で論理積がとられるた
め、論理１の信号が出力される。

このように、第７図中の単位検出回路20−１〜20−５
のいずれか一つの出力が論理１になると、それがORゲー
ト21を通して検出信号S4として出力され、加算回路11に
与えられる。

第９図は、第１図中の消去回路12の構成例を示す図で
ある。この消去回路12は、４ビットの加算結果信号S5に
おける論理積の否定をとるNANDゲート40、及びこのNAND
ゲート40の出力とキャラクタジェネレータROM2の出力文
字データ信号S6との論理積をとるANDゲート41−１〜41
−５で、構成されている。加算結果信号S5が（Ｆ）_Hの
ときにはNANDゲート40の出力が論理０となり、各ANDゲ
ート41−１〜41−５が閉じて５ビット出力信号S3が0000
0となる。信号S5が（Ｆ）_H以外のときには各ANDゲート4
1−１〜41−５が開き、５ビットの文字データ信号S6が
そのまま信号S3として出力される。

以上の構成において、第10図（ａ），（ｂ）に示すよ
うに、文字ｂと１ドット下方向にシフトした文字ｊとを
表示させる場合の動作（１），（２）を説明する。

（１）文字ｂの表示動作文字ｂの文字コード01100010を表わす信号S1が表示デ
ータRAM1から出力されると、この信号S1がキャラクタジ
ェネレータROM2のアドレスとなり、文字ｂの35ビットの
文字データを選択する。次に、スキャンコード信号S2が
（０）_Hとなり、これがタイミングジェネレータ３から
加算回路11に送られる。一方、検出回路10では、文字コ
ード信号S1がg,j,p,q,yの５文字以外のｂの文字コード
を表わしているので、検出信号S4を出力しない。そのた
め、加算回路11は信号S2＝（Ｏ）_Hにデータ（Ｏ）_Hを加
算して加算結果信号S5＝（Ｏ）_Hを出力し、キャラクタ
ジェネレータROM2及び消去回路12に与える。キャラクタ
ジェネレータROM2では、信号S5＝（Ｏ）_Hにより文字ｂ
の35ビットの文字データから走査線NO.0に対応した５ビ
ットの文字データ10000を選択し、それを文字データ信
号S6として出力して消去回路12に与える。

消去回路12は、信号S5＝（Ｏ）_Hを入力しているた
め、信号S6＝S3の文字データ10000を出力し、セグメン
トNo.1のセグメントドライバ５を点灯状態にすると共
に、他のセグメントドライバ５を消灯状態にする。この
とき、信号S2＝（Ｏ）_Hにより走査線NO.0のコモンドラ
イバ４が駆動波形を出力するので、走査線NO.0上が第10
図（ａ）のような表示となる。

次に、信号S2が（１）_Hとなり、上記と同様にして走
査線NO.1上が第10図（ａ）のような表示となる。このよ
うにして信号S2を（Ｏ）_H〜（９）_Hまでインクリメント
することにより、文字ｂがドットマトリクスデイスプレ
イ６に表示される。

（２）文字ｊの表示動作表示データRAM1から文字ｊの文字コード01101010を表
わす信号S1が出力され、この信号S1がキャラクタジエネ
レータROM2のアドレスとなり、文字ｊの35ビットの文字
データが選択される。次に、タイミングジェネレータ３
から信号S2＝（Ｏ）_Hが出力される。

検出回路10は、信号S1がｊの文字コードを表わしてい
るので、加算回路11に検出信号S4を出力する。加算回路
11は、検出信号S4が出力されているので、信号S2＝
（Ｏ）_Hにシフトデータ（Ｆ）_Hを加算し、信号S5＝
（Ｆ）_Hとする。信号S5＝（Ｆ）_Hにより、消去回路12が
00000の信号S3を出力し、セグメントNo.1〜NO.5に対応
したセグメントドライバ５を消灯状態にする。このと
き、信号S2＝（Ｏ）_Hにより、走査線NO.0のコモンドラ
イバ４が駆動波形を出力しているので、走査線NO.0上が
第10図（ｂ）のように全ドット消灯状態となる。

次に、タイミングジエネレータ３から、信号S2＝
（１）_Hが出力される。検出信号S4が出力されているの
で、加算回路11において信号S2＝（１）_Hにシフトデー
タ（Ｆ）_Hが加算され、その加算結果信号S5＝（０）_Hが
出力される。キャラクタジェネレータROM2では、信号S5
＝（０）_Hを入力し、文字ｊの文字コードから走査線NO.
0に対応した５ビットの文字データ00010を選択し、その
出力信号S6を出力する。消去回路12は、信号S5が（０）
_Hなので、信号S6をそのまま信号S3として出力し、セグ
メントNO.4に対応したセグメントドライバ５を点灯状態
にすると共に、セグメントNO.1,2,3,5に対応したセグメ
ントドライバ５を消灯状態にする。このとき、信号S2＝
（１）_Hにより、走査線NO.1のコモンドライバ４が駆動
波形を出力しているので、走査線NO.1上が第10図（ｂ）
のような表示となる。

このように、信号S2を（０）_H〜（９）_Hまでインクリ
メントすると、信号S2と（Ｆ）_Hとの加算結果信号S5が
それぞれ（Ｆ）_H、（０）_H〜（８）_Hとなる。S2＝
（０）_Hにより、走査線NO.0に対応したコモンドライバ
４が駆動波形を出力しているときは、信号S5が（Ｆ）_H
なので、信号S3は00000となり、走査線NO.0上が全ドッ
ト消灯状態となる。また、信号S2（＝１〜８）_Hによ
り、走査線NO.1〜NO.8に対応したコモンドライバ４が駆
動波形を出力しているときは、消去回路12はそれぞれ信
号S5（＝０〜７）_Hにより、走査線NO.0〜NO.7に対応し
た文字データ信号S3（＝S6）を出力し、各セグメントド
ライバ５を点灯状態または消灯状態とし、１ドット下方
にシフトした文字ｊをドットマトリクスディスプレイ６
に表示する。

本実施例では、次のような利点がある。

検出回路10、加算回路11、及び消去回路12を付加した
ことにより、特定文字g,j,p,q,y,の表示時に、コモンド
ライバ４を選択する信号S2の値とセグメントデータを選
択する信号S5の値をS5＝S2−Ｎ（但し、Ｎ＝１）とし、
またS5＝０〜１−Ｎのときセグメントデータを（00）_H
とすることにより、特定の文字をＮドット下方向にシフ
トさせた表示とすることができる。

さらに、本実施例では、検出回路10によって特定の文
字コードを検出した際に、消去回路12が所定の行数分だ
け一定の論理レベルを出力するので、出力がフローティ
ング状態になることを禁止できる。従って、ドットマト
リクスディスプレイ６上で空白にすべき所定数の行がフ
ローティング状態になり、その結果、ディスプレイ６が
ちらついてしまうといった問題を確実に解消できる。

本発明は図示の実施例に限定されず、種々の変形が可
能である。その変形例としては、例えば次のようなもの
がある。

（ｉ）加算回路11において加算する定数（Ｆ）_H（＝−
１）を、例えば（Ｅ）_H（＝−２）、（Ｄ）_H（＝−３）
等のように変えると共に、消去回路12の構成を、信号S2
が（Ｅ）_H（＝−２）及び（Ｄ）_H（＝−３）から（Ｏ）
_Hになるまでの間、信号S6の転送を禁止するようにする
ことにより、シフトするドット数を２、３等のように任
意に選ぶことができる。シフト数Ｎ＝２の場合の表示例
が、第11図（ａ），（ｂ）に示されている。

（ii）検出回路10において、検出する文字コードを、ギ
リシャ文字や、その他の下げて書く文字等に変えること
により、シフトする文字を任意に選ぶことができる。

（発明の効果）以上詳細に説明したように、本発明によれば、検出回
路で特定の文字コードを検出したときは、加算回路はス
キャンコードに所定のシフトデータを加算し、消去回路
により、その加算されたスキャンコードに対応する表示
がすべて消去される。そのため、特定文字を所定方向に
Ｎドットシフトさせることができる。これにより、特定
文字のディスプレイ表示時とプリンタ出力時の文字コー
ドが、ISO規定等の文字コードに統一されて制御の単純
化が図れると共に、メモリ容量の増大化も抑制できる。

さらに、本発明では、検出回路によって特定の文字コ
ードを検出した際に、消去回路が所定の行数分だけ一定
の論理レベルを出力するので、出力がフローティング状
態になることを禁止できる。従って、ディスプレイ上で
空白にすべき所定数の行がフローティング状態になり、
その結果、ディスプレイがちらついてしまうといった問
題を確実に解消できる。

【図面の簡単な説明】

第１図は本発明の実施例を示す文字コード文字データ変
換回路の構成ブロック図、第２図は従来の文字コード文
字データ変換回路の構成ブロック図、第３図は文字コー
ドと文字パターンの対応図、第４図、第５図（ａ），
（ｂ）、及び第６図（ａ），（ｂ）は第２図の文字表示
動作図、第７図は第１図中の検出回路の回路図、第８図
は第７図中の単位検出回路の回路図、第９図は第１図中
の消去回路の回路図、第10図（ａ），（ｂ）及び第11図
（ａ），（ｂ）は第１図の文字表示動作図である。１……表示データRAM、２……キャラクタジェネレータR
OM（メモリ）、３……タイミングジェネレータ、10……
検出回路、11……加算回路、12……消去回路。

Claims

(57)【特許請求の範囲】

【請求項１】文字データを選択するための文字コードを
出力する手段と、行列状に配列された複数ドット中の所定のドットで構成
された前記文字データを複数個格納し、前記文字コード
により選択された前記文字データを、順次インクリメン
トされるスキャンコードに従って前記ドットの行単位で
順次出力するメモリと、前記文字コードのうちの特定の文字コードを検出して検
出信号を出力する検出回路と、前記検出信号が出力されない時には前記スキャンコード
をそのまま前記メモリ及び消去回路に出力し、前記検出
信号が出力された時には前記スキャンコードに所定のシ
フトデータを加算して前記メモリ及び前記消去回路に出
力する加算回路と、前記所定のシフトデータが加算されていない前記スキャ
ンコードが与えられた時には、前記メモリから出力され
た前記文字データをそのまま出力し、前記所定のシフト
データが加算された前記スキャンコードが与えられた時
には、前記所定のシフトデータに対応する前記文字デー
タの行数分だけ一定の論理レベルを出力し、それに続い
て前記文字データを出力する前記消去回路とを、備えたことを特徴とする文字コード文字データ変換回
路。