Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2599790B2 - Horizontal deflection circuit - Google Patents
[go: Go Back, main page]

JP2599790B2 - Horizontal deflection circuit - Google Patents

Horizontal deflection circuit

Info

Publication number
JP2599790B2
JP2599790B2 JP14421989A JP14421989A JP2599790B2 JP 2599790 B2 JP2599790 B2 JP 2599790B2 JP 14421989 A JP14421989 A JP 14421989A JP 14421989 A JP14421989 A JP 14421989A JP 2599790 B2 JP2599790 B2 JP 2599790B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
horizontal deflection
modulation
output transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14421989A
Other languages
Japanese (ja)
Other versions
JPH0310574A (en
Inventor
誠 小野澤
浩二 木藤
通孝 大沢
克彦 渡並
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14421989A priority Critical patent/JP2599790B2/en
Publication of JPH0310574A publication Critical patent/JPH0310574A/en
Application granted granted Critical
Publication of JP2599790B2 publication Critical patent/JP2599790B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、陰極線管(CRT)を用いたディスプレイ装
置などに使用される水平偏向回路、特に水平偏向電流制
御機能を有して偏向サイズを可変制御できるようにした
水平偏向回路の改良に関するものである。
The present invention relates to a horizontal deflection circuit used for a display device using a cathode ray tube (CRT) and the like, and particularly to a horizontal deflection current control function to reduce the deflection size. The present invention relates to an improvement of a horizontal deflection circuit which can be variably controlled.

〔従来の技術〕[Conventional technology]

第11図は、かかる水平偏向回路の従来例を示す回路図
である。
FIG. 11 is a circuit diagram showing a conventional example of such a horizontal deflection circuit.

同図において、1はドライブパルス入力端子、2はド
ライブトランジスタ、3はドライブトランス、4,6,24は
それぞれダイオード、5はベース抵抗、7はドライブ電
圧入力端子、8は水平出力トランジスタ、9はダンパダ
イオード、10は変調ダイオード、11は第1の共振コンデ
ンサ、12は第2の共振コンデンサ、13は水平偏向コイ
ル、14は第1の走査コンデンサ、15は変調コイル、16は
第2の走査コンデンサ、17はフライバックトランス、18
は高圧整流ダイオード、19は高圧出力端子、20は電源電
圧入力端子、21は垂直パラボラ波電圧入力端子、22,25
はそれぞれトランジスタ、23,63,26はそれぞれ抵抗、27
は変調出力トランジスタ、29は直流電圧入力端子、39は
変調電圧出力端子、100は水平偏向ドライブ回路、101は
水平偏向出力回路、103は水平偏向電流制御回路、であ
る。
In the drawing, 1 is a drive pulse input terminal, 2 is a drive transistor, 3 is a drive transformer, 4, 6, and 24 are diodes, 5 is a base resistor, 7 is a drive voltage input terminal, 8 is a horizontal output transistor, and 9 is a horizontal output transistor. Damper diode, 10 is a modulation diode, 11 is a first resonance capacitor, 12 is a second resonance capacitor, 13 is a horizontal deflection coil, 14 is a first scanning capacitor, 15 is a modulation coil, 16 is a second scanning capacitor , 17 is a flyback transformer, 18
Is a high voltage rectifier diode, 19 is a high voltage output terminal, 20 is a power supply voltage input terminal, 21 is a vertical parabolic wave voltage input terminal, 22, 25
Are transistors, 23, 63, 26 are resistors, 27
Is a modulation output transistor, 29 is a DC voltage input terminal, 39 is a modulation voltage output terminal, 100 is a horizontal deflection drive circuit, 101 is a horizontal deflection output circuit, and 103 is a horizontal deflection current control circuit.

第11図中、水平偏向ドライブ回路100は、ドライブト
ランジスタ2、ドライブトランス3、ダイオード4,6、
ベース抵抗5によって構成され、水平偏向出力回路101
は、水平出力トランジスタ8、ダンパダイオード9、変
調ダイオード10、第1の共振コンデンサ11、第2の共振
コンデンサ12、水平偏向コイル13、第1の走査コンデン
サ14、変調コイル15、第2の走査コンデンサ16、フライ
バックトランス17、高圧整流ダイオード18によって構成
される。
In FIG. 11, a horizontal deflection drive circuit 100 includes a drive transistor 2, a drive transformer 3, diodes 4, 6,
The horizontal deflection output circuit 101 is constituted by a base resistor 5.
Are a horizontal output transistor 8, a damper diode 9, a modulation diode 10, a first resonance capacitor 11, a second resonance capacitor 12, a horizontal deflection coil 13, a first scanning capacitor 14, a modulation coil 15, and a second scanning capacitor. 16, a flyback transformer 17, and a high-voltage rectifier diode 18.

水平偏向電流制御回路103は、トランジスタ22,25、抵
抗23,63,26、ダイオード24、変調出力トランジスタ27に
よって構成されている。
The horizontal deflection current control circuit 103 includes transistors 22, 25, resistors 23, 63, 26, a diode 24, and a modulation output transistor 27.

以下、第11図に示した従来回路の動作を簡単に説明す
る。
Hereinafter, the operation of the conventional circuit shown in FIG. 11 will be briefly described.

第11図中、水平偏向ドライブ回路100は、ドライブパ
ルス入力端子1から入力されるドライブパルスを増幅
し、水平出力トランジスタ8をドライブする働きをして
いる。また、水平偏向出力回路101は、水平偏向コイル1
3に水平偏向電流IDYを流し、水平偏向磁界を発生さ
せ、図示せざるCRTにおいて電子ビームを左右に走査す
る働きをしている。この水平偏向出力回路101は、変調
ダイオード10,変調コイル15等を用いて構成されている
ところから、一般にダイオード変調回路と呼ばれてい
る。
In FIG. 11, a horizontal deflection drive circuit 100 functions to amplify a drive pulse input from a drive pulse input terminal 1 and drive a horizontal output transistor 8. The horizontal deflection output circuit 101 is provided with a horizontal deflection coil 1
A horizontal deflection current IDY is passed through 3 to generate a horizontal deflection magnetic field, and the electron beam scans left and right in a CRT (not shown). The horizontal deflection output circuit 101 is generally called a diode modulation circuit because it is configured using the modulation diode 10, the modulation coil 15, and the like.

このダイオード変調回路には、水平偏向電流制御機能
があり、第2の走査コンデンサ16の両端間電圧(変調電
圧Vs)を変化させることにより、水平偏向電流IDYを制
御して水平偏向サイズを可変させることができる。第11
図中の水平偏向電流制御回路103は、上記変調電圧Vsを
制御する働きをしている。
This diode modulation circuit has a horizontal deflection current control function. By changing the voltage (modulation voltage Vs) between both ends of the second scanning capacitor 16, the horizontal deflection current IDY is controlled to vary the horizontal deflection size. be able to. Eleventh
The horizontal deflection current control circuit 103 in the figure has a function of controlling the modulation voltage Vs.

具体的には、電圧入力端子21に印加する電圧の直流レ
ベルを変えることにより、変調電圧Vsを制御して水平偏
向コイル13に流れる水平偏向電流IDYの大きさを制御
し、それによって水平偏向サイズを可変させることがで
きる。
More specifically, by changing the DC level of the voltage applied to the voltage input terminal 21, the modulation voltage Vs is controlled to control the magnitude of the horizontal deflection current IDY flowing through the horizontal deflection coil 13, whereby the horizontal deflection size is controlled. Can be varied.

しかしまた、この電圧入力端子21に垂直パラボラ波を
入力させ、トランジスタ22,25、変調出力トランジスタ2
7等により増幅し、上記変調電圧Vsを垂直周期のパラボ
ラ状に変化させ(従って、水平偏向電流IDYも垂直周期
のパラボラ状に変化する)、陰極線管面における左右ピ
ンクッション歪の補正を行うこともでき、通常行われて
いる。
However, a vertical parabolic wave is input to the voltage input terminal 21 so that the transistors 22 and 25 and the modulation output transistor 2
Amplify by 7 or the like, and change the modulation voltage Vs into a parabolic shape with a vertical period (therefore, the horizontal deflection current IDY also changes into a parabolic shape with a vertical period) to correct left and right pincushion distortions on the cathode ray tube surface. Also can be done normally.

概略、上述した如き従来の水平偏向回路に近いものを
記載した文献としては、特開昭63−50266号公報(以
下、第1の従来例ということがある)を挙げることがで
きる。
As a document which roughly describes a conventional horizontal deflection circuit as described above, there is JP-A-63-50266 (hereinafter sometimes referred to as a first conventional example).

この第1の従来例では、左右ピンクッション歪補正用
の垂直パラボラ波電圧を水平偏向出力回路へ供給する
際、変調出力トランジスタ(特開昭63−50266号公報に
添付の図面ではトランジスタQ2)をリニア動作(A級動
作)させて増幅してから水平偏向出力回路へ供給してい
る。
In this first conventional example, when a vertical parabolic wave voltage for correcting left and right pincushion distortion is supplied to a horizontal deflection output circuit, a modulation output transistor (transistor Q2 in the drawing attached to JP-A-63-50266) is connected. The signal is amplified by a linear operation (A class operation) and then supplied to a horizontal deflection output circuit.

所でこのリニア動作(A級動作)する変調出力トラン
ジスタでは損失が大きくなる場合があるという問題があ
り、特開昭52−89024号公報(以下、第2の従来例とい
うことがある)では、この変調出力トランジスタをパル
ス幅変調出力によってスイッチング動作させるようにし
て低損失化を図る技術が開示されている。
However, there is a problem that a loss may be large in the modulation output transistor which performs the linear operation (A class operation). Japanese Patent Application Laid-Open No. 52-89024 (hereinafter sometimes referred to as a second conventional example) A technique has been disclosed in which the modulation output transistor is switched by a pulse width modulation output to reduce the loss.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

前記第1の従来例(特開昭63−50266号公報)を用い
た場合、変調出力トランジスタのエミッタ・コレクタ間
の電流,電圧の積によって求まる損失が問題となる。
In the case of using the first conventional example (Japanese Patent Laid-Open No. 63266/1988), there is a problem in that a loss determined by a product of a current and a voltage between the emitter and the collector of the modulation output transistor becomes a problem.

この損失は、水平周波数が高く、水平偏向電流が大き
い高速大出力水平偏向回路ほど大きい。通常は、この損
失が比較的小さい動作点(エミッタ・コレクタ間電圧を
小さくする)で、前記変調出力トランジスタを動作させ
ることにより、上記損失を所定値以下に抑えている。
This loss is greater in a high-speed and large-output horizontal deflection circuit having a high horizontal frequency and a large horizontal deflection current. Normally, the loss is suppressed to a predetermined value or less by operating the modulation output transistor at an operating point where the loss is relatively small (the emitter-collector voltage is reduced).

しかしながら、この変調出力トランジスタのエミッタ
・コレクタ間電流,エミッタ・コレクタ間電圧は、水平
表示サイズ(水平偏向電流の振幅)により異なるため、
水平表示サイズを変えた場合(水平表示サイズを小さく
した場合)、前記変調出力トランジスタの損失が増加し
問題となる。
However, the emitter-collector current and the emitter-collector voltage of this modulation output transistor differ depending on the horizontal display size (the amplitude of the horizontal deflection current).
When the horizontal display size is changed (when the horizontal display size is reduced), the loss of the modulation output transistor increases, which causes a problem.

この問題の解決のためには、前記第2の従来例(特開
昭52−89024号公報)に示されたように、変調出力トラ
ンジスタをスイッチング動作させ、左右ピンクッション
歪補正用の垂直パラボラ波信号をパルス幅変調信号に変
換して、水平偏向出力回路へ供給する方法が有効であ
る。
In order to solve this problem, as shown in the second conventional example (Japanese Patent Laid-Open No. 52-89024), the modulation output transistor is switched to perform a vertical parabolic wave correction for correcting left and right pincushion distortion. It is effective to convert the signal into a pulse width modulation signal and supply it to the horizontal deflection output circuit.

しかしながら、このパルス幅変調回路では、一般に正
常動作を行うためには最小パルス幅としてデューティ比
10%程度(動作余裕分も含む)が必要である。従って、
水平偏向出力回路へ供給する変調電圧(変調出力トラン
ジスタの出力電圧の積分値)には、このデューティ比10
%に相当する無効電圧(水平偏向動作に寄与しない電
圧)が発生する。
However, in this pulse width modulation circuit, the duty ratio is generally set as the minimum pulse width for normal operation.
About 10% (including the operating margin) is required. Therefore,
The modulation voltage (integrated value of the output voltage of the modulation output transistor) supplied to the horizontal deflection output circuit includes the duty ratio of 10
% (A voltage that does not contribute to the horizontal deflection operation).

この結果、最大水平表示サイズは、前記した変調出力
トランジスタをリニア動作させる場合に比べて小さくな
る。
As a result, the maximum horizontal display size is smaller than when the modulation output transistor is operated linearly.

これに対して、水平偏向コイルのインダクタンスを下
げて、水平偏向電流を増加させることにより、最大水平
表示サイズの拡大がはかれるが、この際、水平出力トラ
ンジスタ(特開昭52−89024号公報で云うと、その中のT
r1)の最大コレクタ電流が増加し、損失の増加につなが
る。この損失増加は、水平周波数が高く、水平偏向電流
が大きい高速大出力水平偏向回路ほど著しく、問題にな
る。
On the other hand, by increasing the horizontal deflection current by lowering the inductance of the horizontal deflection coil, the maximum horizontal display size can be increased. In this case, a horizontal output transistor (see Japanese Patent Application Laid-Open No. 52-89024). And T in it
The maximum collector current of r1) increases, leading to an increase in loss. This increase in loss becomes more serious and problematic in a high-speed and large-output horizontal deflection circuit having a high horizontal frequency and a large horizontal deflection current.

本発明の目的は、まず第1に、前記第1の従来例(特
開昭63−50266号公報)を用いて水平表示サイズを変化
させた際(水平表示サイズを小さくした際)に問題とな
る変調出力トランジスタの損失増加を軽減することので
きる水平偏向回路を提供することにあり、また第2に、
前記第2の従来例(特開昭52−89024号公報)を用いた
際に問題となる最大水平表示サイズの減少を防止するこ
とのできる水平偏向回路を提供することにある。
First, the object of the present invention is to solve the problem when the horizontal display size is changed (when the horizontal display size is reduced) using the first conventional example (Japanese Patent Laid-Open No. 63-50266). Another object of the present invention is to provide a horizontal deflection circuit capable of reducing an increase in loss of a modulation output transistor.
It is an object of the present invention to provide a horizontal deflection circuit which can prevent a decrease in the maximum horizontal display size, which is a problem when the second conventional example (Japanese Patent Application Laid-Open No. 52-89024) is used.

〔課題を解決するための手段〕[Means for solving the problem]

上記第1の目的を達成するため、第1の従来例に示し
た如きタイプの水平偏向回路において、エミッタが水平
偏向出力回路に接続されたPNP接合の変調出力トランジ
スタのコレクタに対して、コレクタ電圧制御回路を接続
した。
In order to achieve the first object, in a horizontal deflection circuit of the type shown in the first conventional example, a collector voltage is applied to the collector of a PNP junction modulation output transistor whose emitter is connected to the horizontal deflection output circuit. The control circuit was connected.

また、上記第2の目的を達成するため、スイッチング
動作を行う変調出力トランジスタに対して、負電源を接
続し、この変調出力トランジスタの出力電圧の最低電圧
を該負電源から供給される負電圧にした。
In order to achieve the second object, a negative power supply is connected to the modulation output transistor performing the switching operation, and the minimum voltage of the output voltage of the modulation output transistor is set to the negative voltage supplied from the negative power supply. did.

〔作用〕[Action]

前記第1の目的を達成するため、前記コレクタ電圧制
御回路では、水平表示サイズ(水平偏向電流)の変化に
対応して、エミッタが水平偏向出力回路に接続されたPN
P接合の変調出力トランジスタの該コレクタ電圧を変化
させるようにしている。この結果、変調出力トランジス
タのエミッタ・コレクタ間電圧は、水平表示サイズ(水
平偏向電流)を変化させても、ある所定値内に収めるこ
とができ、水平表示サイズの違いによる変調出力トラン
ジスタの損失増加を抑えることができる。
In order to achieve the first object, in the collector voltage control circuit, an emitter is connected to a horizontal deflection output circuit in response to a change in a horizontal display size (horizontal deflection current).
The collector voltage of the P-junction modulation output transistor is changed. As a result, the emitter-collector voltage of the modulation output transistor can be kept within a predetermined value even when the horizontal display size (horizontal deflection current) is changed, and the loss of the modulation output transistor increases due to the difference in the horizontal display size. Can be suppressed.

また、第2の目的を達成するため、前記スイッチング
動作を行う変調出力トランジスタに接続された負電源の
働きにより、変調出力トランジスタの出力電圧(矩形波
電圧)の最低電圧を負電圧にしている。この結果、水平
偏向出力回路へ供給する変調電圧(変調出力トランジス
タの出力電圧の積分値)は、約0Vまで下げることができ
る(前記第2の従来例では、最小パルス幅をデューティ
比10%程度確保する必要があり、このため前記無効電圧
が発生し、変調電圧を0V近くまで下げることができな
い)。従って、従来問題になっていた前記無効電圧によ
る最大水平表示サイズの減少(リニア動作の変調出力ト
ランジスタを用いた場合との比較)を防止することがで
きる。
Further, in order to achieve the second object, the lowest voltage of the output voltage (rectangular wave voltage) of the modulation output transistor is set to a negative voltage by the function of a negative power supply connected to the modulation output transistor performing the switching operation. As a result, the modulation voltage (integrated value of the output voltage of the modulation output transistor) supplied to the horizontal deflection output circuit can be reduced to about 0 V (in the second conventional example, the minimum pulse width is set to a duty ratio of about 10%). It is necessary to secure the modulation voltage, so that the invalid voltage is generated, and the modulation voltage cannot be reduced to nearly 0 V). Therefore, it is possible to prevent a reduction in the maximum horizontal display size due to the invalid voltage (compared with a case where a linear operation modulation output transistor is used), which has conventionally been a problem.

〔実施例〕〔Example〕

前記第1の目的を達成するための発明を第1の発明、
前記第2の目的を達成するための発明を第2の発明と称
し、以下、その実施例を図を用いて説明する。なお、各
図中、同じ働きをするものには同じ番号を付けて表わ
す。
An invention for achieving the first object is a first invention,
An invention for achieving the second object will be referred to as a second invention, and an embodiment thereof will be described below with reference to the drawings. In each of the drawings, components having the same function are denoted by the same reference numerals.

第1図は、第1の発明の第1の実施例を示す図であ
る。
FIG. 1 is a diagram showing a first embodiment of the first invention.

第1図中、1はドライブパルス入力端子、2はドライ
ブトランジスタ、3はドライブトランス、4,6,24はダイ
オード、5はベース抵抗、7はドライブ電圧入力端子、
8は水平出力トランジスタ、9はダンパダイオード、10
は変調ダイオード、11は第1の共振コンデンサ、12は第
2の共振コンデンサ、13は水平偏向コイル、14は第1の
走査コンデンサ、15は変調コイル、16は第2の走査コン
デンサ、17はフライバックトランス、18は高圧整流ダイ
オード、19は高圧出力端子、20は電源電圧入力端子、21
は垂直パラボラ波電圧入力端子、22,25,34はトランジス
タ、23,63,26,30,31,35は抵抗、27は変調出力トランジ
スタ、28,32はコンデンサ、29は直流電圧入力端子、33
はツェナダイオード、36は第1のスイッチ手段、37は第
1の一方向性スイッチ手段、38は電流出力端子、39は変
調電圧出力端子、100は水平偏向ドライブ回路、101は水
平偏向出力回路、102はコレクタ電圧制御回路、103は水
平偏向電流制御回路、104は変調電圧検出回路である。
In FIG. 1, 1 is a drive pulse input terminal, 2 is a drive transistor, 3 is a drive transformer, 4, 6, and 24 are diodes, 5 is a base resistor, 7 is a drive voltage input terminal,
8 is a horizontal output transistor, 9 is a damper diode, 10
Is a modulation diode, 11 is a first resonance capacitor, 12 is a second resonance capacitor, 13 is a horizontal deflection coil, 14 is a first scanning capacitor, 15 is a modulation coil, 16 is a second scanning capacitor, and 17 is a flywheel. Back transformer, 18 is high voltage rectifier diode, 19 is high voltage output terminal, 20 is power supply voltage input terminal, 21
Is a vertical parabolic wave voltage input terminal, 22, 25, 34 are transistors, 23, 63, 26, 30, 31, 35 are resistors, 27 is a modulation output transistor, 28 and 32 are capacitors, 29 is a DC voltage input terminal, 33
Is a zener diode, 36 is a first switch, 37 is a first one-way switch, 38 is a current output terminal, 39 is a modulation voltage output terminal, 100 is a horizontal deflection drive circuit, 101 is a horizontal deflection output circuit, 102 is a collector voltage control circuit, 103 is a horizontal deflection current control circuit, and 104 is a modulation voltage detection circuit.

第1図中、水平偏向ドライブ回路100は、ドライブト
ランジスタ2、ドライブトランス3、ダイオード4,6、
ベース抵抗5によって構成され、水平偏向出力回路101
は、水平出力トランジスタ8、ダンパダイオード9、変
調ダイオード10、第1の共振コンデンサ11、第2の共振
コンデンサ12、水平偏向コイル13、第1の走査コンデン
サ14、変調コイル15、第2の走査コンデンサ16、フライ
バックトランス17、高圧整流ダイオード18によって構成
される。
In FIG. 1, a horizontal deflection drive circuit 100 includes a drive transistor 2, a drive transformer 3, diodes 4, 6,
The horizontal deflection output circuit 101 is constituted by a base resistor 5.
Are a horizontal output transistor 8, a damper diode 9, a modulation diode 10, a first resonance capacitor 11, a second resonance capacitor 12, a horizontal deflection coil 13, a first scanning capacitor 14, a modulation coil 15, and a second scanning capacitor. 16, a flyback transformer 17, and a high-voltage rectifier diode 18.

また、変調電圧検出回路104は、抵抗30,31,35、コン
デンサ32、ツェナダイオード33、トランジスタ34によっ
て構成され、コレクタ電圧制御回路102は、上記変調電
圧検出回路104と、第1のスイッチ手段36、第1の一方
向性スイッチ手段37によって構成され、水平偏向電流制
御回路103は、このコレクタ電圧制御回路102と、トラン
ジスタ22,25、抵抗23,63,26、ダイオード24、コンデン
サ28、変調出力トランジスタ27によって構成されてい
る。
The modulation voltage detection circuit 104 includes resistors 30, 31, and 35, a capacitor 32, a Zener diode 33, and a transistor 34. The collector voltage control circuit 102 includes the modulation voltage detection circuit 104 and the first switch 36. The horizontal deflection current control circuit 103 includes a collector voltage control circuit 102, transistors 22, 25, resistors 23, 63, 26, a diode 24, a capacitor 28, and a modulation output. The transistor 27 is configured.

なお、第1図は水平偏向高圧一体形の回路の場合につ
いて示しているが、水平偏向高圧分離形でも基本構成は
同じであり、以下述べる動作・効果も同様である(但
し、フライバックトランス17のかわりにチョークコイル
を用いることになる)。
Although FIG. 1 shows the case of the horizontal deflection high voltage integrated type circuit, the basic configuration is the same for the horizontal deflection high voltage separation type, and the operation and effect described below are also the same (however, the flyback transformer 17). Instead of using a choke coil).

以下、第1図に示した回路の動作を説明する。 Hereinafter, the operation of the circuit shown in FIG. 1 will be described.

第1図中、水平偏向ドライブ回路100は、ドライブパ
ルス入力端子1から入力されるドライブパルスを増幅
し、水平出力トランジスタ8をドライブする働きをして
いる。また、水平偏向出力回路101は、水平偏向コイル1
3に水平偏向電流IDYを流し、水平偏向磁界を発生さ
せ、電子ビームの左右に走査する働きをしている。
In FIG. 1, a horizontal deflection drive circuit 100 functions to amplify a drive pulse input from a drive pulse input terminal 1 and drive a horizontal output transistor 8. The horizontal deflection output circuit 101 is provided with a horizontal deflection coil 1
A horizontal deflection current IDY is passed through 3 to generate a horizontal deflection magnetic field, and the electron beam scans left and right.

この水平偏向出力回路101は、変調ダイオード10,変調
コイル15等を用いて構成されているところから、一般に
ダイオード変調回路と呼ばれている。このダイオード変
調回路には、水平偏向電流制御機能があり、第2の走査
コンデンサ16の両端間電圧(変調電圧Vs)を変化させる
ことにより、水平偏向電流IDYを制御することができ
る。
The horizontal deflection output circuit 101 is generally called a diode modulation circuit because it is configured using the modulation diode 10, the modulation coil 15, and the like. This diode modulation circuit has a horizontal deflection current control function, and can control the horizontal deflection current IDY by changing the voltage (modulation voltage Vs) between both ends of the second scanning capacitor 16.

第1図中の水平偏向電流制御回路103は、上記変調電
圧Vsを制御する働きをしている。
The horizontal deflection current control circuit 103 in FIG. 1 functions to control the modulation voltage Vs.

具体的には、垂直パラボラ波電圧入力端子21から入力
される垂直パラボラ波をトランジスタ22,25、変調出力
トランジスタ27等により増幅し、上記変調電圧Vsを垂直
周期のパラボラ状に変化させ(従って、水平偏向電流I
DYも垂直周期のパラボラ状に変化する)、左右ピンクッ
ション歪補正を行っている。
Specifically, the vertical parabolic wave input from the vertical parabolic wave voltage input terminal 21 is amplified by the transistors 22 and 25, the modulation output transistor 27, and the like, and the modulation voltage Vs is changed into a parabolic shape with a vertical cycle (accordingly, Horizontal deflection current I
DY also changes in a parabolic manner with a vertical cycle), and corrects left and right pincushion distortion.

また、水平偏向電流制御回路103中のコレクタ電流制
御回路102は、変調出力トランジスタ27のコレクタ電圧
VCを制御し、変調出力トランジスタ27の損失増加を抑
える働きをしている。次に、このコレクタ電圧制御回路
102の詳しい動作について説明する。
Further, the collector current control circuit 102 in the horizontal deflection current control circuit 103 controls the collector voltage VC of the modulation output transistor 27, and functions to suppress an increase in loss of the modulation output transistor 27. Next, this collector voltage control circuit
The detailed operation of 102 will be described.

コレクタ電圧制御回路102中の変調電圧検出回路104で
は、変調電圧Vs(変調出力トランジスタ27のエミッタ電
圧VEに等しい)を検出し、変調電圧Vsの値に基づい
て、第1のスイッチ手段36の導通・非導通を切換えてい
る。
The modulation voltage detection circuit 104 in the collector voltage control circuit 102 detects the modulation voltage Vs (equal to the emitter voltage VE of the modulation output transistor 27) and conducts the first switch means 36 based on the value of the modulation voltage Vs. -Non-conductivity is switched.

具体的には、変調出力Vsが所定電圧Vsxより低い時
(電圧入力端子21に印加される電圧の直流レベルを変え
ると、変調電圧Vsの大きさが変わり、それにより水平偏
向サイズを可変制御することができる)は第1のスイッ
チ手段36を導通させ、所定電圧Vsxより高い時は第1の
スイッチ手段36を非導通にしている。
Specifically, when the modulation output Vs is lower than the predetermined voltage Vsx (when the DC level of the voltage applied to the voltage input terminal 21 is changed, the magnitude of the modulation voltage Vs changes, thereby variably controlling the horizontal deflection size. The first switch means 36 is turned on, and when the voltage is higher than the predetermined voltage Vsx, the first switch means 36 is turned off.

この結果、変調電圧Vsが所定電圧Vsxより低い時、変
調出力トランジスタ27のコレクタ電圧VCは約0V(GND電
位)になり、変調電圧Vsが所定電圧Vsxより高い時、変
調出力トランジスタ27のコレクタ電圧VCは電流出力端
子38に接続された図示せざる電圧源等によって定まる電
位になる。
As a result, when the modulation voltage Vs is lower than the predetermined voltage Vsx, the collector voltage VC of the modulation output transistor 27 becomes about 0 V (GND potential), and when the modulation voltage Vs is higher than the predetermined voltage Vsx, the collector voltage of the modulation output transistor 27 VC has a potential determined by a voltage source (not shown) connected to the current output terminal 38.

この際、電流出力端子38に接続された電圧源は、垂直
偏向回路やビデオ回路等の電源として利用されている。
従って、電流出力端子38から出力される電流と同じ分、
上記電圧源の投入電流を減らすことができ、エネルギー
の有効利用をはかることができる。
At this time, the voltage source connected to the current output terminal 38 is used as a power source for a vertical deflection circuit, a video circuit, and the like.
Therefore, the same amount as the current output from the current output terminal 38,
The input current of the voltage source can be reduced, and energy can be effectively used.

以上の動作により、水平表示サイズ(水平偏向サイ
ズ)を変えた場合に問題となる変調出力トランジスタの
損失の増加を低減することができる。
With the above operation, it is possible to reduce an increase in loss of the modulation output transistor, which is a problem when the horizontal display size (horizontal deflection size) is changed.

次に第1図の実施例の効果を第2図、第3図を参照し
て説明する。
Next, the effects of the embodiment of FIG. 1 will be described with reference to FIGS.

第2図は、第1図に示した回路において、水平偏向コ
イル13に流れる水平偏向電流IDYと、変調出力トランジ
スタ27の動作電流(エミッタ・コレクタ間電流IEC)、
動作電圧(エミッタ電圧VE、コレクタ電圧VC)と、の
間の関係を示した特性図である。
FIG. 2 shows the horizontal deflection current IDY flowing through the horizontal deflection coil 13, the operating current of the modulation output transistor 27 (emitter-collector current IEC) in the circuit shown in FIG.
FIG. 5 is a characteristic diagram showing a relationship between operating voltages (emitter voltage VE and collector voltage VC).

第3図は、第1図に示した回路において、水平偏向コ
イル13に流れる水平偏向電流IDYと、変調出力トランジ
スタ27の損失PECと、の間の関係を示した特性図であ
る。
FIG. 3 is a characteristic diagram showing the relationship between the horizontal deflection current IDY flowing through the horizontal deflection coil 13 and the loss PEG of the modulation output transistor 27 in the circuit shown in FIG.

第1図,第2図,第3図中、IDYは水平偏向電流、V
E,VC,IECは、変調出力トランジスタ27のエミッタ電圧,
コレクタ電圧,エミッタ・コレクタ間電流、PECは変調
出力トランジスタ27の損失でPEC=IEC×(VE−VC)
と表わせる。
In FIGS. 1, 2 and 3, IDY is the horizontal deflection current, V
E, VC, IEC are the emitter voltage of the modulation output transistor 27,
Collector voltage, emitter-collector current, and PEC are losses of the modulation output transistor 27, and PEC = IEC × (VE−VC)
Can be expressed as

また、IDY=I1(水平表示サイズ小)の時のVE,VC,I
EC,PECをVE1,VC1,IEC1,P1と表わし、IDY=I2(水平表
示サイズ大)の時のVE,VC,IEC,PECをVE2,VC2,IEC2,P2
と表わし、IDY=IX(IDYがI1とI2の間)の時のVEを
VEXと表わす。
VE, VC, I when IDY = I1 (horizontal display size is small)
EC, PEC are expressed as VE1, VC1, IEC1, P1, and VE, VC, IEC, PEC when IDY = I2 (large horizontal display size) is VE2, VC2, IEC2, P2.
And VE when IDY = IX (IDY is between I1 and I2) is represented as VEX.

第2図に示すように、IDYを増加させる場合、VE
(変調電圧Vsと等しいものであることは先にも述べた)
は小さく、IECは大きくなる。この際、従来技術の場合
のように、変調出力トランジスタ27のコレクタが常に接
地されている場合、PECは第3図の実線で示されるよう
に変化する。つまり、IDY=I1(水平表示サイズ小)の
時、損失PECが大きくなる。
As shown in FIG. 2, when increasing IDY, VE
(It was mentioned earlier that it is equal to the modulation voltage Vs)
Is small and the IEC is large. At this time, if the collector of the modulation output transistor 27 is always grounded, as in the case of the prior art, the PAC changes as shown by the solid line in FIG. In other words, when IDY = I1 (small horizontal display size), the loss PEC increases.

これに対して、第1図に示された回路では、IDY=I
X(VE=VEX,つまりVs=Vsxのとき)の時、コレクタ
電圧VCを第1のスイッチ手段36を導通させることによ
り、VC1(電流出力端子38に接続された(図示せざる)
電圧源によって定まる電位)からVC2(≒0V)に切換え
ている。従って、IDY>IXの時には、PEC=IEC×
(VE−VC2)、IDY<IXの時には、PEC=IEC×(V
E−VC1)となる。この結果、IDY<IXにおける損失P
ECは、第3図の一点鎖線で示されたようになり、IDY=
I1の時の損失PECはP1′となる。よって、従来技術によ
る場合より、損失PECを低減できる。
On the other hand, in the circuit shown in FIG. 1, IDY = I
At the time of X (when VE = VEX, that is, when Vs = Vsx), the collector voltage VC is connected to the current output terminal 38 by connecting the first switch means 36 (not shown).
The voltage is switched from the potential determined by the voltage source to VC2 (≒ 0 V). Therefore, when IDY> IX, PEC = IEC ×
(VE−VC2), if IDY <IX, then PEC = IEC × (V
E−VC1). As a result, the loss P at IDY <IX
EC becomes as shown by the dashed line in FIG. 3, and IDY =
The loss PEC at the time of I1 is P1 '. Therefore, the loss PEC can be reduced as compared with the case of the related art.

以上説明したように、第1図に示した第1の発明の第
1の実施例を用いれば、水平表示サイズを変化させた際
(水平表示サイズを小さくした際)に問題になる変調出
力トランジスタ27における損失の増加を低減することが
できる。
As described above, if the first embodiment of the first invention shown in FIG. 1 is used, the modulation output transistor which causes a problem when the horizontal display size is changed (when the horizontal display size is reduced) is used. The increase in loss at 27 can be reduced.

第4図は、第1の発明の第2の実施例の要部を示す回
路図であり、ここでは水平偏向電流制御回路のみを示す
(水平偏向ドライブ回路,水平偏向出力回路については
第1図と同様である)。
FIG. 4 is a circuit diagram showing a main part of the second embodiment of the first invention. Here, only the horizontal deflection current control circuit is shown (the horizontal deflection drive circuit and the horizontal deflection output circuit are shown in FIG. 1). And the same.)

第4図中、40は鋸歯状波電圧入力端子、42はトランジ
スタ、47は第2のスイッチ手段、43はツェナダイオー
ド、44は抵抗、45は演算増幅回路、46はコンパレータ、
48は第2の一方向性スイッチ手段、50はダイオード、49
はチョークコイルである。
In FIG. 4, 40 is a sawtooth voltage input terminal, 42 is a transistor, 47 is a second switch means, 43 is a Zener diode, 44 is a resistor, 45 is an operational amplifier circuit, 46 is a comparator,
48 is a second unidirectional switch means, 50 is a diode, 49
Is a choke coil.

また、第4図中、コレクタ電圧制御回路102は、演算
増幅回路45、コンパレータ46、第2のスイッチ手段47、
第2の一方向性スイッチ手段48、チョークコイル49によ
って構成される。
4, a collector voltage control circuit 102 includes an operational amplifier circuit 45, a comparator 46, a second switch 47,
The second unidirectional switch means 48 is constituted by a choke coil 49.

以下、第4図に示した水平偏向電流制御回路の動作を
説明する。第4図に示した回路では、垂直パラボラ波電
圧入力端子21から入力される垂直パラボラ波電圧をトラ
ンジスタ22で反転増幅した後に、トランジスタ42で電流
増幅し、ダイオード24,トランジスタ25を介して変調出
力トランジスタ27のベースへ入力している。
Hereinafter, the operation of the horizontal deflection current control circuit shown in FIG. 4 will be described. In the circuit shown in FIG. 4, after the vertical parabolic wave voltage input from the vertical parabolic wave voltage input terminal 21 is inverted and amplified by the transistor 22, the current is amplified by the transistor 42, and the modulation output is outputted through the diode 24 and the transistor 25. Input to the base of transistor 27.

一方、第4図中のコレクタ電圧制御回路102は、パル
ス幅変調回路を形成しており、変調出力トランジスタ27
のベース・コレクタ間電圧がほぼ一定(このベース・コ
レクタ間電圧は、ツェナダイオード43によって定まる)
になるように、コレクタ電圧VCを制御している。
On the other hand, the collector voltage control circuit 102 in FIG. 4 forms a pulse width modulation circuit, and the modulation output transistor 27
The base-collector voltage is almost constant (this base-collector voltage is determined by the Zener diode 43)
The collector voltage VC is controlled so that

この結果、水平表示サイズの違いによって変調出力ト
ランジスタ27のエミッタ電圧VE(変調電圧Vs)が変化
しても、エミッタ・コレクタ間電圧(VE−VC)をほぼ
一定に保つことができる。従って、第4図に示した第1
の発明の第2の実施例を用いた場合でも、水平表示サイ
ズの違いによる変調出力トランジスタ27の損失の増加を
低減することができる。
As a result, even if the emitter voltage VE (modulation voltage Vs) of the modulation output transistor 27 changes due to a difference in the horizontal display size, the emitter-collector voltage (VE-VC) can be kept substantially constant. Accordingly, the first type shown in FIG.
Even when the second embodiment of the present invention is used, it is possible to reduce an increase in loss of the modulation output transistor 27 due to a difference in horizontal display size.

次に、第5図を用いて、第1の発明の第3の実施例を
説明する。第5図は、第1の発明の第3の実施例につい
ての水平偏向電流制御回路のみを示したものであり,水
平偏向ドライブ回路,水平偏向出力回路については、第
1図におけるものと同様である。
Next, a third embodiment of the first invention will be described with reference to FIG. FIG. 5 shows only the horizontal deflection current control circuit according to the third embodiment of the first invention. The horizontal deflection drive circuit and the horizontal deflection output circuit are the same as those in FIG. is there.

第5図中、51,55,59はトランジスタ、52,53,57は抵
抗、54はツェナダイオード、56,58はダイオード、80は
第3のスイッチ手段、81は第3の一方向性スイッチ手
段、106はエミッタ・コレクタ間電圧検出回路、であ
る。
5, 51, 55 and 59 are transistors, 52, 53 and 57 are resistors, 54 is a Zener diode, 56 and 58 are diodes, 80 is third switch means, and 81 is third unidirectional switch means. And 106, an emitter-collector voltage detection circuit.

なお、本実施例では、トランジスタ51、第3のスイッ
チ手段80には高速スイッチング性能の勝れたパワーMOSF
ETを用いているが、バイポーラトランジスタ等を用いて
もよい。
In this embodiment, the transistor 51 and the third switch means 80 are provided with a power MOSF having excellent high-speed switching performance.
Although ET is used, a bipolar transistor or the like may be used.

第5図中、エミッタ・コレクタ間電圧検出回路106
は、トランジスタ51,55,59、抵抗52,53,57、ツェナダイ
オード54、ダイオード56,58によって構成され、コレク
タ電圧制御回路102は、上記エミッタ・コレクタ間電圧
検出回路106、第3のスイッチ手段80、第3の一方向性
スイッチ手段81、チョークコイル49によって構成され
る。
In FIG. 5, an emitter-collector voltage detection circuit 106 is shown.
Is constituted by transistors 51, 55, 59, resistors 52, 53, 57, a Zener diode 54, and diodes 56, 58. The collector voltage control circuit 102 includes the emitter-collector voltage detection circuit 106, 80, a third one-way switch means 81, and a choke coil 49.

以下、第5図に示した水平偏向電流制御回路の動作を
説明する。
Hereinafter, the operation of the horizontal deflection current control circuit shown in FIG. 5 will be described.

第5図に示した回路では、第4図に示した第1の発明
の第2の実施例と同様、水平表示サイズの違いにより、
変調出力トランジスタ27のエミッタ電圧VEが変化した
場合でも、そのエミッタ・コレクタ間電圧(VE−VC)
が常に一定(このエミッタ・コレクタ間電圧は、トラン
ジスタ51のゲート・ソース間のスレッシュホールド電圧
によって定まる)になるように、コレクタ電圧VCを制
御している。
In the circuit shown in FIG. 5, similar to the second embodiment of the first invention shown in FIG.
Even if the emitter voltage VE of the modulation output transistor 27 changes, its emitter-collector voltage (VE-VC)
Is constant (this emitter-collector voltage is determined by the gate-source threshold voltage of the transistor 51).

具体的には、変調出力トランジスタ27のエミッタ・コ
レクタ間電圧(VE−VC)が、上記トランジスタ51のゲ
ート・ソース間のスレッシュホールド電圧によって定ま
る所定電圧より小さい場合、トランジスタ51は非導通と
なる。従って、トランジスタ55が非導通、トランジスタ
59が導通となり、第3のスイッチ手段80は導通する。こ
のため、コレクタ電圧VCは低くなる。
Specifically, when the emitter-collector voltage (VE-VC) of the modulation output transistor 27 is smaller than a predetermined voltage determined by the gate-source threshold voltage of the transistor 51, the transistor 51 is turned off. Therefore, transistor 55 is non-conductive, transistor
59 becomes conductive, and the third switch means 80 becomes conductive. For this reason, the collector voltage VC decreases.

これとは反対に、変調出力トランジスタ27のエミッタ
・コレクタ電圧(VE−VC)が上記所定電圧より大きい
場合、トランジスタ51は導通する。従って、トランジス
タ55が導通し、トランジスタ59,第3のスイッチ手段80
は非導通となるため、コレクタ電圧VCは上昇する。
Conversely, if the emitter-collector voltage (VE-VC) of modulation output transistor 27 is greater than the predetermined voltage, transistor 51 conducts. Therefore, the transistor 55 is turned on, and the transistor 59 and the third switch means 80
Is turned off, the collector voltage VC rises.

このような動作の繰り返しにより、変調出力トランジ
スタ27のエミッタ・コレクタ間電圧(VE−VC)は、ほ
ぼ一定に保たれる。よって、第5図に示した回路を用い
た場合でも、前記第1の発明の第2の実施例と同様の効
果をあげることができる。
By repeating such an operation, the emitter-collector voltage (VE-VC) of the modulation output transistor 27 is kept substantially constant. Therefore, even when the circuit shown in FIG. 5 is used, the same effect as that of the second embodiment of the first invention can be obtained.

次に、第6図を用いて、第2の発明の実施例を説明す
る。なお、第6図は、水平偏向電流制御回路のみを示し
たものであり、水平偏向ドライブ回路、水平偏向出力回
路については、第1図のそれと同様である。第6図中、
60は負電源入力端子、61は抵抗、62はコンデンサであ
る。
Next, an embodiment of the second invention will be described with reference to FIG. FIG. 6 shows only the horizontal deflection current control circuit, and the horizontal deflection drive circuit and the horizontal deflection output circuit are the same as those in FIG. In FIG.
60 is a negative power input terminal, 61 is a resistor, and 62 is a capacitor.

第6図において、演算増幅回路45、コンパレータ46、
変調出力トランジスタ27、ダイオード41、抵抗61、コン
デンサ62はパルス幅変調回路を形成しており、変調出力
トランジスタ27がスイッチング動作を行っている点が、
前記第1の発明の実施例と異っている。
In FIG. 6, an operational amplifier circuit 45, a comparator 46,
The point that the modulation output transistor 27, the diode 41, the resistor 61, and the capacitor 62 form a pulse width modulation circuit, and the modulation output transistor 27 performs a switching operation,
This is different from the first embodiment of the present invention.

以下、第6図に示した第2の発明の実施例の特徴を従
来のパルス幅変調回路(特開昭52−89024号公報)を用
いた場合と比較して説明する。
Hereinafter, the features of the embodiment of the second invention shown in FIG. 6 will be described in comparison with a case where a conventional pulse width modulation circuit (Japanese Patent Laid-Open No. 52-89024) is used.

第6図に示した回路では、負電源入力端子60に接続さ
れた図示せざる負電源の働きにより、変調出力トランジ
スタ27の出力電圧VP(矩形波)の最低電圧を負電圧に
することができる。この結果、水平偏向出力回路へ供給
する変調電圧Vsは、前記第2の従来例(特開昭52−8902
4号公報)を用いた際に生ずる最小設定パルス幅(デュ
ーティ約10%)によって定まる無効電圧が発生している
場合でも、ほぼ、0Vまで下げることができる。従って、
前記第2の従来例(特開昭52−89024号公報)を用いた
際に問題となる最大水平表示サイズの減少を防止するこ
とができる。
In the circuit shown in FIG. 6, the lowest voltage of the output voltage VP (rectangular wave) of the modulation output transistor 27 can be made negative by the operation of the negative power supply (not shown) connected to the negative power supply input terminal 60. . As a result, the modulation voltage Vs supplied to the horizontal deflection output circuit is equal to the second conventional example (Japanese Patent Laid-Open No. 52-8902).
However, even when an invalid voltage determined by the minimum set pulse width (duty of about 10%) generated when using the method described in Japanese Patent Application Laid-Open No. H10-209, the voltage can be reduced to almost 0V. Therefore,
It is possible to prevent a decrease in the maximum horizontal display size, which is a problem when the second conventional example (Japanese Patent Laid-Open No. 52-89024) is used.

次に、第7図を用いて、第1の発明の第1の実施例の
変形実施例について説明する。第7図中、64は電源入力
端子、65は高圧安定化回路、66,67は高圧分割抵抗、68,
70,71は抵抗、69,72はトランジスタ、73は高圧安定化回
路65の出力電圧入力端子、105はレベルシフト回路であ
り、これらを付加した点が第1図に示した第1の発明の
第1の実施例と異なる。
Next, a modified embodiment of the first embodiment of the first invention will be described with reference to FIG. In FIG. 7, 64 is a power input terminal, 65 is a high voltage stabilizing circuit, 66 and 67 are high voltage dividing resistors, 68 and
70 and 71 are resistors, 69 and 72 are transistors, 73 is an output voltage input terminal of the high-voltage stabilization circuit 65, and 105 is a level shift circuit. The addition of these elements is a feature of the first invention shown in FIG. This is different from the first embodiment.

第7図中の高圧安定化回路65では、高圧出力端子19で
発生する高圧が常に一定になるようにその出力電圧EB
を制御している。また、トランジスタ69,72、抵抗68,7
0,71,23はレベルシフト回路105を形成しており、前記高
圧安定化回路65の出力電圧EBの変動分ΔEBはレベルシ
フトされ、トランジスタ22を介して伝達される垂直パラ
ボラ波電圧に重畳される。
In the high voltage stabilizing circuit 65 in FIG. 7, the output voltage EB is set so that the high voltage generated at the high voltage output terminal 19 is always constant.
Is controlling. Also, transistors 69 and 72, resistors 68 and 7
Numerals 0, 71, and 23 form a level shift circuit 105. The variation ΔEB of the output voltage EB of the high-voltage stabilization circuit 65 is level-shifted and superimposed on the vertical parabolic wave voltage transmitted through the transistor 22. You.

この結果、変調電圧Vsには前記高圧安定化回路65の出
力電圧EBの変動分ΔEBが重畳される。従って、高圧安
定化回路65の出力電圧EBの変化にかかわらず、水平偏
向コイル13にかかる電圧(EB−Vs)は一定に保たれ、
水平偏向コイル13に流れる水平偏向電流IDYも一定に保
つことができる。
As a result, the variation ΔEB of the output voltage EB of the high voltage stabilization circuit 65 is superimposed on the modulation voltage Vs. Therefore, regardless of the change in the output voltage EB of the high-voltage stabilization circuit 65, the voltage (EB−Vs) applied to the horizontal deflection coil 13 is kept constant,
The horizontal deflection current IDY flowing through the horizontal deflection coil 13 can also be kept constant.

このような高圧安定化回路65と前記レベルシフト回路
105の働きにより、ビーム電流(高圧出力端子19から出
力される電流)が変化した場合でも、高圧や画面サイズ
の変動が少ない高画質な映像を提供することができる。
なお、第7図中の水平偏向電流制御回路103の動作やコ
レクタ電圧制御回路102の効果については、第1図に示
した第1の発明の第1の実施例と同様である。
Such a high voltage stabilizing circuit 65 and the level shift circuit
By the function of 105, even when the beam current (the current output from the high-voltage output terminal 19) changes, it is possible to provide a high-quality image with little change in the high voltage and the screen size.
The operation of the horizontal deflection current control circuit 103 and the effect of the collector voltage control circuit 102 in FIG. 7 are the same as in the first embodiment of the first invention shown in FIG.

第8図,第9図,第10図は、それぞれ第1の発明の第
2の実施例,第1の発明の第3の実施例,第2の発明の
実施例の変形実施例を示しており(各図とも、水平偏向
電流制御回路のみについて示しており、他の回路は高圧
安定化回路65の接続を含めて第7図のそれと同様であ
る)、第7図に示した変形実施例と同様、レベルシフト
回路105を付加した点が第4図,第5図,第6図に示し
た各実施例と異なる。各変形実施例とも水平偏向電流制
御回路の動作やコレクタ電圧制御回路の効果について
は、第4図,第5図,第6図に示した実施例と同様であ
る。
FIGS. 8, 9, and 10 show a second embodiment of the first invention, a third embodiment of the first invention, and a modified embodiment of the second embodiment, respectively. (Each figure shows only the horizontal deflection current control circuit, and the other circuits are the same as those in FIG. 7 including the connection of the high-voltage stabilization circuit 65), and the modified embodiment shown in FIG. Similarly to the first embodiment, the point that a level shift circuit 105 is added is different from the embodiments shown in FIGS. 4, 5 and 6. In each modified embodiment, the operation of the horizontal deflection current control circuit and the effect of the collector voltage control circuit are the same as those of the embodiment shown in FIGS. 4, 5, and 6.

〔発明の効果〕〔The invention's effect〕

前記第1の発明によれば、変調出力トランジスタをリ
ニア動作(A級動作)させた従来回路において、水平表
示サイズを変化させた際(水平表示サイズを小さくした
際)に問題となる変調出力トランジスタの損失の増加を
抑えることができる。
According to the first aspect, in the conventional circuit in which the modulation output transistor is operated linearly (class A operation), the modulation output transistor causes a problem when the horizontal display size is changed (when the horizontal display size is reduced). Increase in the loss of the battery can be suppressed.

また、前記第2の発明によれば、変調出力トランジス
タをスイッチング動作させるパルス幅変調方式の水平偏
向電流制御回路を用いた際に問題となる最大水平表示サ
イズの減少を防止することができる。
Further, according to the second aspect, it is possible to prevent a reduction in the maximum horizontal display size, which is a problem when using a pulse width modulation type horizontal deflection current control circuit that performs a switching operation of a modulation output transistor.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本願に係る第1の発明の一実施例を示す回路
図、第2図は水平偏向電流IDYと変調出力トランジスタ
の動作電流、動作電圧との間の関係を示した特性図、第
3図は水平偏向電流IDYと変調出力トランジスタの損失
PECとの間の関係を示した特性図、第4図、第5図はそ
れぞれ本願に係る第1の発明の他の実施例の要部を示す
回路図、第6図は本願に係る第2の発明の一実施例の要
部を示す回路図、第7図は本願に係る第1の発明の変形
実施例を示す回路図、第8図、第9図はそれぞれ本願に
係る第1の発明の他の変形実施例の要部を示す回路図、
第10図は本願に係る第2の発明の変形実施例の要部を示
す回路図、第11図は水平偏向回路の従来例を示す回路
図、である。 符号の説明 1……ドライブパルス入力端子、21……垂直パラボラ波
電圧入力端子、27……変調出力トランジスタ、100……
水平偏向ドライブ回路、101……水平偏向出力回路、102
……コレクタ電圧制御回路、103……水平偏向電流制御
回路、104……変調電圧検出回路、40……鋸歯状波電圧
入力端子、60……負電源入力端子、65……高圧安定化回
路、105……レベルシフト回路、106……エミッタ・コレ
クタ間電圧検出回路
FIG. 1 is a circuit diagram showing one embodiment of the first invention according to the present application, FIG. 2 is a characteristic diagram showing a relationship between a horizontal deflection current IDY and an operating current and an operating voltage of a modulation output transistor. FIG. 3 is a characteristic diagram showing the relationship between the horizontal deflection current IDY and the loss PEC of the modulation output transistor, and FIGS. 4 and 5 show the main parts of another embodiment of the first invention according to the present application. FIG. 6 is a circuit diagram showing a main part of one embodiment of the second invention according to the present invention, FIG. 7 is a circuit diagram showing a modified embodiment of the first invention according to the present invention, FIG. FIG. 9 is a circuit diagram showing a main part of another modified embodiment of the first invention according to the present application,
FIG. 10 is a circuit diagram showing a main part of a modified embodiment of the second invention according to the present application, and FIG. 11 is a circuit diagram showing a conventional example of a horizontal deflection circuit. Explanation of reference numerals 1 ... Drive pulse input terminal, 21 ... Vertical parabolic wave voltage input terminal, 27 ... Modulation output transistor, 100 ...
Horizontal deflection drive circuit, 101 Horizontal deflection output circuit, 102
…… collector voltage control circuit, 103 …… horizontal deflection current control circuit, 104 …… modulation voltage detection circuit, 40 …… sawtooth voltage input terminal, 60 …… negative power supply input terminal, 65 …… high voltage stabilization circuit, 105: Level shift circuit, 106: Emitter-collector voltage detection circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大沢 通孝 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所家電研究所内 (72)発明者 渡並 克彦 神奈川県横浜市戸塚区吉田町292番地 日立ビデオエンジニアリング株式会社内 (56)参考文献 特開 昭52−89024(JP,A) 特開 昭63−50266(JP,A) 実開 平2−16661(JP,U) ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Michitaka Osawa 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside the Home Appliances Research Laboratory, Hitachi, Ltd. Within Video Engineering Co., Ltd. (56) References JP-A-52-89024 (JP, A) JP-A-63-50266 (JP, A)

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ダンパダイオード(9)のカソード端子
と、第1の共振コンデンサ(11)の一端と、水平偏向コ
イル(13)と第1の走査コンデンサ(14)の直列接続か
ら成る第1の共振回路(13,14)の一端と、フライバッ
クトランス(17)の入力側巻線の一端と、を水平出力ト
ランジスタ(8)のコレクタ端子に接続すると共に、 前記ダンパダイオード(9)のアノード端子と、前記第
1の共振コンデンサ(11)の他端と、前記第1の共振回
路(13,14)の他端と、を共通接続点Kに共通接続し、 変調ダイオード(10)のカソード端子と、第2の共振コ
ンデンサ(12)の一端と、変調コイル(15)と第2の走
査コンデンサ(16)の直列接続から成る第2の共振回路
(15,16)の一端と、を前記共通接続点Kに接続し、 前記変調ダイオード(10)のアノード端子と、前記第2
の共振コンデンサ(12)の他端と、前記第2の共振回路
(15,16)の他端と、をすべて接地し、前記第2の走査
コンデンサ(16)の両端間電圧Vsを水平偏向電流制御回
路によって制御することにより、前記水平偏向コイル
(13)に流れる電流の大きさを制御して水平偏向サイズ
を可変制御するようにした水平偏向回路において、 前記水平偏向電流制御回路が、水平偏向電流制御信号が
入力されるとこれを増幅して前記電圧Vsとしてそのエミ
ッタ端子から出力する変調出力トランジスタ(27)と、
前記電圧Vsを検出しそれに応じて前記変調出力トランジ
スタ(27)のコレクタ電圧を制御して該トランジスタ
(27)の損失を軽減させるコレクタ電圧制御回路と、か
ら成ることを特徴とする水平偏向回路。
1. A first terminal comprising a cathode terminal of a damper diode (9), one end of a first resonance capacitor (11), and a series connection of a horizontal deflection coil (13) and a first scanning capacitor (14). One end of the resonance circuit (13, 14) and one end of the input winding of the flyback transformer (17) are connected to the collector terminal of the horizontal output transistor (8), and the anode terminal of the damper diode (9). And the other end of the first resonance capacitor (11) and the other end of the first resonance circuit (13, 14) are commonly connected to a common connection point K, and a cathode terminal of the modulation diode (10) And one end of a second resonance capacitor (12) and one end of a second resonance circuit (15, 16) composed of a modulation coil (15) and a second scanning capacitor (16) connected in series. Connected to the connection point K, the anode of the modulation diode (10) And children, the second
The other end of the resonance capacitor (12) and the other end of the second resonance circuit (15, 16) are all grounded, and the voltage Vs across the second scanning capacitor (16) is applied to the horizontal deflection current. A horizontal deflection circuit in which a horizontal deflection size is variably controlled by controlling a magnitude of a current flowing through the horizontal deflection coil (13) by controlling by a control circuit. A modulation output transistor (27) that amplifies the current control signal when it is input and outputs the amplified voltage as the voltage Vs from its emitter terminal;
A collector voltage control circuit for detecting the voltage Vs and controlling the collector voltage of the modulation output transistor (27) accordingly to reduce the loss of the transistor (27).
【請求項2】請求項1に記載の水平偏向回路において、
前記コレクタ電圧制御回路が、前記電圧Vsを検出して出
力する変調電圧検出回路(104)と、制御端子が前記変
調電圧検出回路(104)の出力側に接続され出力端子が
前記変調出力トランジスタ(27)のコレクタに接続され
ていて、前記変調電圧検出回路(104)の出力に応じて
オン、オフ・スイッチングする第1のスイッチ手段(3
6)と、一端が前記変調出力トランジスタ(27)のコレ
クタに接続され他端が定電圧源に接続されていて、前記
第1のスイッチ手段(36)がオフしたときスイッチし
て、前記変調出力トランジスタ(27)のコレクタ電圧を
前記定電圧源によって定まる電位ならしめる第1の一方
向性スイッチ手段(37)と、から成ることを特徴とする
水平偏向回路。
2. The horizontal deflection circuit according to claim 1, wherein
A modulation voltage detection circuit (104) for detecting and outputting the voltage Vs, a control terminal connected to an output side of the modulation voltage detection circuit (104), and an output terminal connected to the modulation output transistor ( 27) a first switch means (3) connected to the collector of the modulation voltage detection circuit (104) and turned on and off according to the output of the modulation voltage detection circuit (104).
6) and one end is connected to the collector of the modulation output transistor (27) and the other end is connected to a constant voltage source, and switches when the first switch means (36) is turned off, and outputs the modulation output. A first unidirectional switch means (37) for setting a collector voltage of the transistor (27) to a potential determined by the constant voltage source.
【請求項3】請求項1に記載の水平偏向回路において、
前記コレクタ電圧制御回路が、前記変調出力トランジス
タ(27)のコレクタ電圧を検出して基準電圧と比較しそ
の誤差電圧を増幅して出力する差動増幅回路(45)と、
鋸波状波電圧と前記差動増幅回路(45)の出力とを入力
され両者を比較して矩形波出力を出力するコンパレータ
(46)と、制御端子が前記コンパレータ(46)の出力側
に接続され出力端子がチョークコイル(49)を介して前
記変調出力トランジスタ(27)のコレクタに接続されて
いて、前記コンパレータ(46)からの矩形波出力に応じ
てオン、オフ・スイッチングする第2のスイッチ手段
(47)と、一端が前記第2のスイッチ手段(47)の出力
側に接続され他端が定電圧源に接続されていて、前記第
2のスイッチ手段(47)がオフしたときスイッチして、
前記変調出力トランジスタ(27)のコレクタ電圧を前記
定電圧源によって定まる電位ならしめる第2の一方向性
スイッチ手段(48)と、から成り、前記変調出力トラン
ジスタ(27)のベース・コレクタ間電圧をほぼ一定に制
御することを特徴とする水平偏向回路。
3. The horizontal deflection circuit according to claim 1, wherein
A differential amplifier circuit (45) for detecting the collector voltage of the modulation output transistor (27), comparing the detected voltage with a reference voltage, amplifying the error voltage thereof, and outputting the error voltage;
A comparator (46) that receives the sawtooth voltage and the output of the differential amplifier circuit (45) and compares the two to output a rectangular wave output; and a control terminal connected to the output side of the comparator (46). An output terminal connected to the collector of the modulation output transistor (27) via a choke coil (49), and a second switch means for switching on and off in response to a rectangular wave output from the comparator (46) (47), one end is connected to the output side of the second switch means (47) and the other end is connected to a constant voltage source, and switches when the second switch means (47) is turned off. ,
And a second unidirectional switch means (48) for making the collector voltage of the modulation output transistor (27) equal to the potential determined by the constant voltage source. The base-collector voltage of the modulation output transistor (27) is A horizontal deflection circuit characterized by being controlled substantially constant.
【請求項4】請求項1に記載の水平偏向回路において、
前記コレクタ電圧制御回路が、前記変調出力トランジス
タ(27)のエミッタ・コレクタ間電圧を検出して出力す
るエミッタ・コレクタ間電圧検出回路(106)と、制御
端子が該エミッタ・コレクタ間電圧検出回路(106)の
出力側に接続され出力端子がチョークコイル(49)を介
して前記変調出力トランジスタ(27)のコレクタに接続
されていて、前記エミッタ・コレクタ間電圧が或る所定
値以下であると導通し該所定値を超えると非導通とな
り、導通したときはそれによって前記変調出力トランジ
スタ(27)のコレクタ電圧を低くする第3のスイッチ手
段(80)と、一端が前記第3のスイッチ手段(80)の出
力端子に接続され他端が定電圧源に接続されていて、前
記第3のスイッチ手段(80)が非導通であるときスイッ
チして、前記変調出力トランジスタ(27)のコレクタ電
圧を前記定電圧源によって定まる電位ならしめる第3の
一方向性スイッチ手段(81)と、から成り、前記変調出
力トランジスタ(27)のベース・コレクタ間電圧をほぼ
一定に制御することを特徴とする水平偏向回路。
4. The horizontal deflection circuit according to claim 1, wherein
An emitter-collector voltage detection circuit (106) for detecting and outputting an emitter-collector voltage of the modulation output transistor (27), and a control terminal connected to the emitter-collector voltage detection circuit ( 106), the output terminal of which is connected to the collector of the modulation output transistor (27) via a choke coil (49), and becomes conductive when the emitter-collector voltage is lower than a certain predetermined value. When the voltage exceeds the predetermined value, the switch is turned off, and when the switch is turned on, the third switch means (80) for lowering the collector voltage of the modulation output transistor (27) and one end of the third switch means (80). ) Is connected to the output terminal and the other end is connected to a constant voltage source, and switches when the third switch means (80) is non-conductive, thereby switching the modulated output transformer. Third unidirectional switch means (81) for making the collector voltage of the star (27) equal to the potential determined by the constant voltage source. The base-collector voltage of the modulation output transistor (27) is made substantially constant. A horizontal deflection circuit characterized by controlling.
【請求項5】ダンパダイオード(9)のカソード端子
と、第1の共振コンデンサ(11)の一端と、水平偏向コ
イル(13)と第1の走査コンデンサ(14)の直列接続か
ら成る第1の共振回路(13,14)の一端と、フライバッ
クトランス(17)の入力側巻線の一端と、を水平出力ト
ランジスタ(8)のコレクタ端子に接続すると共に、 前記ダンパダイオード(9)のアノード端子と、前記第
1の共振コンデンサ(11)の他端と、前記第1の共振回
路(13,14)の他端と、を共通接続点Kに共通接続し、 変調ダイオード(10)のカソード端子と、第2の共振コ
ンデンサ(12)の一端と、変調コイル(15)と第2の走
査コンデンサ(16)の直列接続から成る第2の共振回路
(15,16)の一端と、を前記共通接続点Kに接続し、 前記変調ダイオード(10)のアノード端子と、前記第2
の共振コンデンサ(12)の他端と、前記第2の共振回路
(15,16)の他端と、をすべて接地し、前記第2の走査
コンデンサ(16)の両端間電圧Vsを水平偏向電流制御回
路によって制御することにより、前記水平偏向コイル
(13)に流れる電流の大きさを制御して水平偏向サイズ
を可変制御するようにした水平偏向回路において、 前記水平偏向電流制御回路は、スイッチング動作を行い
そのコレクタ端子からチョークコイル(49)を介して前
記電圧Vsを供給する変調出力トランジスタ(27)と、該
変調出力トランジスタ(27)のコレクタ電圧と水平偏向
電流制御電圧とを比較しその誤差電圧を増幅して出力す
る差動増幅回路(45)と、鋸波状波電圧と前記差動増幅
回路(45)の出力とを入力され両者を比較して矩形波出
力を出力するコンパレータ(46)と、ベース端子が前記
コンパレータ(46)の出力側に接続されていて、 該コンパレータ(46)からの矩形波出力に応じてオン、
オフ・スイッチングし、オンのときはそのエミッタ端子
に接続された負電源から負電位を前記電圧Vsとしてその
コレクタ端子から供給する前記変調出力トランジスタ
(27)と、一端が前記変調出力トランジスタ(27)のコ
レクタに接続され他端が定電圧源に接続されていて、前
記変調出力トランジスタ(27)がオフしたときスイッチ
して、前記変調出力トランジスタ(27)のコレクタ端子
から供給される前記電圧Vsを前記定電圧源によって定ま
る電位ならしめる一方向性スイッチ手段(41)と、から
成ることを特徴とする水平偏向回路。
5. A first terminal comprising a cathode terminal of a damper diode (9), one end of a first resonance capacitor (11), and a series connection of a horizontal deflection coil (13) and a first scanning capacitor (14). One end of the resonance circuit (13, 14) and one end of the input winding of the flyback transformer (17) are connected to the collector terminal of the horizontal output transistor (8), and the anode terminal of the damper diode (9). And the other end of the first resonance capacitor (11) and the other end of the first resonance circuit (13, 14) are commonly connected to a common connection point K, and a cathode terminal of the modulation diode (10) And one end of a second resonance capacitor (12) and one end of a second resonance circuit (15, 16) composed of a modulation coil (15) and a second scanning capacitor (16) connected in series. Connected to the connection point K, the anode of the modulation diode (10) And children, the second
The other end of the resonance capacitor (12) and the other end of the second resonance circuit (15, 16) are all grounded, and the voltage Vs across the second scanning capacitor (16) is applied to the horizontal deflection current. A horizontal deflection circuit in which a horizontal deflection size is variably controlled by controlling a magnitude of a current flowing through the horizontal deflection coil (13) by being controlled by a control circuit. A modulation output transistor (27) that supplies the voltage Vs from its collector terminal via a choke coil (49), and a collector voltage of the modulation output transistor (27) and a horizontal deflection current control voltage are compared with each other. A differential amplifying circuit (45) for amplifying and outputting a voltage; and a comparator (46) for receiving a sawtooth wave voltage and the output of the differential amplifying circuit (45), comparing the two, and outputting a rectangular wave output. When A base terminal is connected to an output side of the comparator (46), and is turned on in response to a rectangular wave output from the comparator (46);
The modulation output transistor (27) that switches off and supplies a negative potential from the collector terminal as the voltage Vs from a negative power supply connected to the emitter terminal of the modulation output transistor when the transistor is on, and one end of the modulation output transistor (27). And the other end thereof is connected to a constant voltage source, and switches when the modulation output transistor (27) is turned off to switch the voltage Vs supplied from the collector terminal of the modulation output transistor (27). A one-way switch means (41) for adjusting a potential determined by the constant voltage source.
【請求項6】請求項1に記載の水平偏向回路において、
前記フライバックトランス(17)の入力側巻線の他端に
接続され、該フライバックトランス(17)から供給され
る出力電圧が一定になるように、該フライバックトラン
ス(17)の入力側巻線に供給される電源電圧を制御する
高圧安定化回路(65)と、該高圧安定化回路(65)の電
源電圧制御に基づく電圧変動分を検出するとこれを前記
水平偏向電流制御信号に加算して前記変調出力トランジ
スタ(27)に入力するレベルシフト回路(105)と、を
更に具備したことを特徴とする水平偏向回路。
6. The horizontal deflection circuit according to claim 1, wherein:
The input winding of the flyback transformer (17) is connected to the other end of the input winding of the flyback transformer (17) so that the output voltage supplied from the flyback transformer (17) is constant. A high-voltage stabilizing circuit (65) for controlling the power supply voltage supplied to the line, and detecting a voltage fluctuation based on the power supply voltage control of the high-voltage stabilizing circuit (65), and adding this to the horizontal deflection current control signal. A level shift circuit (105) for inputting to the modulation output transistor (27).
【請求項7】請求項2に記載の水平偏向回路において、
前記フライバックトランス(17)の入力側巻線の他端に
接続され、該フライバックトランス(17)から供給され
る出力電圧が一定になるように、該フライバックトラン
ス(17)の入力側巻線に供給される電源電圧を制御する
高圧安定化回路(65)と、該高圧安定化回路(65)の電
源電圧制御に基づく電圧変動分を検出するとこれを前記
水平偏向電流制御信号に加算して前記変調出力トランジ
スタ(27)に入力するレベルシフト回路(105)と、を
更に具備したことを特徴とする水平偏向回路。
7. The horizontal deflection circuit according to claim 2, wherein
The input winding of the flyback transformer (17) is connected to the other end of the input winding of the flyback transformer (17) so that the output voltage supplied from the flyback transformer (17) is constant. A high-voltage stabilizing circuit (65) for controlling the power supply voltage supplied to the line, and detecting a voltage fluctuation based on the power supply voltage control of the high-voltage stabilizing circuit (65), and adding this to the horizontal deflection current control signal. A level shift circuit (105) for inputting to the modulation output transistor (27).
【請求項8】請求項3に記載の水平偏向回路において、
前記フライバックトランス(17)の入力側巻線の他端に
接続され、該フライバックトランス(17)から供給され
る出力電圧が一定になるように、該フライバックトラン
ス(17)の入力側巻線に供給される電源電圧を制御する
高圧安定化回路(65)と、該高圧安定化回路(65)の電
源電圧制御に基づく電圧変動分を検出するとこれを前記
水平偏向電流制御信号に加算して前記変調出力トランジ
スタ(27)に入力するレベルシフト回路(105)と、を
更に具備したことを特徴とする水平偏向回路。
8. The horizontal deflection circuit according to claim 3, wherein:
The input winding of the flyback transformer (17) is connected to the other end of the input winding of the flyback transformer (17) so that the output voltage supplied from the flyback transformer (17) is constant. A high-voltage stabilizing circuit (65) for controlling the power supply voltage supplied to the line, and detecting a voltage fluctuation based on the power supply voltage control of the high-voltage stabilizing circuit (65), and adding this to the horizontal deflection current control signal. A level shift circuit (105) for inputting to the modulation output transistor (27).
【請求項9】請求項4に記載の水平偏向回路において、
前記フライバックトランス(17)の入力側巻線の他端に
接続され、該フライバックトランス(17)から供給され
る出力電圧が一定になるように、該フライバックトラン
ス(17)の入力側巻線に供給される電源電圧を制御する
高圧安定化回路(65)と、該高圧安定化回路(65)の電
源電圧制御に基づく電圧変動分を検出するとこれを前記
水平偏向電流制御信号に加算して前記変調出力トランジ
スタ(27)に入力するレベルシフト回路(105)と、を
更に具備したことを特徴とする水平偏向回路。
9. The horizontal deflection circuit according to claim 4, wherein
The input winding of the flyback transformer (17) is connected to the other end of the input winding of the flyback transformer (17) so that the output voltage supplied from the flyback transformer (17) is constant. A high-voltage stabilizing circuit (65) for controlling the power supply voltage supplied to the line, and detecting a voltage fluctuation based on the power supply voltage control of the high-voltage stabilizing circuit (65), and adding this to the horizontal deflection current control signal. A level shift circuit (105) for inputting to the modulation output transistor (27).
【請求項10】請求項5に記載の水平偏向回路におい
て、前記フライバックトランス(17)の入力側巻線の他
端に接続され、該フライバックトランス(17)から供給
される出力電圧が一定になるように、該フライバックト
ランス(17)の入力側巻線に供給される電源電圧を制御
する高圧安定化回路(65)と、該高圧安定化回路(65)
の電源電圧制御に基づく電圧変動分を検出するとこれを
前記水平偏向電流制御信号に加算して前記変調出力トラ
ンジスタ(27)に入力するレベルシフト回路(105)
と、を更に具備したことを特徴とする水平偏向回路。
10. The horizontal deflection circuit according to claim 5, wherein the output voltage supplied from the other end of the input side winding of the flyback transformer (17) is constant. A high-voltage stabilization circuit (65) for controlling a power supply voltage supplied to an input side winding of the flyback transformer (17);
A level shift circuit (105) for detecting the voltage fluctuation based on the power supply voltage control and adding the detected voltage fluctuation to the horizontal deflection current control signal and inputting it to the modulation output transistor (27).
And a horizontal deflection circuit, further comprising:
JP14421989A 1989-06-08 1989-06-08 Horizontal deflection circuit Expired - Lifetime JP2599790B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14421989A JP2599790B2 (en) 1989-06-08 1989-06-08 Horizontal deflection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14421989A JP2599790B2 (en) 1989-06-08 1989-06-08 Horizontal deflection circuit

Publications (2)

Publication Number Publication Date
JPH0310574A JPH0310574A (en) 1991-01-18
JP2599790B2 true JP2599790B2 (en) 1997-04-16

Family

ID=15357015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14421989A Expired - Lifetime JP2599790B2 (en) 1989-06-08 1989-06-08 Horizontal deflection circuit

Country Status (1)

Country Link
JP (1) JP2599790B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015063350A (en) * 2015-01-14 2015-04-09 小林製薬株式会社 Packaging box also used for displaying

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2572613Y2 (en) * 1991-02-19 1998-05-25 三洋電機株式会社 Horizontal amplitude correction circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015063350A (en) * 2015-01-14 2015-04-09 小林製薬株式会社 Packaging box also used for displaying

Also Published As

Publication number Publication date
JPH0310574A (en) 1991-01-18

Similar Documents

Publication Publication Date Title
JPS6044862B2 (en) deflection circuit
US5010281A (en) High voltage stabilization circuit for video display apparatus
JP3617669B2 (en) Television deflection device
JP2583219B2 (en) Display deflection device
JP2599790B2 (en) Horizontal deflection circuit
JPS5946463B2 (en) Switch circuit driving amplifier
JP2573940B2 (en) Deflection device
JP3422801B2 (en) Video device for controlling landing of electron beam on cathode ray tube display surface
GB2278985A (en) Deflection apparatus for raster scanned CRT displays
JP3479089B2 (en) Television deflection device
US6326743B1 (en) Horizontal linearity correcting circuit
JP3150144B2 (en) High-voltage stabilized power supply circuit
JP2650999B2 (en) Horizontal deflection circuit
JP3510058B2 (en) Deflection device
KR20010080642A (en) Dynamic s-correction
US5087863A (en) Feedback arrangement in a deflection circuit
JP2002135615A (en) Deflection circuit provided with capacitive transformation function of feedback control type
JPS5848833Y2 (en) horizontal centering circuit
JP3442800B2 (en) Flat type CRT
JP3858815B2 (en) Cathode ray tube equipment
JP2656593B2 (en) Horizontal deflection / high voltage circuit
JP2892705B2 (en) Horizontal output circuit
JPH0583585A (en) Horizontal deflection circuit
JPH09238267A (en) Amplification circuit for deflection circuit
JPH10336476A (en) Horizontal deflection high voltage generating circuit