JP2603164B2 - Defuzzifier circuit - Google Patents
Defuzzifier circuitInfo
- Publication number
- JP2603164B2 JP2603164B2 JP3109709A JP10970991A JP2603164B2 JP 2603164 B2 JP2603164 B2 JP 2603164B2 JP 3109709 A JP3109709 A JP 3109709A JP 10970991 A JP10970991 A JP 10970991A JP 2603164 B2 JP2603164 B2 JP 2603164B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- addition circuit
- weighted
- fuzzy
- simple addition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Devices For Executing Special Programs (AREA)
- Feedback Control In General (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明はファジィ推論を行なうハ
ードウェアにおいて、ファジィ量を確定値に変換するデ
ファジィファイア回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a defuzzifier circuit for converting a fuzzy quantity into a definite value in hardware for performing fuzzy inference.
【0002】[0002]
【従来の技術】ファジィ情報は複数のライン上に分布し
た電気信号として現われる。したがって、これらの信号
を使ってアクチュエータ等を操作するには、電気信号を
操作量に変換する必要があり、この変換機構をデファジ
ィファイアと言い、通常、ファジィ量の重心演算によっ
て行なわれる(特開平2-54301 号)。以下、上記記載内
容に基づいて従来技術を説明する。図3によってファジ
ィ情報の一例を説明する。先ず、ファジィ情報の要素を
Xで表わし、離散的な値x1 ,x2 ,…,xn-1 ,xn
をとるものとする。これらの要素は複数の信号ラインl
1 ,l2,…,ln 上に出力し、各要素に対応するグレ
ード(変数に対応する関数値)μ1 ,μ2 ,…,μ
n は、信号ライン上に表わされるアナログ電圧又は電流
信号によって表わされる。2. Description of the Related Art Fuzzy information appears as electric signals distributed on a plurality of lines. Therefore, in order to operate an actuator or the like using these signals, it is necessary to convert an electric signal into an operation amount. This conversion mechanism is called a defuzzifier, and is usually performed by calculating the center of gravity of the fuzzy amount (special operation). Kaihei 2-54301). Hereinafter, the prior art will be described based on the above description. An example of the fuzzy information will be described with reference to FIG. First, elements of fuzzy information are represented by X, and discrete values x 1 , x 2 ,..., X n−1 , x n
Shall be taken. These elements comprise a plurality of signal lines l
1, l 2, ..., l output on n, grade corresponding to each element (function value corresponding to the variable) μ 1, μ 2, ... , μ
n is represented by the analog voltage or current signal represented on the signal line.
【0003】この場合、グレードμ1 ,μ2 ,…,μn
は電圧によって表わされるものとする。図3において、
ファジィ情報の重心(x軸上の位置)は、(1) 式で与え
られる。 (1) 式に示されるように、重心を求めるには乗算,
加算,除算を要する。そこで、計算の楽な加算のみで重
心を求めるために、以下の変形をして(2) 式を得、(2)
式中の分母が1となるようにして、除算を省略してい
る。 要するに分母が1となるようにKを調整すれば、重心
(3) 式にて求めることが可能である。 In this case, grades μ 1 , μ 2 ,..., Μ n
Is represented by a voltage. In FIG.
The center of gravity (the position on the x-axis) of the fuzzy information is given by equation (1). (1) As shown in the equation, multiplication,
Addition and division are required. Therefore, in order to obtain the center of gravity only by easy addition of the calculation, the following modification is performed to obtain equation (2), and (2)
The division is omitted so that the denominator in the equation is 1. In short, if you adjust K so that the denominator becomes 1, the center of gravity will be
It can be obtained by equation (3).
【0004】図4は具体的な回路例であり、n本の信号
ラインl1 ,l2 ,…,ln 上にファジィ情報を表わす
電圧μ1 ,μ2 ,…,μn が導出されている状態を示
す。そして、これらの各情報はグレード可変の推論エン
ジン1によって係数K倍の演算Kμ1 ,Kμ2 ,…,K
μn がなされ、重み付き加算回路2及び単純加算回路3
に入力される。ここで重み付き加算回路2において(3)
式が演算され、重心を表わす電圧信号を出力する。一
方、単純加算回路3では(2) 式の分母の演算を実行し、
その結果を電圧調整回路4に入力する。電圧調整回路の
他方の入力にはグレード1に相当する電圧が与えられて
いる。したがって電圧調整回路4の出力信号によって、
単純加算回路3の出力が常に1となるように、グレード
可変の推論エンジン1における係数Kが調整される。[0004] Figure 4 is a specific circuit example, n signal lines l 1 of the present, l 2, ..., the voltage mu 1 representing fuzzy information on l n, μ 2, ..., μ n is derived Indicates a state in which Each of these pieces of information is calculated by the graded inference engine 1 by an operation Kμ 1 , Kμ 2 ,.
μ n is calculated, and a weighted addition circuit 2 and a simple addition circuit 3
Is input to Here, in the weighted addition circuit 2, (3)
The equation is calculated and a voltage signal representing the center of gravity is output. On the other hand, the simple addition circuit 3 executes the calculation of the denominator of the equation (2),
The result is input to the voltage adjustment circuit 4. A voltage corresponding to grade 1 is applied to the other input of the voltage adjustment circuit. Therefore, according to the output signal of the voltage adjustment circuit 4,
The coefficient K in the variable grade inference engine 1 is adjusted so that the output of the simple addition circuit 3 is always 1.
【0005】[0005]
【発明が解決しようとする課題】上記した従来技術は、
複数のライン上に分布した電気信号が入力される単純加
算回路の出力信号を1に相当するように、ファジィ推論
回路の上記電気信号に関連する回路部分を制御したもの
である。この場合、メンバーシップ関数回路にグレード
制御手段を設けて、メンバーシップ関数のグレードを調
整する方式である。この種の方式の場合、変換要素が2
つ以上あるとメンバーシップ関数回路を共用できず、個
々の変換要素毎に設けなければならない。なんとなれ
ば、全てのデファジィファイアからのグレード制御信号
が同一になることはないためである。更に、単純加算回
路の出力が1に相当するように、重み付き加算回路と単
純加算回路のゲインを調整するに際し、従来装置ではオ
ペレーションアンプのフィードバック抵抗としてFET
を用いている。しかし、この場合はFETの線形特性が
不十分なため精度を出すことができず、実際には高価な
可変ゲインアンプが必要となる。本発明は上記事情に鑑
みてなされたものであり、簡単な回路構成で、複数のデ
ファジィファイアとのメンバーシップ関数の共用の可能
なデファジィファイア回路を提供することを目的として
いる。The prior art described above is
The circuit portion of the fuzzy inference circuit related to the electric signal is controlled so that the output signal of the simple adder circuit to which the electric signals distributed on a plurality of lines are input corresponds to 1. In this case, a grade control means is provided in the membership function circuit to adjust the grade of the membership function. In the case of this type of scheme, the conversion factor is 2
If there are more than one, the membership function circuit cannot be shared and must be provided for each individual conversion element. This is because the grade control signals from all the defuzzifiers cannot be the same. Further, when adjusting the gain of the weighted addition circuit and the gain of the simple addition circuit so that the output of the simple addition circuit corresponds to 1, in the conventional device, an FET is used as a feedback resistor of the operation amplifier.
Is used. However, in this case, the linearity of the FET is insufficient, so that accuracy cannot be obtained, and an expensive variable gain amplifier is actually required. The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a defuzzifier circuit that can share a membership function with a plurality of defuzzifiers with a simple circuit configuration.
【0006】[0006]
【課題を解決するための手段】上記目的を達成するた
め、本発明は複数本のライン上に分布したファジィ情報
を表わす電気信号のそれぞれに、ラインの順位に応じた
値を乗じてそれらを加算する重み付き加算回路と、前記
電気信号を重み付けせずに加算する単純加算回路と、前
記単純加算回路に接続した定電流源と、単純加算回路の
加算抵抗下流の電圧と重み付き加算回路の重み付き加算
抵抗下流の電圧を同レベルにする手段とから構成した。In order to achieve the above object, the present invention multiplies each of electric signals representing fuzzy information distributed on a plurality of lines by a value corresponding to the order of the lines and adds them. Weighted addition circuit, a simple addition circuit that adds the electric signals without weighting, a constant current source connected to the simple addition circuit, a voltage downstream of an addition resistor of the simple addition circuit, and a weight of the weighted addition circuit. And means for setting the voltage downstream of the addition resistor to the same level.
【0007】[0007]
【実施例】以下図面を参照して実施例を説明する。図1
は本発明によるデファジィファイア回路の一実施例の構
成図である。図1において、2は重み付き加算回路で重
み付き加算抵抗R1 ,R2 ,…,Ri ,…RN を介して
ファジィバス5との間に接続される。オペレーションア
ンプ7の−端子には、重み付き加算抵抗の共通端子が接
続され、+端子は抵抗Rc を介して単純加算抵抗の共通
端子に接続される。抵抗Rf はオペレーションアンプ7
の−端子と出力端子間に接続され、これを流れる電流i
f が変換電流となって出力される。上記説明から理解で
きるように、重み付き加算抵抗Ri の下流はオペレーシ
ョンアンプ7により単純加算抵抗の下流Pと接続され
る。ここでは単純加算抵抗の下流Pとイマジナリショー
トされている。An embodiment will be described below with reference to the drawings. FIG.
FIG. 1 is a configuration diagram of an embodiment of a defuzzifier circuit according to the present invention. 1, 2 weighted summing resistor R 1 a weighted addition circuit, R 2, ..., R i, ... it is connected between the fuzzy buses 5 through R N. Of the operational amplifier 7 - The terminal is connected to the common terminal of the weighted summing resistor, + terminal is connected to the common terminal of the simple summing resistor via the resistor R c. The resistance Rf is the operation amplifier 7
Is connected between the negative terminal and the output terminal of
f is output as the conversion current. As can be understood from the above description, the downstream of the weighted addition resistor R i is connected to the downstream P of the simple addition resistor by the operation amplifier 7. Here, it is imaginarily short-circuited with the downstream P of the simple addition resistor.
【0008】図2の詳細図によって説明すると、重み付
き加算回路2では重み付き加算抵抗R1 〜RN がそれぞ
れトランジスタQWを介してファジィバス5と抵抗Rf
に接続され、単純加算回路3では抵抗Rがそれぞれトラ
ンジスタQCを介してファジィバス5と定電流源6に接
続される。[0008] To explain the detail of FIG 2, weighted in the weighted addition circuit 2 adds resistance R 1 to R N is the resistance between the fuzzy buses 5 respectively via the transistor QW R f
In the simple addition circuit 3, the resistor R is connected to the fuzzy bus 5 and the constant current source 6 via the transistor QC.
【0009】次に作用につてい説明する。先ず単純加算
回路の接合点Pに対して定電流源6が接続されているた
め、単純加算回路には一定電流しか流れない。しかも回
路構成上、単純加算回路側のトランジスタQCのベース
電位と重み付け加算回路側のトランジスタQWのベース
電位とをイマジナリショートしているため、P点電位が
重み付き加算回路側に反映させられている。例えばP点
電位が上昇すると重み付き加算回路側へ取込まれる電流
を制限する作用となり、反対にP点電位が下降すると電
流をより多く流す作用となって現われる。しかも、単純
加算回路側へ流れる電流値が1となるように定電流源に
て制御されているため、重み付け加算回路側へ流れる電
流lf はデファジィファイアされた結果の電流となる。Next, the operation will be described. First, since the constant current source 6 is connected to the junction P of the simple addition circuit, only a constant current flows through the simple addition circuit. In addition, since the base potential of the transistor QC on the simple addition circuit side and the base potential of the transistor QW on the weighting addition circuit side are imaginarily short due to the circuit configuration, the P-point potential is reflected on the weighted addition circuit side. . For example, when the potential at the point P rises, it acts to limit the current taken into the weighted adder circuit, and when the potential at the point P falls, it acts as a flow of more current. Moreover, since the current flowing to the simple addition circuit side is controlled at a constant current source to be 1, the current l f flowing to the weighted addition circuit side is the current result of the de-fuzzy fire.
【0010】[0010]
【発明の効果】以上説明したように、本発明によれば単
純加算回路側に定電流源を接続して一定電流を流し、こ
の一定電流値による単純加算回路側の接合点の電位を重
み付き加算回路側へ反映させる構成としたので、構成が
簡単であることに加えて、複数の変換機構とのメンバー
シップ関数の共用も可能である。As described above, according to the present invention, a constant current source is connected to the simple addition circuit side to supply a constant current, and the potential at the junction on the simple addition circuit side is weighted by the constant current value. Since the configuration is reflected on the adder circuit side, the configuration is simple and the membership function can be shared with a plurality of conversion mechanisms.
【図1】本発明によるデファジィファイア回路の一実施
例の構成図。FIG. 1 is a configuration diagram of an embodiment of a defuzzifier circuit according to the present invention.
【図2】図1の詳細図。FIG. 2 is a detailed view of FIG. 1;
【図3】ファジィ情報の一例を示す図。FIG. 3 is a diagram showing an example of fuzzy information.
【図4】従来のデファジィファイア回路を説明する図。FIG. 4 is a diagram illustrating a conventional defuzzifier circuit.
1 グレード可変の推論エンジン 2 重み付き加算回路 3 単純加算回路 4 電圧調整回路 5 ファジィバス 6 定電流源 7 オペレーションアンプ 1 Variable Grade Inference Engine 2 Weighted Addition Circuit 3 Simple Addition Circuit 4 Voltage Adjustment Circuit 5 Fuzzy Bus 6 Constant Current Source 7 Operational Amplifier
Claims (1)
報を表わす電気信号のそれぞれに、ラインの順位に応じ
た値を乗じてそれらを加算する重み付き加算回路と、前
記電気信号を重み付けせずに加算する単純加算回路と、
前記単純加算回路に接続した定電流源と、単純加算回路
の加算抵抗下流の電圧と重み付き加算回路の重み付き加
算抵抗下流の電圧を同レベルにする手段とを備えたこと
を特徴とするデファジィファイア回路。1. A weighted addition circuit for multiplying each of electric signals representing fuzzy information distributed on a plurality of lines by a value corresponding to the rank of a line and adding them, and without weighting the electric signals. A simple addition circuit for adding
A constant current source connected to the simple addition circuit, and means for setting a voltage downstream of the addition resistance of the simple addition circuit and a voltage downstream of the weighted addition resistance of the weighted addition circuit to the same level. Fuzzy fire circuit.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3109709A JP2603164B2 (en) | 1991-04-15 | 1991-04-15 | Defuzzifier circuit |
| EP19920303402 EP0509796A3 (en) | 1991-04-15 | 1992-04-15 | Defuzzifier circuit |
| US08/292,292 US5561739A (en) | 1991-04-15 | 1994-08-17 | Defuzzifier curcuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3109709A JP2603164B2 (en) | 1991-04-15 | 1991-04-15 | Defuzzifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04316174A JPH04316174A (en) | 1992-11-06 |
| JP2603164B2 true JP2603164B2 (en) | 1997-04-23 |
Family
ID=14517231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3109709A Expired - Fee Related JP2603164B2 (en) | 1991-04-15 | 1991-04-15 | Defuzzifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2603164B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4238772C1 (en) * | 1992-11-12 | 1993-12-09 | Daimler Benz Ag | Procedure for evaluating a set of linguistic rules |
-
1991
- 1991-04-15 JP JP3109709A patent/JP2603164B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04316174A (en) | 1992-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9477252B2 (en) | Voltage regulator | |
| US4020485A (en) | Non-linear digital-to-analog converter for servo circuit | |
| EP0255172B1 (en) | Switching circuit with hysteresis | |
| US4833472A (en) | System for setting an analog resistor to a selectable, digitally predeterminable value | |
| JP2603164B2 (en) | Defuzzifier circuit | |
| EP0509796A2 (en) | Defuzzifier circuit | |
| US4300102A (en) | Variable gain control circuit | |
| US4358752A (en) | Analog-to-digital converter | |
| US4335356A (en) | Programmable two-quadrant transconductance amplifier | |
| JP2737907B2 (en) | DA converter | |
| US3537014A (en) | Logarithmic adaptation method and means for regulating closed-loop systems | |
| US3560727A (en) | Function generator having a multi-channel amplifying system with each channel having an adjustable scope and break point | |
| JP2651635B2 (en) | Defuzzifier circuit | |
| US4878009A (en) | Voltage source having preset values for source voltage and internal resistance | |
| US4494107A (en) | Digital to analog converter | |
| US2871374A (en) | Computer network for the economic loading of power sources | |
| US4644193A (en) | Analog circuit for simulating a digitally controlled rheostat | |
| JPH086652A (en) | Electronic load device | |
| JP2563002B2 (en) | Centroid determination circuit for pulse generation | |
| JPH04330812A (en) | Vca circuit | |
| US4635180A (en) | Device for controlling and regulating current flowing through an electromagnetic consumer, particularly for use in connection with an internal combustion engine | |
| JP3043044B2 (en) | D / A conversion circuit | |
| GB2081473A (en) | Control device for printing machine drive | |
| US3196343A (en) | Current regulator | |
| US3409764A (en) | Addition and subtraction computer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |