JP2607066B2

JP2607066B2 - 偏向装置

Info

Publication number: JP2607066B2
Application number: JP61076435A
Authority: JP
Inventors: ヘンリーウイリスドナルド
Original assignee: RCA Licensing Corp
Current assignee: RCA Licensing Corp
Priority date: 1985-04-01
Filing date: 1986-04-01
Publication date: 1997-05-07
Anticipated expiration: 2012-05-07
Also published as: CA1256980A; EP0200348A3; EP0200348B1; KR920003164B1; JPH0774977A; EP0200348A2; DE3689051T2; FI79921C; ES553367A0; DE3689051D1; ES8707835A1; HK1004051A1; FI861268A0; JP3400968B2; JPS61230473A; FI861268L; JP3060424B2; KR860008672A; AU5520586A; US4636861A

Description

【発明の詳細な説明】〈発明の利用分野〉この発明は、例えばテレビジヨン装置などで用いるこ
とのできる、入力同期パルスに同期した高周波パルス列
を発生する回路に関する。

〈発明の背景〉最近、アーテイフアクトの影響を少くするために、NT
SC方式などの飛越型ビデオ信号を非飛越し走査形式で表
示しようとすることが行われている。このような表示形
式（フオーマツト）は一般に、水平同期パルスの水平周
期f_Hの何倍かの周波数で偏向電流スイツチングを行うこ
とを必要とする。例えば、水平周波数の２倍で走査する
形式を採用したテレビジヨン方式では、水平同期パルス
の各々から水平偏向電流２サイクル分を発生させる必要
がある。これに対して、標準のテレビジヨン方式では、
各同期パルスから１サイクル分だけ発生させればよい。

いくつかの従来回路では、水平周波数を２倍にするこ
とは電圧制御型発振器（VCO）を含む位相固定ループに
よつて行われる。VCOの出力周波数は水平周波数の倍数
に等しい。例えば、デジタルテレビジヨンでは、偏向電
流を、VCOではなく共通の装置クロツク構成から取出し
た信号を用いて作ることが望ましい。

〈発明の概要〉この発明は、上記の要望に応えることのできるテレビ
ジョン装置の偏向装置に関するもので、以下その要旨と
する構成を、理解の便のために各構成要素に実施例装置
の対応要素に付けた参照番号および符号を付記して、説
明する。

この偏向装置（第１図）は、その線出力段（41）の偏
向出力信号（HORDRIVE）の少なくとも２つの成分信号す
なわち第１成分信号（hd₁第４図）と第２の成分（hd₂第
４図）を発生する。この２つの成分信号は、それぞれ対
応する偏向サイクル（fb₁、fb₂第４図）のタイミングを
制御する信号である。構成としては、この偏向装置は次
の諸要素より成る。

すなわち、所要のクロックパルス（CK）を受取る入力
とそのパルスをカウントし、そのカウント値（CT）が取
出される出力とをもったカウンタ（21）、このカウンタ
（21）の所定の出力カウント値を表わす信号（MS）と線
同期入力信号（Hs）とをデジタル的に比較してこの線同
期入力信号（Hs）に同期した周期長調整デジタル語（LP
FO）を発生させる位相比較器（202）、および上記の位
相比較器（202）と上記カウンタ（21）に結合されてい
てこの位相比較器（202）の動作によって決定されるカ
ウント値が生じた時に上記カウンタ（21）をリセットす
るリセット信号（RESET）を生成する制御回路（38、20
0、201）から成る位相固定ループ回路（20）と；上記の
位相固定ループ回路（20）に結合されていて、相互間に
位相差のある、第１と第２の少なくとも２つの周期的信
号（CMa、CMb）を逐次生成して、線同期入力信号（Hs）
の１−Ｈ期間に、この生成された周期的信号（CMa、CM
b）から求める偏向出力信号（HORDRIVE）の少なくとも
第１の第２の２つの成分信号（hd₁、hd₂第４図）を作り
出す回路（40、46、203）と；偏向サイクルを表わす信
号（FLYBACK）と上記２つの周期的信号（CMa、CMb）の
少なくとも一方の信号に応答して上記第１と第２の両成
分分信号（hd₁、hd₂）のタイミングを制御する位相検波
器（202′）と、上記の線偏向出力信号（HORDRIVE）に
応答して、この線偏向出力信号（HORDRIVE）の前述した
第１と第２の各成分信号（hd₁、hd₂）が発生したとき
に、上記偏向サイクルの周波数（2f_H）が線同期入力信
号（Hs）の周波数（f_H）よりも高くなるように、上記し
た偏向サイクルの所定サイクルを生成する線出力段（4
1）と、を含んでいる位相制御ループ回路（120）と；で
ある。この線出力段（41）は、上記の偏心サイクルを
表わす信号（FLYBACK）を、この偏向サイクルの周波数
（2f_H）に関連をもった或る周波数で発生して上記の位
相制御ループ回路（120）に偏向サイクルの位相情報（F
LYBACK）を供給する働きをするものである。

この発明の一つの特徴を具備する装置では、周期性の
線周波数入力信号に応答する位相固定ループ回路を用い
て、この入力信号に対して同じ相対的時間に、かつ、入
力信号の各１周期である１−Ｈ期間において、同期した
第１と第２の周期的信号を生成する。

この発明の一態様においては、位相制御ループ回路が
用いられており、この位相制御ループ回路は偏向回路の
偏向サイクル表示信号と、上述した第１と第２の周期的
信号の少くとも一方とに応答して、線周波数同期入力の
各周期中に第１と第２の偏向出力信号を生成するように
されている。

この発明の１つの実施例においては、例えば、位相固
定ループ回路は同期パルスの周波数を２倍にして、出力
段に２×f_Hの周波数の偏向電流を生成する。

上述の第１と第２の周期的信号の各々のもののタイミ
ングは、共通のクロツク信号の周期の何分の１の（分
数）かの分解能（レゾルーシヨン）で規定される。同期
入力信号の各周期に対応して、位相固定ループ回路に一
連の状態（状態のシーケンス）が生じる。各状態は共通
のクロツク信号に同期して生成される。位相固定ループ
回路はそれぞれ第１と第２の周期的に生じる事象を表わ
す上記第１と第２の周期的信号を、それから第１と第２
の偏向出力信号を生成する位相制御ループ回路に供給す
る。

この発明の別の態様においては、位相制御ループ回路
は偏向回路に出力段からリトレース信号を受取つて、出
力信号のタイミングを、例えば、同期入力信号のある与
ええられた期間中に１回だけ、第１と第２の信号のうち
の一方のもののタイミングに応じて修正する。出力信号
のタイミングの修正は、１つおきの偏向サイクルのタイ
ミングがそれぞれ第１と第２の周期的事象に対応するよ
うに行われる。

この発明の更に別の態様においては、位相制御ループ
回路中におけるリトレース信号の位相変動に対するトラ
ツキング応答時間は、位相固定ループ回路における、同
期パルスを含む同期入力信号の位相変動に対する対応す
るトラツキング応答速度よりも速い。これは、位相制御
ループ回路が、急速に変化するビージュ電流などのため
に生ずるような出力段中の急速なスイツチング時間の変
動に対処するに適するようにされているのに対し、位相
固定ループは同期パルスに伴う雑音やジツタを排除する
に適するようにされているためである。

〈実施例の説明〉第１図は位相固定ループ回路20を含む水平偏向回路の
ブロツク回路図である。この回路は、従来の位相固定ル
ープ回路のVCOに相当する機能を持つた順次カウンタ21
を備えている。カウンタ21は第４図ａのタイミング図に
示す周期t_CKを持つたクロツクパルスCKの各前縁の後で
計数値が増加するプログラマブルカウンタである。この
カウンタは、初期値、例えば計数値１から第１図の入力
端子21aに加えられるリセツトパルスRESETによつて初期
値にリセツトされるまで入力クロツクパルスCKを計数す
る。リセツトパルスRESETがカウンタ21の所望の１つの
周期即ち１つのシーケンスＮに含まれるクロツクパルス
CKの周期t_CKの数を制御する。カウンタ21により生成さ
れるシーケンスＮが多数続くことで繰返し発生するシー
ケンスが構成される。カウンタ21の出力ポート21bにお
ける各語CTが、与えられたシーケンスＮ中でカウンタ21
のその時の計数値を供給する。

例えば、ここではデジタル語は、整数、小数（分数）
及び整数と小数の組合せを含む２を底とする数で表わさ
れ、負の数は２の補数として表わされる。

周期Ｈを持つた水平同期パルスH_S（1H同期パルスH_S）
が、例えば、テレビジヨン受像機の通常の同期分離器60
から位相検波器202に供給される。位相固定ループ回路2
0が同期パルスH_Sに位相固定されており、かつ同期パル
スに付随する雑音レベルが低い場合には、位相検波器20
2に供給されるパルスMSの各々の前縁は、対応する同期
パルスH_Sの中央よりも前に生じるクロツクパルスCKの最
後の端縁と実質的に一致して生じる。パルスMSは、語CT
の予め定められた値が検知されるとデユーダ23によつて
生成される。このように、各同期パルスH_Sの中央は、第
１図のパルスMSの前縁の後、第４図ａに示すクロツクCK
の周期t_CKの何分の１（ｆ）かの時点で生じ、この分数
ｆは可変である。

この可変分数ｆは、同じく位相検波器202に供給され
る1Hスキユー語SKに含まれている。位相検波器202は周
期の長さを調整する語LPFOを発生させる。この周期長調
整語LPFOは水平周期長発生器33中で定数語PRと組合わさ
れて語DPWを生成する。定数語PRは、例えば、値910と等
しい。ここで、910×t_CKは位相固定ループ回路20の規定
周期（自走周期）に等しい。さらに、f_SCをNTSCカラー
副搬送波周波数とする時、クロツクパルスCKの周期t_CK
は1/4f_SCに等しい。

語DPWは、クロツクパルスCKの周期t_CK整数Ｍ個と周期
t_CKの分数分ｋの形のパルスH_Sの実際の周期Ｈの概算２
進値を含んでいる。語DPWは、1Hスキユー語SKと周期語P
ERIODとを発生するカウンタ周期語及びスキユー語発生
器201に供給される。語PERIODは、カウンタ21の与えら
れた期間Ｎ中のクロツクパルスCKのサイクル数を含み、
語CTのその時の値とPERIODの値を比較して語CT＝語PERI
ODの時にパルスRESETを発生する比較器200に供給され
る。パルスRESETは、カウンタ21のその時のシーケンス
Ｎの終りと次のシーケンスＮの始めとを規定する次のク
ロツクCKの端縁部と時間的に一致してカウンタ21を語CT
＝１を含むように初期設定する。

語CTはプログラマブル時間シフタ、即ち、プログラマ
ブル遅延装置42に与えられて、遅延した語C_aが生成され
る。このプログラマブル遅延装置42の遅延量は図に示さ
れていない信号源から供給される外部からの語NPWによ
つて制御される。語CM_a（これはその分数部と整数部と
をそれぞれ与える語SKとC_aとを含む）がプログラマブル
遅延装置203へ供給される。語CM_aoは語C_a＝０の場合の
語CM_aの状態と定義される。語CM_aoは語DPWに従つて表わ
された実際の期間Ｈの推定値に等しい周期を持つた周期
的事象e_CMaoを規定する。事象e_CMaoは、後述するように
語C_aを０にするクロツクCKの前縁の後ｆ×t_CKで発生す
る。分数ｆは1Hスキユー語SKに含まれている値である。

水平周期長DPWは２分割（÷２）ユニツト46に供給さ
れる。この÷２のユニツトは語DPWの値を係数２で割つ
て、水平周期長Ｈの２分の１の長さを表わす語HDPWを生
成する。この様な、或る一定長の何分の１か（または小
数倍）の長さを端数長という。語HDPWはプログラマブル
遅延装置203の制御ポートに供給され、遅延装置203はそ
の制御語HDPWに従つて、語CM_aoにより規定される事象e
_CMaoをH/2だけ遅延させる。

プログラマブル遅延装置203の出力語CM_bはその分数部
と整数部とを与えるスキユー語SKBと語C_bとを含んでい
る。語CM_boは語C_b＝０の時の語CM_bの状態と定義され
る。語CM_boは連続する事象e_CMaoの各対間の期間の概算
中心で生じる周期的事象e_CMboを規定する。

語CM_aとCM_bなマルチプレクサ（MUX）40のポート40aと
40bにそれぞれ供給される。マルチプレクサ40は語CM_aと
CM_bとを交互に、位相制御ループ回路120のプログラマブ
ル遅延装置（プログラマブル時間シフタ）51の入力ポー
ト51aに供給する。プログラマブル遅延装置51の出力ポ
ート51cに現われる語CMIとCMPが第４図ａに示すクロツ
クCKの周期t_CKの整数部と分数部とをそれぞれ表わして
いる。語CMIは水平駆動パルス発生器253に供給される。
水平駆動パルス発生器253は語CMI＝０となる毎にパルス
PGPを発生する。パルスPGPは外部から与えられる語WIDT
Hにより制御される幅ｗを持つ。このパルスPGPはゲート
遅延装置54の入力端子54aに供給される。ゲート遅延装
置54は、第４図ａのクロツクCKの周期t_CKの分数分（一
部）ｑ（ｑは第１図の語CMPの値に応じて決まる長さを
持つ）だけパルスPGPを遅延させて、その出力端子54bに
2f_Hの周波数の信号HORDRIVEを発生させる。信号HORDRIV
Eはフリツプフロツプ装置55にも供給される。信号HORDR
IVEの各パルスはフリツプフロツプ装置55の出力端子に
おける信号TOGGLEをトグルする。信号TOGGLEはマルチプ
レクサ40の選択（SELECT）端子40cに供給される。信号T
OGGLEはその論理状態に応じて、語CM_aとCM_bとが交互に
プログラマブル遅延装置51の入力ポート51aに供給され
るようにする。このように、信号HORDRIVEのパルスのタ
イミングはマルチプレクサ40のポート40aと40bにおける
語によつて交互に制御される。

第１図の信号HORDRIVEと同様な信号で、周波数f_Hの異
なる倍数の周波数、例えば3f_Hとか4f_Hを持つた信号を発
生させるために、第１図と同様の構成を持つた装置を用
いることができることは容易に理解されよう。

信号HORDRIVEは2f_H水平偏向回路出力段41の入力端子4
1aに供給され、水平出力トランジスタのスイツチングを
制御する。リトレース期間が信号HORDRIVEの対応するパ
ルスに応じて形成される。リトレース期間中に生じる、
例えば、出力段41内のフライバツク変成器（第１図に図
示せず）から得られるようなパルスFLYBACKが位相検波
器202′に供給される。

位相制御ループ回路120がフライバツクパルスFLYBACK
に完全に位相固定されていれば、同じく位相検波器20
2′に供給されるパルスMS′の各々の前縁は各パルスFLY
BACKの中心より前の最後のクロツクCKの端縁と実質的に
同時にを生じる。パルスMS′は語C_aの予め定められた値
が検出されるデコーダ23′によつて生成される。パルス
FLYBACKの中心は第１図のパルスMS′の前縁から第４図
ａのクロツクCKの周期t_CKの分数ｆ分だけ後に生じる。
この分数ｆ分は1Hスキユー語SK中に含まれている。

位相検波器202′はプログラマブル遅延装置51の遅延
時間を制御する語LPFO′を発生する。プログラマブル遅
延装置51は後で述べるように、正あるいは負の位相シフ
ト即ち時間遅延を与えることができる。2f_HパルスFLYBA
CKの中央は各対応する事象e_CMao又はe_CMboに一致して生
じる。前の述べたように、事象e_CMaoは語C_a＝０の時に
生じ、事象e_CMboは語C_b＝０の時に生じる。従つて、第
１図の構成は2f_Hの周波数のパルスFLYBACKを、対応する
1H同期パルスH_Sに対して対応する一定遅延だけ遅らせて
生成する。

第２図は第１図の構成を更に詳細に示すものである。
第１図と第２図で同じ参照番号、符号は同じ構成要素あ
るいは機能を表わす。第４図ａ〜ｒは典型的な定常状態
の一例におけるタイミング図で、位相固定ループ回路20
が第４図ｒの同期パルスH_Sに位相固定されている時の、
第２図のカウンタ21の３つの連続する周期、即ち、３つ
のシーケンスN_a、N_b及びN_cを示している。第１図、第２
図及び第４図ａ〜ｒで使用されている参照番号及び符号
の中、同じものは同じ構成要素又は機能を示す。

第２図の加算器34の入力ポート34aにおける語DPWが第
４図ｒに示す水平同期パルスH_Sの周期Ｈの概算値を含ん
でいるものとする。第２図の語DPWは、例えば、第４図
ａに示すクロツクCKの周期t_CKの整数倍を表わすための1
0ビツト数Ｍと、周期t_CKの分数分を表わすための５ビツ
トの数ｌとを含んでいるものとする。値（Ｍ＋ｋ）×t
_CKが周期Ｈの更新された概算値を規定する。

第２図のラツチ38の出力ポート38bにおける、分数ｆ
を表わすスキユー語SKは右寄せされて、加算器34の入力
ポート34bに供給され、そこで右寄せされた語DPWに加算
される。加算結果の整数部を表わす語CNTRPが加算器34
の出力ポート34cに現われる。語CNTRPの各ビツトは語DP
Wの整数部Ｍの対応ビツトと同じ数値重みを持つてい
る。語CNTRPはラツチ35の入力ポート35aに供給される。
ラツチ35は、第２図のデコーダ23のパルスCLの制御の下
に、第４図ｆの時間T_tにおいて語CNTPRの値を記憶し、
減算器36の入力ポート36aに周期長語PERIODを生成す
る。減算器36はカウンタ21の所定期間Ｎ中の状態の総数
を制御する。デコーダ23はカウンタ21からの語CTを復号
して、カウンタ21の所定の状態が生じると、パルスCLの
如きタイミング制御パルス及び後述するような他のタイ
ミングパルスを生成する。パルスCLでは、第４図ｅの時
間T_tにおいて第２図の語SKINを記憶して分数ｆを含む1H
スキユー語SKを発生するラツチ38のクロツク入力端子38
aにも供給される。分数ｆのビツト語DPWの分数ｋの対応
ビツトと同じ数値スケール即ち重みで現われる。分数ｆ
は加算結果の分数部を表わす。このようにして、加算器
34は、カウンタ21の直前の期間Ｎ中にパルスCLによつて
形成されたラツチ38の右寄せされた出力語SKを右寄せさ
れた語DPWに加算して、第４図ｆ及びｅに示す時間T_tに
おいて語PERIOD及びSKを更新する。

第２図のカウンタ21の出力語CTは減算器36の入力ポー
ト36bに加えられ、そこで、語PERIODから語CTが減算さ
れてポート36cに語RSが形成される。語RSはゼロ検出器3
7に供給される。ゼロ検出器37は第４図ｊに示すよう
に、第２図の語RSが０になった時にパルスRESETを発生
する。従つて、カウンタ21の語CTがカウンタ21の周期語
PERIODに等しくなると、カウンタ21はリセツトされ、次
のカウンタ21語CTが計数初期状態の１となる。語PERIOD
は、第４図ａのクロツクCKの周期t_CKの倍数の形で第２
図のカウンタ21の周期Ｎの長さを表わす。

語C_a、これは例えば10ビツトの幅を持つ、が第１図に
示すプログラマブル遅延装置42を代表する減算器中で、
第２図のカウンタ21のその時の語CTを一定の語NPWから
減算することにより得られる。第４図ｃは語C_aによつて
代表される対応するシーケンスの一例を示す。語CTが語
NPWに等しい時は、語C_aは０である。同様に、語CTが語N
PWを１だけ超過した時は、通常２の補数計算により、C_a
は1023となる。カウンタ21の各シーケンス中、第２図の
カウンタ21の計数が逐次増加するに従つて状態C_a＝１、
C_a＝０及びC_a＝1023がそれぞれ生じる。第４図ｃの語C_a
が０になる時間は時間t_CTJと規定されている。時間t_CTJ
は、シーケンスＮの開始時点、例えば周期N_aの時間T_O、
からクロツクCKの（Ｊ−１）周期後である。時間T_Oに続
くクロツクの周期t_CK中、カウンタ21からの語CTは１に
等しい。語CM_aoは、前述したように、語C_aが０の時の語
CM_aの状態として規定されている。従つて、各語CM
_aoは、第４図ｄに対応する矢印で示したような時間t
_CMao＝t_CTJ＋ｆ×t_CKで生じる周期的事象e_CMaoを規定す
る。ある与えられた語CM_aoの語SKはカウンタ21の対応す
る周期Ｎにおいて異なる値をとり得ることに注意する必
要がある。例えば第４図ｅの時間t_CTJの直後の期間t_CK
中、語SKはf₁に等しい、従つて、第４図ｄの事象e_CMao
は時間t_CMao＝t_CTJ＋f₁×T_CKで生じる。この場合、分数
（端数）f₁は、第２図のカウンタ21の周期N_aの直前の周
期Ｎ（第４図ａ〜ｒには示されていない）の間に計算さ
れている。

第２図の装置は第４図ｄの次のe_CMaoのタイミング、
例えば、時間t_CTJ′に対する事象e_CMao′の時間t_CMao′
を、加算器34中で第２図の語SKの前の（古い）分数f₁を
語DPWの分数ｋに加えて新しい分数f₂を形成して計算す
る。このような加算によって２進桁上げＣが生じる可能
性があり、対応する新しい周期語PERIODは第４図ｆの時
間T_tにおいてＭ＋（桁上げＣの値）となる。第４図ｄの
連続する事象e_CMao相互間の時間は、以下に述べる例か
らわかるように、（Ｍ＋ｋ）×t_CK等に等しい。

仮に、第４図ｅの時間T_tの前において、分数結果、第
２図の語SKIN＝（f₁＋ｋ）が＜１であるとする。桁上げ
Ｃが生じないから、語CNTPRはＭ、即ち、語DPWの整数部
に等しい。第２図のパルスCLが第４図ｅの時間T_tで生じ
ると、語SKはf₂＝（f₁＋ｋ）となり、第４図ｆの語PERI
ODはＭと等しくなる。第４図ｊのリセットパルスRESET
は第２図の語CTが語PERIODと等しくなつた時に生じるの
で、カウンタ21の周期N_aの長さは第４図ａのクロツクCK
の周期t_CKのＭ周期に等しくなろうとする。カウンタ21
の周期N_a中の第４図ｄの時間t_CMaoで生じる対応事象e
_CMaoは、第４図ｂの周期N_aの開始時点T_Oから（Ｊ−１＋
f₁）×t_CK後に生じる。

２番目の仮定として、第４図ｅの時間T_t′の前で、分
数計算結果、即ち、第２図の後SKIN＝（f₁＋Ｋ）が＞１
であるとする。この場合は桁上げＣが加算器34で生成さ
れ、従つて、語CNTPRは（Ｍ＋１）となる。その結果、
第４図ｅの時間T_t′でパルスCLが生じると、第４図ｅの
語SKによつて表わされる分数f₃は（f₁＋ｋ）＋ｋ−１に
等しくなり、第４図ｆの語PERIODは（Ｍ＋１）に等しく
なる。従つて、第４図ｂのカウンタ21の周期N_bの長さは
クロツクCKの周期t_CKの（Ｍ＋１）個分に等しくなろう
とする。カウンタ21の周期N_b期間中、対応する事象e
_CMao′は、第４図ｂの周期N_bの開始時点T_O′から（Ｊ−
１＋f₁＋ｋ）×t_CK後に生じる。

次に、３番目の仮定として時間T_t″の前に、分数計算
結果、即ち、第２図の語SKIN＝（f₁＋2k−１）＋ｋが＜
１であるとする。桁上げＣは生成されないから、語CNTP
RはＭに等しい。従つて、第４図ｅの時間T_t″において
パルスCLが生じると、第４図ｆの対応する語PERIODはＭ
となる。従つて、第４図ｂのカウンタ21の周期N_cの長さ
はクロツクCKの周期t_CKのＭ個分となる。対応する事象e
_CMao″は、第４図ｂの周期N_cの開始時点T_O″から（Ｊ−
１＋f₁＋2k−１）×t_CK後に生起する。

以上のことから、次のような結論が出る。即ち、連続
する事象e_CMaoの第４図ｄに示す期間、t_CMao′−t_CMao
はクロツクCKの周期t_CKの〔T_O′−t_CMao〕＋〔t_CMao′
−T_O′〕＝〔Ｍ−（Ｊ−１＋f₁）〕＋〔Ｊ−１＋f₁＋
ｋ〕＝（Ｍ＋ｋ）個分となる。同様に、期間t_CMao″−t
_CMao′は、クロツクCKの周期t_CKの、〔T_O″−t_CMao′〕
＋〔t_CMao″−T_O″〕＝〔（Ｍ＋１）−（Ｊ−１＋f₁＋
ｋ）〕＋〔Ｊ−１＋f₁＋2k−１〕＝（Ｍ＋ｋ）個分とな
る。従つて、第４図ｄの連続する事象e_CMao間の間隔の
長さは、第２図の語DPWの内容（Ｍ＋ｋ）で表わされ
る。第４図ｂのある与えられた周期Ｎの長さは、例え
ば、クロツクCKの周期t_CKのＭ個分又は（Ｍ＋１）個分
となろう。しかし、周期Ｎの平均長は、後述するよう
に、第４図ｒに示す水平同期パルスH_Sの周期Ｈに等し
い。

周期N_aの時間T_tより前の第４図ｇにおける時間t_CHに
おいて、第２図のラツチ38中の分数ｆがラツチ45に保持
（セーブ）されて、語SKDが形成される。語SKの保持
（セービング）はデコーダ23からのパルスCHによつて行
われる。語SKDは右寄せされて、加算器34と同様の加算
器47の入力ポート47bに供給される。（Ｍ＋ｋ）を含ん
だ語DPWは、例えばライトシフタを含む２分割（÷２）
ユニツト46を通して、加算器47の他方の入力ボート47a
に供給され、そこで、（1/2）×（Ｍ＋ｋ）に等しい右
寄せされた語HDPWが形成される。加算器47における加算
結果の整数部であるIHPが加算器49の入力ポート49aに供
給される。プログラマブル遅延装置42からの語C_aが加算
器49の入力ポート49bに供給されて、語IHPと加算され、
語C_bが形成される。第４図ｇ及び第２図に示すスキユー
語SKBに、加算器47における各分数の加算結果の分数部
ｇが含まれる。

第４図ｈに示す時間t_CTBにおけるクロツクCKの端縁の
直後の周期t_CKの期間中、語C_bは０である。語C_b＝０の
時の語CM_bの状態と定義される第２図の語CM_boは、前に
語CM_aoについて述べたと同様にして規定される。語CM_ao
と同様に語CM_boは、第４図ｄの事象e_CMaoと同様な第４
図ｉに示す対応する周期的事象e_CMboを規定する。同じ
ように、第４図ｉの事象e_CMboは、例えば、第４図ｈの
時間t_CTBからｇ×t_CK後に生起する。

前述したように、語HDPWによつて制御される第１図の
プログラマブル遅延装置203は、第４図ｄの事象e_CMaoの
発生を、第１図ｉの事象e_CMboを規定する第２図の語HDP
Wの値に従って決まる量だけ遅らせる。事象e_CMboは第４
図ｄの対応する事象e_CMaoに対してH/2だけ遅延される。
第４図ｉの各事象e_CMboは、次に説明する例からも分か
るように、第４図ｄの連続する事象e_CMao相互間にある
対応する期間の中央で生起する。

第４図ｇに示すカウンタ21の周期N_aの間で、時間t_CH
より前では、第２図のラツチ45は分数f₁を保持してい
る。語HDPWは（1/2）×（Ｍ＋ｋ）に等しいから、加算
器47のポート47cに現われる加算結果は（1/2）×（Ｍ＋
ｋ）＋f₁に等しい。仮に、Ｍが奇数で（2A＋１）とする
と、この整数Ａは（Ｍ−１）/2に等しい。従つて、（1/
2）×（Ｍ＋ｋ）＋f₁は（Ａ＋1/2＋k/2＋f₁）となる。
更に、第４図ｇの語SKBの分数g₁、これは（1/2＋k/2＋f
₁）に等しい、が１より小さいと仮定する。従つて、語I
HPは、語HDPWの整数部Ａに等しい。語IHPとC_aが加算器4
9で加算されるので、第４図ｃの時間t_CTJからクロツクC
Kの周期T_CKのＡ個分が経過すると、第４図ｈの語C_bは０
になる。従つて第４図ｉの時間t_CMboにおける事象e_CMbo
は第４図ｃの時間t_CTJからＡ×t_CK＋（1/2＋k/2＋f₁）
×t_CKで生起する。時間t_CTJから対応する時間t_CMboまで
の全遅延時間、即ち第４図ｉのT_H/2、は〔（Ｍ−１）/2
＋（1/2＋k/2＋f₁）〕×t_CK＝〔（Ｍ＋ｋ）/2＋f₁〕×t
_CKに等しい。事象e_CMaoは時間t_CMao＝t_CTJ＋f₁×t_CKで
生起するから、第４図ｉの事象e_CMboは第４図ｄに示す
直前の事象e_CMaoから（（Ｍ＋ｋ）/2×t_CK後に生起す
る。Ｍと分数g₁とに関して上記とは別の仮定をしても同
じ結果が得られることは理解できよう。連続する事象e
_CMaoによつて規定される周期は（Ｍ＋ｋ）に等しいか
ら、第４図ｉに示す各事象e_CMboは、第４図ｄに示した
連続する事象e_CMaoとe_CMao′の間の期間t_CMao‐t_CMao′
の中央で生起する。後述するように、この発明の一態様
によれば、周期Ｈ毎に繰返す１つおきのリトレース期間
は第４図ｉに示す事象e_CMboの時間t_CMboに従つて発生す
る。更に、リトレース期間の他方のものは第４図ｄに示
す事象e_CMaoの時間t_CMaoに従つて発生する。

第２図の周波数f_Hの同期パルスH_Sの各々はクロツクCK
によつてサンプルされ、対応するサンプルがデジタル化
ユニツト61、例えばアナログ／デジタル変換器等、でデ
ジタル化され、通常の方法によつて語207を形成する。
連続するデジタル化された同期語207はデジタル低域通
過フイルタの入力ポート25aに供給される。フイルタ25
の出力に現われる連続するデジタル化同期語SYは同期位
相比較器22の入力ポート22aに供給される。後述するよ
うに、同期語SYは第４図ｄに示す各事象e_CMaoを第４図
ｒに示す対応同期パルスH_Sに同期させ、かつ、第２図の
周期長語DPWを得るために用いられる。

第３図ａ〜ｇは第２図の位相固定ループ回路20の同期
化を説明するためのタイミング図である。第２図、第３
図ａ〜ｇ及び第４図ａ〜ｒで使用されている参照番号の
記号の中で同じものは、同じ構成素子あるいは機能を示
す。第３図ａは理想的な台形水平同期パルスH_Sをデジタ
ル化して得られた第２図に示す連続するデジタル化同期
語SYの一例を示し、この語SYは第４図ｒ及び第３図ａに
示す期間Ｔ中で台形包絡線１を形成している。第３図ａ
の包絡線１は破線で示す前縁部72と後縁部73を有する。
時間T_bとT_eの間の全期間Ｔの間、各同期語SYは第３図ｄ
に示すクロツクCKの各前縁の後に現われる。語SYは包絡
線１に達する各語SYの大きさを表わす垂直の矢印によつ
て概略的に示されている。

第２図のデコーダ23が、第３図ｃ又は第４図ｌの時間
T_mにおいて、所定値の語CT（第２図）が生じた時、例え
ば語CTが315に等しくなつた時に制御パルスMSを発生さ
せる。制御パルスMSは位相比較器22の端子22bに供給さ
れ、後述するように語SYを形成する対応同期パルスH_Sと
位相比較される。

第５図は位相比較器22のブロック概略図である。第１
図〜第５図を通して同じ参照番号、記号は同じ素子ある
いは機能を示す。第５図に示した位相比較器22はアキユ
ムレータ26を備えており、このアキユムレータ26は、第
２図のデコーダ23からの信号CACの制御を受けて、第３
図ａの期間Ｔの開始時点T_bから時間T_mまで、連続する同
期語SYを初期値０から減算的に累算する。第５図のパル
スMSに関係する時間T_mで、フリツプフロツプ27の出力端
子27aの信号FFOが、第３図ｃに示すように、第１の論理
レベルから第２図の論理レベルに切換わる。第５図に示
すフリツプフロツプ27の信号FFOは、クロツク入力端子2
2bに制御パルスMSの前縁が受取られると、状態が変わ
る。時間T_mの後、第３図ａの期間Ｔの終了時間T_eまで、
信号CACの制御の下に、各同期語SYがアキユムレータ26
で加算的に累算され、減算とそれに続く加算の累計を含
んだ出力語ACWが供給される。

第３図ａには別のタイミングの例も示されており、こ
の第２の例においては、同期語SYはSY2として、包絡線
２を形成する垂直の矢印で概略図示されている。点線で
示した包絡線２は、包絡線１におけるものと同様の前縁
部70と後縁部71とを持つている。期間Ｔと同じ長さの期
間T₂内で語Y₂が供給される。期間T₂の中心点T_C2は期間
Ｔの中心点T_Cから遅延されている。ここで、各語SY2
は、その包絡線２の前縁部70における値が包絡線１の対
応する前縁部72における対応する語SY1よりも小さく、
かつ、後端部71における値は包絡線１の後縁部73におけ
る対応する語SY1の値よりも大きい。従つて、期間T₂の
終了時点T_e2における語ACWの加算合計は期間Ｔの終了時
点T_eにおける場合よりも正である。このように、語ACW
の大きさは、対応する期間T_C2‐T_m又はT_C‐T_mの長さに
比例する。従つて、語ACWの大きさと極性値とは、期間
Ｔの実際の中心点T_Cと、第３図ｂのパルスMSの前縁によ
つて規定される時間T_mとの差、即ちT_C‐T_mに対応する。

第５図のアキユムレータ26の出力語ACWは、スケーラ2
8の入力ポー28aに供給される。スケーラ28は語ACWか
ら、第３図ａの時間差、T_C‐T_mを、例えば（T_C‐T_m）／
t_CKに等しい比ｎの形で表わす語SCWを生成する。比ｎ
は、時間差T_C‐T_mに関して、例えば、クロツクCKの周期
t_CKの1/32の分解能（リゾルーシヨン）を持つている。

分数ｆを含んだ第２図の語SKが第５図の減算器30のポ
ート22dに供給されて語SCWから減算され、レジスタ31の
入力ポート22gに語SCWDが生成される。レジスタ31は各
語SCWDを記憶し、それを出力ポート22eに伝送して、第
５図に示すように位相語PHを生成する。従つて、この位
相語PHは（T_C‐T_m）／t_CK−ｆに等しい。この位相語PH
は、第３図ａの期間Ｔの終了時点T_eに続く第３図ｅの時
間T_rにおいて、クロツク端子22cに供給される第２図の
デコーダ23からのパルスCCにより、レジスタ31にクロツ
ク入力されクロツク出力される。

後で述べるように、時間T_CC＝T_m＋ｆ×t_CKが第３図ａ
の期間Ｔの中心の計算された発生時間あるいは予測発生
時間を表わす。時間T_CCと事象e_CMaoの対応する時間t
_CMaoとの間の時間は、本質質的に第３図ｄのクロツクCK
の周期t_CKの所定整数倍に等しい。従つて、時間T_CCも、
第４図ｄの事象e_CMaoの時間t_CMaoと同じ周期長（Ｍ＋
Ｋ）×t_CKで周期的に繰返す。従つて、事象e_CMaoの発生
を第４図ｒの対応同期パルスH_Sに同期させるためには、
第３図ａの期間Ｔの実際の中心点T_Cが計算された時間と
T_CCと一致すれば充分である。従つて、（T_C‐T_m）／t_CK
−ｆに等しい第２図の語PHは第３図ａに示した期間Ｔの
実際の中心点T_Cと計算上の中心点T_CCとの間の時間の差
を示す。第２図の語PHが正の時は、第３図ａの実際の中
心点T_Cは計算上の中心時間T_CCよりも大きい。即ち遅
い。逆に、第２図の語PHが負の時は、第３図ａの実際の
中心時間T_Cは計算された中心時間T_CCよりも小さい、即
ち早い。また、時間T_CCがT_Cと等しい時は、第２図の語P
Hは０となる。

位相語PHは第２図に示した従来構成のデジタル低域通
過フイルタ32に供給され、フイルタ32の出力語LPFOが形
成され、これが加算器33の入力ポート33bに供給され
る。フイルタ32は例えば、第３図ｆの対応する時点T_Sに
おいてデコーダ23によつて生成される水平周波数パルス
CLPFの制御の下に、各位相語PHを加算的に累算するアキ
ユムレータで構成することができる。時間T_Sは第３図ｅ
に示すパルスCCの時間T_rよりも後である。第２図の語PH
が定常状態で０の時は、低域通過フイルタ32からの語LP
FOは変化しない。例えば、負の位相語PHは語LPFOの値を
減少させ、一方、正の位相語PHは語LPFOの値を増大させ
る。水平周期長発生器33の加算器は、NTSC複合テレビジ
ヨン信号の所定期間Ｈ中に含まれるクロツクCKの周期t
_CKの正規の数を表わす語PRを語LPFOの整数部に加算し、
ポート33aに偏向周期語DPWを形成する。前述したよう
に、周期長語DPWは1Hスキユー語SKに加算されて、パル
スCLが第３図ｇの時間T_tで生じた時に、更新された語PE
RIODとSKとが生成される。時間T_tは第３図ｆの時間T_Sの
少し後に来る。

第３図ａにおいて、実際の中心時間T_Cが計算で得た中
心時間T_CCよりも遅いと仮定すると、第２図の位相語PH
は正の値をとる。位相語PHが更に正に増大すると、語DP
Wは大きくなる。第３図ａにおいて、続く期間Ｔでは、
この大きな語DPWが、前の中心時間T_CCからの間隔が前よ
りも大きい時間間隔を表わす計算された中心時間T_CCを
発生させる。従つて、この計算された中心時間T_CCは、
同時を行うために、実際の中心時間T_Cにより近づく。定
常状態、即ち同期状態では、第３図ｄの時間T_mにおける
クロツクCKの縁部は、期間Ｔの実際の中心時間T_Cからク
ロツクCKの周期t_CKの分数分ｆだけ早く生じる。この定
常状態、即ち同期状態では、第４図ｄ及びｉに示す事象
e_CMaoとe_CMbo（これはそれぞれ第２図の語CM_a及びCM_bに
付随するものであるが）の各々は、第４図ｒに示す対応
する水平同期パルスH_Sからそれぞれ対応する一定の時間
だけ遅れて生起する。

第２図のマルチプレクサ（MUX）40の選択（SELECT）
端子40Cに現われるフリツプフロツプ50の出力信号TOGGL
Eが第１の論理状態の時は、ポート40aにおける語CM_aは
右寄せされて、加算器で構成されたプログラマブル遅延
装置51の入力ポート51aに供給される。位相固定ループ
回路120の移相語LPFO′が右寄せされてプログラマブル
遅延装置51の加算器のポート51bに供給される。遅延装
置51の出力ポート51cに生成され、第４図ｋに概略的に
示すプログラマブル遅延装置51の加算結果の整数部を表
わしている語CMIがゼロ検出器52に供給される。ゼロ検
出器52は第４図ｋの語CMIが０になると、第４図ｍに示
すパルスSTARTを時間T_CMIOで生成する。パルスSTART
は、第２図のパルス発生器ユニツト53に供給されて、こ
の発生器から、通常の態様で、外部からの制御語WIDTH
により制御される幅ｗを持つたパルスPGPが生成される
ようにする。この語WIDTHはパルス発生器53の入力ポー
ト53cに供給される。パルスPGPはゲート遅延装置54に供
給される。ゲート遅延装置54は各パルスPGPをクロツクC
Kの周期t_CKの分数ｑ分がけ遅延させて、第４図ｎに示す
信号HORDRIVEの対応パルスのh_d生成する。第２図の遅延
装置51の出力ポート51cの語CMPの分数ｑがプログラマブ
ル遅延装置51の加算器における加算結果の分数部（小数
部）を表わす。第４図ｎのパルスh_d1の幅ｗは、例え
ば、第４図ｑに示すパルスf_b1の対応する幅と重なるに
充分な幅である。

ゲート遅延装置54は、例えば32個の均一な間隔で配置
されたタツプを持つたt_CKの時間遅延を与える遅延線を
備えたものを使用できる。例えば、第２図の語CMPの５
ビツトのある与えられた組合せにより、32個のタツプの
中の対応するタツプが選択されて、その数値に従つてク
ロツクCKの５周期t_CKの分数分だけパルスPGPを遅延させ
る。例えば、語CMPの分数ｑが（00101）₂に等しい時、
与えられる遅延はt_CKの32分５である。従つて、第４図
ｎに示す信号HORDRIVEの各成分パルスh_d1は、例えばq₁
を第２図の語CMPに含まれる分数とする時、時間（T_CMIO
＋q₁×t_CK）で生じる。

例えば第４図ｎの信号HORDRIVEのパルスh_d1成分の後
縁が生じると、信号TOGGLEの状態が第４図ｐに示すよう
に第２の状態に変化する。すると、この信号TOGGLEによ
つて、第２図のマルチプレクサ40のポート40bの信号CM_b
がプログラマブル遅延装置51の入力ポート51aに供給さ
れ、その出力ポート51cに語CMIとCMPの形で現われる。
この出力ポート51cの語CMI（第４図ｋ）が０になると、
ゼロ検出器52が時間T_CMIO′においてパルスSTARTを発生
する。これは前に時間T_CMIOに関して述べたと同様にし
て行われる。このように、第４図ｍの時間T_CMIO′は第
４図ｈに示す語C_bによつて決まる。続く第４図ｎの信号
HORDRIVEのパルスh_d2成分の後縁によつて第２図のフリ
ツプフロツプ55が第４図ｐに示すように第１の状態に復
帰し、前に述べたように、ポート40aの各語CM_aの語C_aと
SKとがプログラマブル遅延装置51の入力ポート51aに供
給される。従つて、この発明の一態様によれば、第４図
ｎの信号HORDRIVEの交互に現われる成分パルスh_dのタイ
ミングは、第２図のマルチプレクサ40の各ポート40aと4
0bのそれぞれに与えられる語CM_aとCM_bとによつて交互に
制御される。

例えば第４図ｑに示すような台形形状を持ち、水平フ
ライバックパルスから取出された偏向出力段41からのパ
ルスFLYBACKの各々が、デジタル化ユニツト61と同様の
デジタル化ユニツト61′でデジタル化されて、位相比較
器22′の入力ポート22a′に連続するデジタル化された
フライバツク語SY′を供給する。位相固定ループ回路12
0のフライバツク語SY′は位相固定ループ回路20の同期
語SYと同様のものである。位相比較器22′は位相固定ル
ープ回路20の位相比較器22と同様の構成にすることがで
きる。従つて、位相比較器22′のポート22a′〜22e′は
機能的に位相比較器22のポート22a〜22eに相当する。デ
コーダ23′がデコーダ23のパルスMS、CAC、CC及びCLPF
と同様のパルスMS′、CAC′、CC′及びCLPF′とを生成
するために、対応する所定値の語C_aを復号する。例えば
パルスCC′は端子22C′に供給される。同様に、スキユ
ー語SKが位相比較器22′のポート22d′に供給される。

例えば第３図ａに示す同期語SYの包絡線１と同様な台
形包絡線を表わすフライバツク語SY′が、第４図ｑに示
す実際の中心時間T_C′を有するリトレース期間Ｔ′中に
次々と生成されると仮定する。この期間Ｔ′と中心時間
T_C′とは第３図ａにおける期間Ｔと中心点T_Cと同様のも
のである。第４図ｑの例では、位相比較器22′の端子22
b′に供給される第２図のパルスMS′の前縁は、第４図
ｏに示すように、第４図ｄの時間t_CTJで生じる。位相比
較器22の動作と同じようにして、第２図の位相比較器2
2′のポート22e′における位相語PH′が対応する時間差
T_C′−t_CMaoを表わす。位相語PH′における頃t_CMaoは位
相比較器22の位相語PHにおける項T_CCに相当する。同じ
考え方をすると、第４図ｑのパルスFLYBACKの各パルスf
_b1の期間Ｔ′の中心点T_C′が第４図ｄの対応する時間t
_CMaoよりも大きい場合には、第２図の位相語PH′は正で
ある。一方、第４図ｑの時間T_C′が時間t_CMaoと等しけ
れば、第２図の位相語PH′はｏになる。

第２図の位相語PH′は符号補数化された語PHiを生成
する符号補数化ユニツト58に供給される。例えば、語P
H′が負である場合、PHiは正でかつ、語PH′と同じ絶対
値を持つ。語PHiは位相固定ルプ回路20のフイルタ32と
同様の低域通過デイジタルフイルタ32′に供給される。
このフイルタ32′の出力語LPFO′は、第４図ｒのパルス
H_Sの位相変動に対する低域通過フイルタ32の応答時間よ
りも短い応答時間を第４図ｑのパルスFLYBACKの位相変
動に対して呈する。位相語PH′が０の時に生じる第２図
の位相制御ループ回路120の定常状態においては、語LPF
O′は負で、その値は、第４図ｑに示すパルスFLYBACKの
１つおきのフライバツクパルスf_b1とf_b3の各中心点T_C′
が第４図ｄにおける時間t_CMao及びt_CMao′で生じるよう
にする値である。第４図ｎの信号HORDRIVEの例えば成分
パルスh_d1は第４図ｄにおける対応する時間t_CMaoより
も、（Ｑ＋ｈ）×t_CKに等しい期間t_LEADだけ早く生じ
る。こゝでＱとｎはそれぞれ第２図の語LPFO′の整数部
と分数部である。

プログラマブル遅延装置42の加算器に結合される第２
図の語NPWがデコーダ23′のパルスMS′とデコーダ23の
対応するパルスMSとの間の相対的なタイミングを制御す
る。語NPWの値を変えることにより、例えば第４図ｑと
ｒに示すパルスf_b1とH_saの中心時間T_C′とT_Cとの間の持
続時間が対応して変化する。

映像管のビーム電流が変化すると、アルタ電流が変化
する。出力段41のフライバツク変成器から引出されるア
ルタ電流が変化すると、第４図ｑのパルスf_b1と第４図
ｈのパルスh_d1との間の遅延時間も、水平出力スイツチ
ングトランジスタの蓄積時間が変化するために、変化し
てしまう。遅延時間のこのような変化によつて第４図ｑ
に示すパルスf_b1の期間T_C′−t_CMaoが０から正の値に変
化したと仮定してみる。この場合第１図の語PH′はより
正となり、語LPFO′はより負になる。従つて、第４図ｎ
に示す次のパルスh_d3が早目に生じ、その結果、第４図
ｑのパルスFLYBACKも早目に生じる。この結果、ビーム
電流変化によつて生じると仮定された上記パルスf_b1の
期間の変動を修正するように、次の期間T_C′−t_CMao′
の長さが小さくなる。

この発明の１つの特徴によれば、第２図の同じ値の語
LPFO′がそれぞれ事象e_CMaoとe_CMboとに対応する第４図
ｎの連続するパルスh_dのタイミングを制御する。例え
ば、第４図ｉにおける時間t_CMboが第４図ｄにおける時
間t_CMaoからH/2時間だけ隔たつているので、第４図ｑに
示し、又、前にも説明したように、第４図ｉの時間t
_CMboに対応する第４図ｑのフライバツクパルスFLYBACK
のパルスf_b2は、直前のパルスf_b1からH/2後に現われ
る。パルスf_b1は第４図ｄの時間t_CMaoに対応している。
従つて、低域通過フイルタ32′の第２図のパルスCLPF′
による更新は各水平期間Ｈ中で１回行われる。ここで、
デコーダ23′は、低域通過フイルタ32′の更新が、例え
ば第４図ｑのフライバツクパルスFLYBACKの周波数に相
当する2f_Hで行われるように設計してもよい。

第２図の同期パルスH_Sが存在しない時は、フイルタ32
の語LPFOが０となり、PR＝910と等しい語DPWによつて第
１図の構成は、NTSC方式における周期Ｈの正規の値の２
分の１に等しい910/2×t_CKだけ隔つたリトレース期間を
形成するように働く。

【図面の簡単な説明】

第１図はこの発明の一態様に基づく位相固定ループ回路
と位相制御ループ回路とを含む偏向回路の概略を示すブ
ロック回路図、第２図は第１図の偏向回路の詳細なブロ
ツク回路図、第３図は第２図の位相固定ループ回路の同
期化機能の説明に用いるタイミング図、第４図は第２図
の回路の動作説明用のタイミング図、第５図は第２図の
位相比較器の一実施例を示すブロツク回路図である。 253、54、41……それぞれ線偏向回路を構成する水平駆
動パルス発生器、ゲート遅延装置及び2f_H水平偏向回路
出力段、20……位相固定ループ回路、H_S……線同期入力
信号、CM_a、CM_b……それぞれ第１及び第２の周期的信
号、120……位相制御ループ回路、FLYBACK……偏向サイ
クルを表わす信号、HORDRIVE……第１と第２の偏向出力
信号。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭58−154970（ＪＰ，Ａ) 特開昭47−32725（ＪＰ，Ａ) 特開昭53−54953（ＪＰ，Ａ) 特開昭54−70723（ＪＰ，Ａ) 特開昭56−112183（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】線同期入力信号の１周期すなわち１−Ｈ期
間に線偏向回路の偏向出力信号の少なくとも第１および
第２の成分信号を発生し、上記第１と第２の両成分信号
が、それら各々の対応する偏向サイクルの周波数のタイ
ミングを制御して両偏向サイクルの周波数が上記入力信
号の周波数よりも高くなるようにする偏向装置であっ
て：クロックパルスを受取る入力と、受取ったクロックパル
スのカウント値を供給する出力とを有するカウンタと、上記カウンタの所定の出力カウンタ値を表わす信号と上
記線同期入力信号を表わす信号とをデジタル的に比較し
て上記線同期入力信号と同期した周期長調整デジタル語
を生成する位相比較器と、上記位相比較器および上記カウンタに結合されていて、
上記位相比較器の動作によって決まるカウントで上記カ
ウンタをリセットするリセット信号を供給する制御回路
と、を有する位相固定ループ回路と；上記位相固定ループ回路に結合されていて、相互間に位
相差のある少なくとも第１と第２の周期的信号を逐次生
成して、上記線同期入力信号の上記１−Ｈ期間に、上記
生成された周期的信号から上記偏向出力信号の第１およ
び第２の成分信号を生成する回路と；偏向サイクルを表わす信号と、上記第１および第２の周
期的信号のうちの少なくとも一方とに応答して、上記第
１および第２の成分信号のタイミングを制御する位相検
波器と、上記偏向出力信号に応答して、上記偏向サイク
ルの周波数が上記線同期入力信号の周波数よりも高くな
るように上記偏向出力信号の上記第１と第２の各成分信
号の発生に基づいて上記偏向サイクルの所定サイクルを
生成する線出力段と、を有する位相制御ループ回路であ
って、上記線出力段は上記偏向サイクルの周波数に関連
した或る周波数を持つ上記偏向サイクルを表わす信号を
発生して、上記位相制御ループ回路に上記偏向サイクル
の位相情報を供給するものである、位相制御ループ回路
と；を具えて成る偏向装置。