JP2608944B2 - Integrated multiple signal processing circuit - Google Patents
Integrated multiple signal processing circuitInfo
- Publication number
- JP2608944B2 JP2608944B2 JP63312011A JP31201188A JP2608944B2 JP 2608944 B2 JP2608944 B2 JP 2608944B2 JP 63312011 A JP63312011 A JP 63312011A JP 31201188 A JP31201188 A JP 31201188A JP 2608944 B2 JP2608944 B2 JP 2608944B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- channel
- control signal
- differential
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多チャンネルの信号処理回路を内蔵した集積
回路の如き一体形複数信号処理回路における、チャンネ
ル間クロストークの抑制に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to suppression of crosstalk between channels in an integrated signal processing circuit such as an integrated circuit having a built-in multi-channel signal processing circuit.
多チャンネルの信号処理回路においては、チャンネル
間の整合性とトラッキング特性が良く、小形化と低価格
化が図れる事により、集積回路化が進められている。2. Description of the Related Art In a multi-channel signal processing circuit, integrated circuits are being promoted because of good matching between channels and tracking characteristics, miniaturization and cost reduction.
例えば、ナショナル・セミコンダクタ社リニア・デー
タブック3(1988年)に記載された高精細カラーモニタ
用RGBビデオアンプLM123は、コントラスト・ブライト調
整機能等を有する半導体集積回路である。この集積回路
では3チャンネルのビデオ回路を1チップ化したことに
より、40dBの広いコントラスト可変範囲においても、電
圧ゲインのチャンネル間偏差が±0.3dBに抑えられてい
る。For example, the RGB video amplifier LM123 for a high definition color monitor described in National Semiconductor Linear Data Book 3 (1988) is a semiconductor integrated circuit having a contrast / brightness adjustment function and the like. In this integrated circuit, since the three-channel video circuit is integrated into one chip, the deviation of the voltage gain between channels is suppressed to ± 0.3 dB even in a wide contrast variable range of 40 dB.
しかし、多チャンネル集積回路にはチャンネル間クロ
ストークが大きいという問題点がある。例えば上記の従
来集積回路の場合にクロストークを−40dB以下に抑える
為には、ビデオ周波数を10MHz以下に制限しなければな
らない。However, the multi-channel integrated circuit has a problem that crosstalk between channels is large. For example, in the case of the above-mentioned conventional integrated circuit, in order to suppress the crosstalk to -40 dB or less, the video frequency must be limited to 10 MHz or less.
多チャンネル集積回路においてチャンネル間クロスト
ークが増大する原因は次のように考えられる。従来例を
示す第2図を用いて説明する。The cause of the increase in crosstalk between channels in a multi-channel integrated circuit is considered as follows. This will be described with reference to FIG. 2 showing a conventional example.
(a) チャンネル2と3,4の各チャンネルの信号線22
と23,24と各チャンネルを共通に制御する制御信号線21
との交差箇所の寄生容量31と32,33を介した信号漏え
い。(A) Signal lines 22 for channels 2 and 3 and 4
And control signal line 21 for controlling each channel in common with 23, 24
Signal leakage via the parasitic capacitances 31 and 32, 33 at the intersections with.
(b) 集積回路1内部の電源線41と接地線42のそれぞ
れのチャンネル間共通インピーダンス43と44を介した信
号漏えい。(B) Signal leakage via the common impedances 43 and 44 between the power supply line 41 and the ground line 42 inside the integrated circuit 1.
その他にも集積回路の端子間容量を介した信号漏えい
等が考えられるが、上記の2項目が主な原因である。ま
た、クロストーク抑制の為に各チャンネルに接合分離や
絶縁層分離を施しても、上記の原因は排除できない。Other possible causes include signal leakage through the inter-terminal capacitance of the integrated circuit, but the above two items are the main causes. Further, even if junction separation or insulation layer separation is performed on each channel to suppress crosstalk, the above-described causes cannot be eliminated.
本発明の目的は、多チャンネル集積回路の如き一体形
複数信号処理回路のチャンネル間クロストークを抑制す
ることである。SUMMARY OF THE INVENTION It is an object of the present invention to suppress crosstalk between channels in an integrated multiple signal processing circuit such as a multichannel integrated circuit.
上記目的は、下記の4項目に代表される手段のうちの
少なくともひとつの手段を採用することにより、達成さ
れる。The above object is attained by employing at least one of the means represented by the following four items.
(a) 少なくともひとつのあるチャンネルの信号線に
おいてそのチャンネル外からチャンネル内に渡って設け
られた配線が交差する箇所の信号線を1組の差動信号線
とする。その際、上記の配線との交差により生じる、上
記の配線と上記の1組差動信号線それぞれの間の寄生容
量の容量値をほぼ等しくする。(A) In a signal line of at least one channel, a signal line at a position where a wiring provided from outside the channel to inside the channel intersects is a set of differential signal lines. At that time, the capacitance value of the parasitic capacitance between the wiring and each of the pair of differential signal lines caused by the intersection with the wiring is made substantially equal.
(b) 少なくともあるひとつのチャンネルの信号線と
の交差を避けられない制御信号線を差動制御信号線と
し、差動制御信号を差動入力回路で受けて制御を行な
う。その際、上記の信号線との交差により生じる、上記
の信号線と上記の差動制御信号線それぞれの間の寄生容
量の容量値をほぼ等しくする。(B) A control signal line inevitable to intersect with a signal line of at least one channel is set as a differential control signal line, and control is performed by receiving a differential control signal by a differential input circuit. At this time, the capacitance value of the parasitic capacitance between the signal line and the differential control signal line caused by the intersection with the signal line is made substantially equal.
(c) 少なくともあるひとつのチャンネルの信号線と
の交差を避けられない制御信号線に直列抵抗を挿入す
る。(C) Insert a series resistor into a control signal line that cannot avoid crossing the signal line of at least one channel.
(d) 複数のチャンネル間で共通となる電源線或いは
接地線インピーダンスを有する場合に、少なくともある
ひとつのチャンネル内の信号回路の電源線或いは接地線
に、定電流源或いは定電流回路を直列挿入する。(D) When a power line or a ground line impedance common to a plurality of channels is provided, a constant current source or a constant current circuit is inserted in series into a power line or a ground line of a signal circuit in at least one channel. .
上記の4項目に代表される手段に関する作用を、それ
ぞれの項目番号に対応させて下記の4項目に説明する。The operation of the means represented by the above four items will be described in the following four items corresponding to the respective item numbers.
(a) 上記の配線と上記の1組の差動信号線それぞれ
の間のほぼ等しい容量の寄生容量は、上記の1組の差動
信号線それぞれから上記の配線に漏えいする信号のそれ
ぞれの伝達関数をほぼ等しくする。それにより、上記の
1組の差動信号線から上記の配線に漏えいする信号はほ
ぼ打ち消され、他チャンネルへのクロストークを抑制す
ることができる。(A) Parasitic capacitances of substantially equal capacitance between the wiring and each of the pair of differential signal lines are transmitted to each of the signals leaking from each of the pair of differential signal lines to the wiring. Make the functions approximately equal. Thereby, the signal leaking from the above-mentioned pair of differential signal lines to the above-mentioned wiring is almost canceled, and crosstalk to another channel can be suppressed.
(b) 上記の信号線と上記の差動制御信号線それぞれ
の間のほぼ等しい容量の寄生容量は、上記の信号線から
上記の差動制御信号線それぞれに漏えいする信号をほぼ
等しくする。上記の差動制御信号が入力される差動入力
回路は、ほぼ等しい同相信号として入力される上記の漏
えい信号の影響を除去する。それにより上記の差動制御
信号への信号漏えいによるクロストークを抑制すること
ができる。(B) Parasitic capacitances of substantially equal capacitance between the signal lines and the differential control signal lines make signals leaking from the signal lines to the differential control signal lines approximately equal. The differential input circuit to which the differential control signal is input eliminates the influence of the leakage signal input as substantially equal in-phase signals. Thereby, crosstalk due to signal leakage to the differential control signal can be suppressed.
(c) 上記の制御信号線に挿入する直列抵抗は、抵抗
と接地電位の間に寄生する分布容量により低域通過フィ
ルタを形成する。従って、制御信号の周波数が漏えい信
号の周波数よりも低い場合には、上記の信号線から上記
の制御信号線に漏えいした信号を除去することができ、
上記の制御信号線を介してクロストークを抑制すること
ができる。(C) The series resistor inserted into the control signal line forms a low-pass filter due to the distributed capacitance between the resistor and the ground potential. Therefore, when the frequency of the control signal is lower than the frequency of the leak signal, the signal leaked from the signal line to the control signal line can be removed,
Crosstalk can be suppressed via the control signal line.
(d) 上記の定電流源或いは定電流回路は、上記の複
数のチャンネル間に共通となる電源線或いは接地線イン
ピーダンスに流れる信号電流を抑制する作用を有する。
それにより、上記の電源線或いは接地線インピーダンス
を介したクロストークを抑制することができる。(D) The constant current source or the constant current circuit has an action of suppressing a signal current flowing through a power supply line or a ground line impedance common to the plurality of channels.
Thereby, the crosstalk via the power supply line or the ground line impedance can be suppressed.
以下、本発明の一実施例を第3図により説明する。第
3図は2と3,4の3チャンネルの信号処理回路を内蔵し
た集積回路を示している。配線210は、上記のチャンネ
ル内の差動信号線221と222,231と232,241と242の3組と
交差している。配線210がチャンネル2と3,4を制御する
為の制御信号線である場合には、1点破線211と212,213
で示す配線を接続して表わすことができるが、第3図の
場合、配線210は制御信号線に限定されず、配線であれ
ば全てを含む。Hereinafter, an embodiment of the present invention will be described with reference to FIG. FIG. 3 shows an integrated circuit in which signal processing circuits of three channels of 2, 3 and 4 are built. The wiring 210 crosses three sets of the differential signal lines 221 and 222, 231 and 232, 241 and 242 in the above-mentioned channel. When the wiring 210 is a control signal line for controlling the channels 2 and 3 and 4, the one-dot broken lines 211 and 212 and 213
In the case of FIG. 3, the wiring 210 is not limited to the control signal line, and includes all wirings.
以下の説明はチャンネル2を代表として行う為、他の
チャンネル3と4にも同様の事が成り立つ。配線210と
差動信号線221と222のそれぞれの交差により生じる寄生
容量をそれぞれ311と312とする。寄生容量311と312の容
量をほぼ等しくする方法例を説明するため、上記の交差
箇所付近の集積回路の構造図を第4図に示す。第4図に
おいて、60はSiO2酸化膜層、61はSiやGaAs等による半導
体層を示し、配線210と214,差動信号線221と222はAlや
ポリシリコンによる多層配線により構成される。(配線
214は後述する他の実施例に用いられる。)上記の寄生
容量311と312は、上記の配線構造の間に寄生する分布容
量となる。しかし、その配線構造の対称性より、第4図
の上面図を示した第5図において斜線部で示した交差部
2101と2102の面積を等しくすることにより、上記の寄生
容量311と312の容量はほぼ等しい大きさになる。(実際
には半導体層61に起因する電界と周辺配線の影響によ
り、若干の容量偏差を生じる。)また、第4図において
は酸化膜層内の交差による寄生容量のみを論じたが、半
導体層内の多層の配線構造の間に生じる寄生容量及び酸
化膜層と半導体層のそれぞれの配線構造の間に生じる寄
生容量についても、上記と同様にして等しい容量値が得
られる。また上記の方法は、混成集積回路においても容
易に応用できる。Since the following description is made with channel 2 as a representative, the same applies to the other channels 3 and 4. Parasitic capacitances 311 and 312 caused by the intersections of the wiring 210 and the differential signal lines 221 and 222, respectively. In order to explain an example of a method for making the capacitances of the parasitic capacitances 311 and 312 substantially equal, FIG. 4 shows a structural diagram of the integrated circuit near the intersection. In FIG. 4, reference numeral 60 denotes an SiO 2 oxide film layer, 61 denotes a semiconductor layer made of Si or GaAs, etc., and the wirings 210 and 214, and the differential signal lines 221 and 222 are formed by multilayer wiring made of Al or polysilicon. (wiring
214 is used in another embodiment described later. The parasitic capacitances 311 and 312 are distributed capacitances parasitic between the wiring structures. However, due to the symmetry of the wiring structure, the intersection indicated by the hatched portion in FIG. 5 showing the top view of FIG.
By making the areas 2101 and 2102 equal, the capacitances of the parasitic capacitances 311 and 312 are almost equal. (Actually, there is a slight capacitance deviation due to the electric field caused by the semiconductor layer 61 and the influence of the peripheral wiring.) In FIG. 4, only the parasitic capacitance due to the intersection in the oxide film layer is discussed. The same capacitance value can be obtained in the same manner as described above with respect to the parasitic capacitance generated between the multi-layered wiring structures in the semiconductor device and the parasitic capacitance generated between the respective wiring structures of the oxide film layer and the semiconductor layer. Further, the above method can be easily applied to a hybrid integrated circuit.
上記の方法例により得られたほぼ等しい容量値の寄生
容量311と312により、上記の差動信号線221と222のそれ
ぞれから上記の配線210に漏えいする信号の伝達関数
は、ともにほぼ等しくなる。このことにより、上記の差
動信号線221と222から上記の配線210に漏えいする信号
はほぼ打ち消される。結果として、第3図に示した実施
例を用いれば、チャンネル2と3,4からの配線210を介し
た信号漏えいを抑制できる。By the parasitic capacitances 311 and 312 having substantially the same capacitance value obtained by the above method example, the transfer functions of the signals leaking from each of the differential signal lines 221 and 222 to the wiring 210 become substantially equal. As a result, the signal leaking from the differential signal lines 221 and 222 to the wiring 210 is almost cancelled. As a result, if the embodiment shown in FIG. 3 is used, signal leakage from the channels 2 and 3, 4 via the wiring 210 can be suppressed.
以上の実施例は、3チャンネル内蔵集積回路に限ら
ず、多チャンネル内蔵集積回路については言うまでもな
く、単チャンネル集積回路においても周辺回路へのクロ
ストークを抑制する技術として応用できる。また、チャ
ンネル間においては、上記の寄生容量値を等しくする必
要のない事は言うまでもない。さらに付け加えると、上
記の実施例は、信号線と配線が交差する箇所のみを限定
するので、交差のない範囲の信号は平衡伝送されようと
不平衡伝送(第3図)であろうとかまわない。The embodiments described above are not limited to the three-channel built-in integrated circuit, and can be applied to a single-channel integrated circuit as well as a multi-channel built-in integrated circuit as a technique for suppressing crosstalk to peripheral circuits. Needless to say, it is not necessary to equalize the above parasitic capacitance values between channels. In addition, since the above-described embodiment limits only the points where signal lines and wirings intersect, signals in a range where there is no intersection may be transmitted in a balanced or unbalanced manner (FIG. 3).
次に、本発明の第2項の実施例を第6図を用いて説明
する。第6図においては、信号線22と23,24のうちの少
なくともひとつの信号線と交差せざるを得ない制御線の
制御信号を、差動制御信号線210と214を用いた差動制御
信号として伝送し、この差動制御信号を差動入力回路71
と72,73に入力して所望の制御を行なう。但し、差動入
力回路のそれぞれにおいて、反転入力と非反転入力の入
力インピーダンスは相等しいか、差動制御信号線210と2
14のそれぞれのインピーダンスが等しくなるように設定
される。この場合も、例えばチャンネル2における信号
線22と差動制御信号線214と210のそれぞれの交差により
生じる寄生容量313と314をほぼ等しい容量値とする。構
成方法は第3図に示した寄生容量311と312の場合と同様
である。Next, the second embodiment of the present invention will be described with reference to FIG. In FIG. 6, the control signal of the control line which must cross at least one of the signal lines 22 and 23 and 24 is a differential control signal using the differential control signal lines 210 and 214. And transmits the differential control signal to the differential input circuit 71.
And 72 and 73 to perform desired control. However, in each of the differential input circuits, the input impedances of the inverting input and the non-inverting input are equal or the differential control signal lines 210 and 2
The impedance of each of the fourteen is set to be equal. Also in this case, for example, the parasitic capacitances 313 and 314 generated by the intersections of the signal line 22 and the differential control signal lines 214 and 210 in the channel 2 are set to substantially equal capacitance values. The configuration method is the same as the case of the parasitic capacitances 311 and 312 shown in FIG.
上記の寄生容量313と314は、上記の信号線22から上記
の差動制御信号線のそれぞれ214と210に漏えいする信号
をほぼ等しくする。これは、信号の漏えい箇所において
差動制御信号線214と210のそれぞれの入力インピーダン
スは、ほぼ等しいと見なせるからである。The parasitic capacitances 313 and 314 substantially equalize signals leaking from the signal line 22 to the differential control signal lines 214 and 210, respectively. This is because the input impedance of each of the differential control signal lines 214 and 210 can be considered to be substantially equal at the signal leakage location.
従って、上記の漏えい信号は同相信号として、差動入
力回路71と72,73のそれぞれにおいて除去される。結果
として、第6図に示す実施例を用いることにより、上記
の差動制御信号への信号漏えいによるクロストークを抑
制する事ができる。Therefore, the leakage signal is removed as a common-mode signal in each of the differential input circuits 71, 72, and 73. As a result, by using the embodiment shown in FIG. 6, it is possible to suppress the crosstalk due to the signal leakage to the differential control signal.
以上の実施例は、3チャンネル内蔵集積回路に限ら
ず、多チャンネル内蔵集積回路に対しても応用できる事
は言うまでもない。そして、制御信号線がひとつのチャ
ンネルの信号線とのみ交差する場合にも、本発明は有効
である。また、チャンネル間においては、上記の寄生容
量値または差動制御信号線の入力インピーダンスを等し
くする必要のない事も自明である。(差動制御信号線は
一般に長い配線となり、寄生する分布インピーダンスの
影響で、各チャンネルの信号線との交差箇所における入
力インピーダンスが異なる場合がある。) さらに、本発明の第3項の実施例を第7図を用いて説
明する。第7図においては、信号線22と23,24のうちの
少なくともひとつの信号線と交差せざるを得ない制御信
号線21に直列抵抗81と82,83を挿入する。It goes without saying that the above embodiment can be applied not only to a three-channel built-in integrated circuit but also to a multi-channel built-in integrated circuit. The present invention is also effective when the control signal line crosses only the signal line of one channel. It is also obvious that it is not necessary to equalize the parasitic capacitance value or the input impedance of the differential control signal line between the channels. (In general, the differential control signal line is a long wiring, and the input impedance at the intersection with the signal line of each channel may be different due to the influence of parasitic distributed impedance.) Further, the third embodiment of the present invention will be described. Will be described with reference to FIG. In FIG. 7, series resistors 81, 82 and 83 are inserted into a control signal line 21 which must cross at least one of the signal lines 22 and 23 and 24.
これらの直列抵抗は81に代表されるように、抵抗と接
地電位の間に寄生する分布容量により、低域通過フィル
タを形成する。寄生する分布容量は、集積回路の抵抗構
造における抵抗体面積に対して比例関係に近い特性をも
つ。ここで、上記の制御信号線21に上記の信号線から漏
えいする信号は、その大部分を配線の交差による寄生容
量を介した高周波信号が占める場合が多い。また、制御
信号は低周波である場合が多い。従って、上記の直列抵
抗は上記の抵抗体面積を大きくした方が好ましい。さら
に、集積回路の制御動作への影響を考えると、上記の直
列抵抗の抵抗値を低くした方が好ましい。上記の直列抵
抗にい関するこれらの条件は、集積回路の抵抗特性と整
合する。なお、以上の抵抗に関する考察は、集積回路が
半導体回路であるか混成回路であるかに依存しないこと
は言うまでもない。These series resistances, as represented by 81, form a low-pass filter by the distributed capacitance parasitic between the resistance and the ground potential. The parasitic distributed capacitance has a characteristic close to a proportional relationship with the resistor area in the resistance structure of the integrated circuit. Here, most of the signal leaking from the signal line to the control signal line 21 is occupied by a high-frequency signal via a parasitic capacitance due to crossing of wiring. Also, the control signal often has a low frequency. Therefore, it is preferable that the above-mentioned series resistance be made larger in the above-mentioned resistor area. Further, considering the influence on the control operation of the integrated circuit, it is preferable to lower the resistance value of the series resistor. These requirements for the series resistance are consistent with the resistance characteristics of the integrated circuit. Needless to say, the above consideration regarding the resistance does not depend on whether the integrated circuit is a semiconductor circuit or a hybrid circuit.
従って、第7図に示す実施例を用いる事により、上記
の信号線22や23,24から上記の制御信号線21に漏えいし
た信号を除去することができる。Therefore, by using the embodiment shown in FIG. 7, it is possible to remove the signal leaked from the signal lines 22, 23, and 24 to the control signal line 21.
また、上記の直列抵抗は上記の制御信号線上であれば
任意の位置に挿入することができる。例えば、集積回路
に内蔵された各チャンネルの間に挿入したり、制御信号
線と各チャンネルの信号線の交差箇所を挾むように挿入
する(後者の場合、交差箇所を有するチャンネル内にお
いても挿入すれば、自己帰還による発振対策にもな
る)。Further, the series resistor can be inserted at an arbitrary position on the control signal line. For example, it is inserted between the channels built in the integrated circuit or inserted so as to sandwich the intersection of the control signal line and the signal line of each channel (in the latter case, it is inserted even in the channel having the intersection). , As well as measures against oscillation due to self-feedback).
以上のことより、本発明を用いることで制御信号線を
介したクロストークを抑制できる。また、以上の実施例
は、3チャンネル内蔵集積回路に限らず、多チャンネル
内蔵集積回路に対しても応用できることは言うまでもな
い。As described above, by using the present invention, crosstalk via the control signal line can be suppressed. Further, it goes without saying that the above embodiments can be applied not only to a three-channel built-in integrated circuit but also to a multi-channel built-in integrated circuit.
また、本発明の第4項の実施例を第8図により説明す
る。第8図においては、チャンネル間で共通となる接地
線42が存在する場合を仮定する。このような状況は、集
積回路の端子数に制約がある場合等にしばしば発生す
る。第8図では、各チャンネル内の信号回路51から56の
接地線に定電流源或いは定電流回路の91から96を直列挿
入している。The embodiment of the fourth aspect of the present invention will be described with reference to FIG. In FIG. 8, it is assumed that a common ground line 42 exists between the channels. Such a situation often occurs when the number of terminals of the integrated circuit is limited. In FIG. 8, constant current sources or constant current circuits 91 to 96 are inserted in series to the ground lines of the signal circuits 51 to 56 in each channel.
以上の構成を用いることにより、チャンネル間で共通
となる接地線インピーダンス44に流れる信号電流が抑え
られ、この接地線インピーダンスを介したクロストーク
を抑制することができる。逆に、クロストークを抑えつ
つ集積回路の電源や接地の端子数を削減できる。By using the above configuration, the signal current flowing to the ground line impedance 44 common to the channels can be suppressed, and crosstalk via the ground line impedance can be suppressed. Conversely, the number of power and ground terminals of the integrated circuit can be reduced while suppressing crosstalk.
また、第8図において、上記の信号回路の電源線に流
れる信号電流が接地線を流れる電流にほぼ等しい場合に
は、定電流源或いは定電流回路91や92を接地線側からは
ずし、電源線側のそれぞれ4311や4312の箇所に以前と同
一方向にして直列挿入することができる。In FIG. 8, when the signal current flowing through the power supply line of the above signal circuit is substantially equal to the current flowing through the ground line, the constant current source or the constant current circuits 91 and 92 are disconnected from the ground line side, It can be inserted in series in the same direction as before at 4311 and 4312 on each side.
本発明の原理は、チャンネル間で共通となる電源線或
いは接地線インピーダンスに流れる信号電流を抑制する
ことであるので、各チャンネル内の信号回路のすべて
を、定電流源或いは定電流回路を用いた回路構成に変更
する必要はなく、電源線或いは接地線に流れる信号電流
の大きい信号回路にのみ変更を要する。また、用いる定
電流源や定電流回路の部分は、上記のチャンネル間共通
インピーダンスに流れる信号電流の大きくならない範囲
で抵抗に置き換えることができる。Since the principle of the present invention is to suppress the signal current flowing in the power supply line or the ground line impedance common to the channels, all the signal circuits in each channel use a constant current source or a constant current circuit. It is not necessary to change the circuit configuration, and only the signal circuit having a large signal current flowing through the power supply line or the ground line needs to be changed. In addition, the constant current source and the constant current circuit used can be replaced with resistors as long as the signal current flowing through the common impedance between the channels does not increase.
ここで、91から96の定電流源或いは定電流回路を電源
線或いは接地線に直列挿入した信号回路の例を第9図か
ら第14図に示す。第9図から第11図までは信号回路が差
動増幅回路である場合の例である。エミッタ間インピー
ダンスが5121と5122の接続であろうと(第9図)、512
の接続であろうとも(第10図)、電源線或いは接地線に
定電流源或いは定電流回路91や911,912が直列挿入され
た差動増幅回路であれば実施例となり得る。同様に出力
インピーダンスが受動素子5125や5126であろうと(第9
図と第10図)、能動素子5127や5128であろうとも(第11
図)実施例となり得る。Here, FIGS. 9 to 14 show examples of signal circuits in which 91 to 96 constant current sources or constant current circuits are inserted in series into a power supply line or a ground line. FIGS. 9 to 11 show examples in which the signal circuit is a differential amplifier circuit. Regardless of whether the emitter-to-emitter impedance is a connection between 5121 and 5122 (FIG. 9),
(FIG. 10), the embodiment can be applied to a differential amplifier circuit in which a constant current source or constant current circuits 91, 911, and 912 are inserted in series to a power supply line or a ground line. Similarly, regardless of the output impedance of the passive element 5125 or 5126 (No. 9
(Fig. 10 and Fig. 10), regardless of the active element 5127 or 5128 (Fig. 11).
FIG.
第12図は定電源或いは定電流回路91を負荷としたエミ
ッタ接地増幅回路を示す。同様に、定電流源或いは定電
流回路を負荷としたコレクタ接地増幅回路(第13図)と
ベース接地増幅回路も実施例となり得る。また、定電流
源或いは定電流回路によりバイアス電流を流すベース接
地増幅回路を第14図に示す。FIG. 12 shows a common-emitter amplifier circuit with a constant power supply or constant current circuit 91 as a load. Similarly, a common-grounded amplifying circuit (FIG. 13) and a common-base amplifying circuit using a constant-current source or a constant-current circuit as a load can be an embodiment. FIG. 14 shows a grounded base amplifier circuit in which a bias current is supplied by a constant current source or a constant current circuit.
以上の第9図から第14図に示した回路例のいずれも、
電源と能動素子,定電流源或いは定電流回路の極性を反
転できることは言うまでもない。また、各能動素子には
トランジスタのほかにFET(GaAs素子も含む)の各種半
導体素子等の集積回路で使用できる素子はすべて含まれ
る。In each of the circuit examples shown in FIGS. 9 to 14,
It goes without saying that the polarities of the power supply and the active element, the constant current source or the constant current circuit can be reversed. Each active element includes all elements that can be used in an integrated circuit such as various semiconductor elements such as FETs (including GaAs elements) in addition to transistors.
最後に本発明の第1項から第4項までを同時に実施し
た場合の実施例を第1図に示して、本発明の特徴を最も
よく表わす図とする。第1図においては各チャンネルで
共通の接地端子12を使用している。第1図の実施例を高
精細ディスプレイ用ビデオ集積回路に実施したところ、
信号周波数100MHzにおいてチャンネル間クロストークを
−44dB以下に抑えることができた。Finally, FIG. 1 shows an embodiment in which the first to fourth items of the present invention are simultaneously carried out, so that the characteristics of the present invention are best represented. In FIG. 1, a common ground terminal 12 is used for each channel. When the embodiment of FIG. 1 is applied to a video integrated circuit for a high definition display,
At a signal frequency of 100 MHz, crosstalk between channels could be suppressed to -44 dB or less.
以上に本発明の第1項から第4項の実施例を詳細に説
明したが、いずれの実施例も集積回路に適用できること
は言うまでもなく、表面実装回路等の軽薄短小化技術に
も本発明は実施できる。Although the embodiments of the first to fourth aspects of the present invention have been described in detail above, it is needless to say that any of the embodiments can be applied to an integrated circuit. Can be implemented.
また、一般的に単一のチャンネルのみを内蔵する集積
回路を広帯域化する技術により、多チャンネル内蔵集積
回路の各チャンネルの信号増幅周波数帯域は容易に拡大
できる(但し、集積回路の消費電力とパッケージの端子
数等による制約は回避できない)。しかし、一般的にチ
ャンネル間クロストークが周波数の上昇に従って増大す
る特性を示すため、多チャンネル内蔵集積回路の使用可
能周波数帯域は制限されてきた。従って、本発明を用い
ることにより、多チャンネル集積回路の周波数帯域を大
幅に拡大できる。In general, the signal amplification frequency band of each channel of a multi-channel integrated circuit can be easily expanded by using a technique for broadening an integrated circuit including only a single channel (however, the power consumption of the integrated circuit and the package) The restrictions due to the number of terminals cannot be avoided). However, since the crosstalk between channels generally shows a characteristic that increases as the frequency increases, the usable frequency band of the multi-channel built-in integrated circuit has been limited. Therefore, by using the present invention, the frequency band of the multi-channel integrated circuit can be greatly expanded.
以上詳細に説明したように本発明によれば、クロスト
ークを抑制できると言う効果がある。As described above in detail, according to the present invention, there is an effect that crosstalk can be suppressed.
本発明を半導体集積回路に実施したところ、チャンネ
ル間クロストークを100MHzにおいて−44dB以下に抑制す
ることができた。When the present invention was applied to a semiconductor integrated circuit, crosstalk between channels could be suppressed to -44 dB or less at 100 MHz.
本発明を用いることにより、多チャンネル集積回路の
如き一体形複数信号処理回路の周波数帯域を大幅に拡大
することができる。By using the present invention, the frequency band of an integrated multiple signal processing circuit such as a multi-channel integrated circuit can be greatly expanded.
第1図は本発明の一実施例を示す回路図、第2図は従来
例を示す回路図、第3図は本発明の他の実施例を示す回
路図、第4図及び第5図は配線間の寄生容量の説明図、
第6図は本発明のさらに他の実施例を示す回路図、第7
図は本発明のさらに他の実施例を示す回路図、第8図は
本発明のさらに他の実施例を示す回路図、第9図乃至第
14図は第8図に示した信号回路の具体例を示す回路図で
ある。 1……集積回路 2,3,4……各チャンネル 21,210,214……制御信号線 22,221,222……信号線 71,72,73……差動入力回路 81,811,812……直列抵抗 91,92,911,912……定電流源或いは定電流回路。FIG. 1 is a circuit diagram showing one embodiment of the present invention, FIG. 2 is a circuit diagram showing a conventional example, FIG. 3 is a circuit diagram showing another embodiment of the present invention, FIG. 4 and FIG. Explanatory diagram of the parasitic capacitance between the wirings,
FIG. 6 is a circuit diagram showing still another embodiment of the present invention, and FIG.
FIG. 9 is a circuit diagram showing still another embodiment of the present invention, FIG. 8 is a circuit diagram showing still another embodiment of the present invention, and FIGS.
FIG. 14 is a circuit diagram showing a specific example of the signal circuit shown in FIG. 1 integrated circuit 2,3,4 each channel 21,210,214 control signal line 22,221,222 signal line 71,72,73 differential input circuit 81,811,812 series resistance 91,92,911,912 constant current source or Constant current circuit.
Claims (4)
つのあるチャンネルを特定チャンネルとするとき、該特
定チャンネルの信号線に対して、該特定チャンネル外か
ら該特定チャンネル内に渡り設けられた配線が交差する
場合、その交差する箇所の信号線部分を、1組の差動信
号線から成るものとし、上記1組の差動信号線を構成す
る各々の信号線と上記配線との間の各交差部の面積をほ
ぼ等しい大きさに近付けることにより、上記1組の差動
信号線を構成する各々の信号線と上記配線との間に生じ
る各寄生容量を、ほぼ等しい容量値として、上記信号線
と上記配線との間のクロストークを阻止したことを特徴
とする一体形複数信号処理回路。When at least one of a plurality of channels is a specific channel, a wiring provided from outside the specific channel to inside the specific channel crosses a signal line of the specific channel. In this case, the signal line portion at the intersection is formed of a set of differential signal lines, and each intersection between each signal line constituting the set of differential signal lines and the wiring is provided. Of each of the differential signal lines, the parasitic capacitance generated between each of the signal lines constituting the set of differential signal lines and the wiring is set to be substantially equal to each other. An integrated multiple signal processing circuit, wherein crosstalk with the wiring is prevented.
ひとつのチャンネルを特定チャンネルとするとき、該特
定チャンネルの信号線との交差配置を避けられない所の
制御信号線を、2本の制御信号線で構成される差動制御
信号線から成るものとし、差動制御信号を受けて制御を
行なう為の同相信号抑制機能を備えた差動入力回路を上
記差動制御信号線に接続して所要の制御を行うものと
し、上記差動制御信号線を構成する各制御信号線と上記
特定チャンネルの信号線との間の各交差部の面積をほぼ
等しい大きさに近付けることにより、上記差動制御信号
線を構成する各制御信号線と上記特定チャンネルの信号
線との間に生じる各寄生容量をほぼ等しい容量値とし
て、上記信号線と上記制御信号線との間に起きるクロス
トークが上記所要の制御に及ぼす影響を抑えたことを特
徴とする一体形複数信号処理回路。2. When at least one channel among a plurality of channels is set as a specific channel, two control signal lines which cannot be avoided at the intersection with the signal line of the specific channel are used. It is necessary to connect a differential input circuit with a common-mode signal suppression function for receiving and controlling the differential control signal to the differential control signal line. By making the area of each intersection between each control signal line constituting the differential control signal line and the signal line of the specific channel almost equal to each other, the differential control is performed. Assuming that each parasitic capacitance generated between each control signal line constituting the signal line and the signal line of the specific channel is a substantially equal capacitance value, the crosstalk generated between the signal line and the control signal line is the required value. System Integral multiple signal processing circuits, characterized in that it suppresses the influence on.
ひとつのチャンネルを特定チャンネルとするとき、該特
定チャンネルの信号線と交差状態にある制御信号線上の
1点と、該制御信号線が各チャンネルへ接続される、そ
の各接続点と、の間に、半導体抵抗や表面実装回路上の
抵抗の如き、分布静電容量の寄生した抵抗素子を接続す
ることにより、抵抗と容量から成る低域通過フィルタを
形成させ、上記特定チャンネルの信号線から上記制御信
号線に漏洩した高周波信号成分を上記低域通過フィルタ
により減衰させるようにしたことを特徴とする一体形複
数信号処理回路。3. When at least one channel among a plurality of channels is a specific channel, one point on a control signal line crossing a signal line of the specific channel and the control signal line are connected to each channel. A low-pass filter composed of a resistor and a capacitor by connecting a resistance element with a distributed capacitance, such as a semiconductor resistor or a resistor on a surface mount circuit, between each of the connection points. Wherein the high-frequency signal component leaked from the signal line of the specific channel to the control signal line is attenuated by the low-pass filter.
ンネル間で共通に電源線或いは接地線を有し、上記複数
チャンネルの全チャンネル内において、各チャンネル内
の全信号回路と上記電源線或いは接地線との間に、定電
流源或いは定電流回路を各々直列に挿入接続したことに
より、或るチャンネルから他チャンネルへ上記電源線或
いは接地線を介して漏洩するクロストークを阻止したこ
とを特徴とする一体形複数信号処理回路。4. A power supply line or a ground line common to a plurality of channels among a plurality of channels, and in all of the plurality of channels, all signal circuits in each channel and the power supply line or the ground line are provided. And a constant current source or a constant current circuit inserted in series between them to prevent crosstalk from leaking from a certain channel to another channel via the power supply line or the ground line. Integrated multiple signal processing circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63312011A JP2608944B2 (en) | 1988-12-12 | 1988-12-12 | Integrated multiple signal processing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63312011A JP2608944B2 (en) | 1988-12-12 | 1988-12-12 | Integrated multiple signal processing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02158165A JPH02158165A (en) | 1990-06-18 |
| JP2608944B2 true JP2608944B2 (en) | 1997-05-14 |
Family
ID=18024136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63312011A Expired - Lifetime JP2608944B2 (en) | 1988-12-12 | 1988-12-12 | Integrated multiple signal processing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2608944B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07135457A (en) * | 1993-09-16 | 1995-05-23 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
| US6909127B2 (en) | 2001-06-27 | 2005-06-21 | Intel Corporation | Low loss interconnect structure for use in microelectronic circuits |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5583334A (en) * | 1978-12-20 | 1980-06-23 | Fujitsu Ltd | Reference voltage supply circuit |
| JPS60231355A (en) * | 1984-04-27 | 1985-11-16 | Mitsubishi Electric Corp | Complementary type semiconductor integrated circuit |
| JPS62154774A (en) * | 1985-12-27 | 1987-07-09 | Toshiba Corp | Constant current circuit |
| JPH01189137A (en) * | 1988-01-25 | 1989-07-28 | Mitsubishi Electric Corp | Semiconductor device |
-
1988
- 1988-12-12 JP JP63312011A patent/JP2608944B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02158165A (en) | 1990-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07508620A (en) | programmable gain amplifier | |
| US9513741B2 (en) | Low noise capacitive sensor with integrated bandpass filter | |
| US6642741B2 (en) | Electronically adjustable integrated circuit input/output termination method and apparatus | |
| US6064253A (en) | Multiple stage self-biasing RF transistor circuit | |
| JP2608944B2 (en) | Integrated multiple signal processing circuit | |
| US7276972B2 (en) | Distributed amplifier | |
| US5519233A (en) | Microchip capacitor and thin film resistor as circuit elements in internal impedance matching circuit of microwave transistor | |
| JPH10322141A (en) | High frequency power amplifier and wireless communication device using the same | |
| JPS631211A (en) | Interface circuit | |
| US5640120A (en) | Polarization current controlled electronic circuit such as an adjustable resistance, a negative resistance or a filter or similar | |
| EP0049997A2 (en) | Filter circuit suitable for being fabricated into integrated circuit | |
| JP3633791B2 (en) | Isolator circuit | |
| US5532655A (en) | Method and apparatus for AC/DC signal multiplexing | |
| EP3168576B1 (en) | Differential amplifier for hall effect bridge transducer | |
| US6483385B1 (en) | Signal amplification circuit with unequal top and bottom surface areas | |
| JPS63133707A (en) | Differential amplifier circuit | |
| JPH04171974A (en) | Amplification circuit | |
| JPH03285333A (en) | Semiconductor integrated circuit device | |
| JPH0520004B2 (en) | ||
| JP2001036360A (en) | Gain variable amplifier | |
| JPH01268303A (en) | Offset canceling circuit | |
| JPS62174943A (en) | Circuit device | |
| JP2000114929A (en) | Impedance circuit and phase shifter | |
| JPH04150513A (en) | Filter circuit | |
| JPH09162658A (en) | Distributed amplifier |