JP2616622B2 - Frame correlation device - Google Patents
Frame correlation deviceInfo
- Publication number
- JP2616622B2 JP2616622B2 JP3342646A JP34264691A JP2616622B2 JP 2616622 B2 JP2616622 B2 JP 2616622B2 JP 3342646 A JP3342646 A JP 3342646A JP 34264691 A JP34264691 A JP 34264691A JP 2616622 B2 JP2616622 B2 JP 2616622B2
- Authority
- JP
- Japan
- Prior art keywords
- correlation
- signal
- frame
- correlated
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、ディジタル通信方式で
使用する通信装置の受信部において用いるフレーム相関
装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frame correlation used in a receiving section of a communication apparatus used in a digital communication system.
It concerns the device .
【0002】[0002]
【従来の技術】近年、通信分野で特に陸上移動通信にお
いては、時分割多重ディジタル通信方式が採用され、送
信側と受信側で、時分割された信号群の単位であるスロ
ットの検出をフレーム相関方法によって行う場合があ
る。2. Description of the Related Art In recent years, in the field of communications, especially in land mobile communications, a time division multiplex digital communication system has been adopted, and the detection of a slot, which is a unit of a time-division signal group, is performed on a transmitting side and a receiving side by frame correlation. Depending on the method.
【0003】図2は従来のフレーム相関装置を実現する
ための構成を示すブロック図である。図2において、1
01は入力される被相関信号と、他方の入力である相関
信号との相関をとって相関出力信号を生成する相関部で
あり、論理積回路で構成されている。また、102は相
関部101からの相関出力信号及び被相関信号に同期し
たクロック信号により、相関部101の他方の入力とす
る相関信号を生成するシフトレジスタ部であり、1フレ
ーム分のデータが格納できる段数(例えばN段)を有す
る。FIG. 2 is a block diagram showing a configuration for realizing a conventional frame correlation apparatus . In FIG. 2, 1
A correlation unit 01 generates a correlation output signal by calculating a correlation between the input correlated signal and the other input correlation signal, and is configured by an AND circuit. Reference numeral 102 denotes a shift register unit that generates a correlation signal to be used as the other input of the correlation unit 101 based on a correlation output signal from the correlation unit 101 and a clock signal synchronized with the correlated signal, and stores data for one frame. It has a possible number of stages (for example, N stages).
【0004】次に、上記従来例の動作について説明す
る。まず、シフトレジスタ部102は初期化され、各段
のレジスタ(図示せず)には、全てデータ「1」が格納
される。1フレームの被相関信号Aが相関部101に入
力されると、その被相関信号Aとシフトレジスタ部10
2の出力、すなわち全て「1」の相関信号Bとの論理積
がとられ、被相関信号と同一の相関出力信号Yがシフト
レジスタ部102に入力される。次のフレームで被相関
信号Aが入力されると、1フレーム前の相関信号B(=
A)との相関がとられ、相関出力信号Y(B・A)が得
られる。すなわち、A=1,B=1の場合に相関部10
1の出力Yが「1」となり、相関がとれたことになる。Next, the operation of the above conventional example will be described. First, the shift register unit 102 is initialized, and data “1” is stored in all registers (not shown) of each stage. When the correlated signal A of one frame is input to the correlator 101, the correlated signal A and the shift register 10
The logical product of the outputs of the two, that is, the correlation signal B of all “1” is obtained, and the same correlation output signal Y as the signal to be correlated is input to the shift register unit 102. When the correlated signal A is input in the next frame, the correlation signal B (=
A) and a correlation is obtained, and a correlation output signal Y (BA) is obtained. That is, when A = 1 and B = 1, the correlation unit 10
The output Y of "1" becomes "1", indicating that the correlation has been obtained.
【0005】このように、常に1フレーム前の信号との
相関がとられることになる。シフトレジスタ部102
は、被相関信号に同期したクロック信号であるシフトク
ロックによってシフトされ、かつ、シフトレジスタ部1
02の段数は1フレームのデータ数と一致しているの
で、シフトレジスタ部102の出力すなわち相関信号と
被相関信号とは、フレーム内の相対的位置が等しくなる
ので、フレーム相関を求めることができる。As described above, the correlation with the signal one frame before is always obtained. Shift register section 102
Are shifted by a shift clock which is a clock signal synchronized with the correlated signal, and the shift register unit 1
Since the number of stages of 02 matches the number of data in one frame, the output of the shift register unit 102, that is, the correlation signal and the correlated signal have the same relative position in the frame, so that the frame correlation can be obtained. .
【0006】[0006]
【発明が解決しようとする課題】しかしながら上記従来
例によるフレーム相関装置においては、シフトクロック
に被相関信号に同期したクロック信号を用いているの
で、フレーム相関が実現できるが、被相関信号に同期し
たシフトクロックを用いることができない場合は、フレ
ーム相関を求めることができないという問題があった。
特に、時分割多重の場合には間欠受信を行うため、変調
方式によってはジッタ等の影響により被相関信号に同期
したクロック信号の再生が困難な場合がある。However, in the above-described conventional frame correlation apparatus , since a clock signal synchronized with the correlated signal is used as the shift clock, frame correlation can be realized. When the shift clock cannot be used, there is a problem that the frame correlation cannot be obtained.
In particular, in the case of time division multiplexing, intermittent reception is performed, so that it may be difficult to reproduce a clock signal synchronized with the correlated signal due to the influence of jitter or the like depending on the modulation method.
【0007】本発明は上記問題を解決するものであり、
シフトクロックに被相関信号に同期したクロック信号を
用いない場合でも、フレーム相関を求めることのできる
優れたフレーム相関装置を提供することを目的とする。[0007] The present invention is to solve the above problems,
An object of the present invention is to provide an excellent frame correlation apparatus capable of calculating a frame correlation even when a clock signal synchronized with a signal to be correlated is not used as a shift clock.
【0008】[0008]
【課題を解決するための手段】本発明は上記目的を達成
するために、1フレームを信号形式の単位とする被相関
信号にオーバーサンプリングを施すサンプリング手段
と、オーバーサンプリングされた被相関信号と相関信号
との相関を行って相関出力信号を生成する相関手段と、
シフトクロックにより相関出力信号をシフトして1フレ
ーム分を超える相関信号を生成しその最終段から数えて
複数番目までの各端子から相関信号を出力する相関信号
生成手段と、この複数の相関信号の論理和を相関手段へ
入力する相関信号として出力するタイミング調整手段と
を備えた構成となっている。SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides a sampling means for oversampling a correlated signal having one frame as a unit of signal format, Correlation means for performing a correlation with the signal to generate a correlation output signal;
The correlation output signal is shifted by the shift clock to generate a correlation signal exceeding one frame and counted from the last stage.
A correlation signal generating means for outputting a correlation signal from each of the plurality of terminals and a timing adjusting means for outputting a logical sum of the plurality of correlation signals as a correlation signal to be input to the correlation means.
【0009】[0009]
【作用】本発明は上記構成により、被相関信号をオーバ
ーサンプリングして、1フレームを超える相関信号を生
成し、相関信号生成手段の最終段から数えて複数番目ま
での各端子から相関信号を出力し、その複数のデータの
時間幅の中で相関の有無を判断するので、シフトクロッ
クが被相関信号に同期していない場合でも、フレーム相
関を求めることのできる効果がある。According to the present invention, the correlated signal is oversampled to generate a correlated signal exceeding one frame, and a plurality of correlated signals are counted from the last stage of the correlated signal generating means.
Output a correlation signal from each terminal and determine the presence or absence of a correlation within the time width of the plurality of data, so that the frame correlation can be obtained even when the shift clock is not synchronized with the correlated signal. effective.
【0010】[0010]
【実施例】以下、本発明の実施例を図1を参照して説明
する。図1は本発明のフレーム相関方法を実現するため
の構成を示すもので、1は入力される被相関信号に高速
のオーバーサンプリングを施すオーバーサンプリング部
(サンプリング手段)であり、2はオーバーサンプリン
グ部1から得られる被相関信号と、他方から入力される
相関信号との相関をとり、相関出力信号を生成する相関
部(相関手段)である。3は相関部2からの相関出力信
号をシフトクロックによりシフトして、相関信号を生成
するシフトレジスタ部(相関信号生成手段)であり、複
数(2α+1)の出力端子を有している(αについては
後述)。また、4はシフトレジスタ部3からのデータの
論理和をとってタイミングを調整するタイミング調整部
(タイミング調整手段)である。An embodiment of the present invention will be described below with reference to FIG. FIG. 1 shows a configuration for realizing the frame correlation method of the present invention, wherein 1 is an oversampling section (sampling means) for performing high-speed oversampling on an input correlated signal, and 2 is an oversampling section. A correlation unit (correlation means) for correlating the correlated signal obtained from 1 with the correlation signal input from the other to generate a correlation output signal. Reference numeral 3 denotes a shift register unit (correlation signal generation means) that generates a correlation signal by shifting the correlation output signal from the correlation unit 2 using a shift clock, and has a plurality of (2α + 1) output terminals (for α). Will be described later). Reference numeral 4 denotes a timing adjustment unit (timing adjustment means) for adjusting the timing by taking the logical sum of the data from the shift register unit 3.
【0011】次に、上記実施例の構成の動作について説
明する。まず、オーバーサンプリング部1に入力された
被相関信号Aは、この信号の予想される最大のデータ速
度より速い速度でオーバーサンプリングされ被相関信号
Cが生成される。このオーバーサンプリングは、サンプ
リング周波数のずれによるデータの欠落を防止するため
になされる。Next, the operation of the configuration of the above embodiment will be described. First, the correlated signal A input to the oversampling unit 1 is oversampled at a speed higher than the expected maximum data rate of the signal, and a correlated signal C is generated. This oversampling is performed to prevent data loss due to a shift in sampling frequency.
【0012】この被相関信号Cは、相関部2を経て相関
された後、相関信号Zとしてシフトレジスタ部3に入力
されるが、シフトレジスタ3の段数は、速度のずれによ
り生じる振れを吸収するため、1フレームのデータ数
(N)よりもαだけ多く設けられている。したがってシ
フトレジスタの段数はN+αとなる。そしてシフトレジ
スタ部3は、最終段から数えて2α+1個番目までの各
端子から、データがパラレルデータとしてタイミング調
整部4に出力される。この2α+1個のデータは、タイ
ミング調整部4に入力されて論理和がとられ、1個でも
「1」すなわち相関のとれたデータがあると、「1」の
相関信号Dのデータがタイミング調整部4から相関部2
に供給される。The correlated signal C is correlated through the correlator 2 and then input to the shift register 3 as the correlation signal Z. The number of stages of the shift register 3 depends on the speed deviation.
In order to absorb the generated shake, α is provided by α more than the data number (N) of one frame. Therefore, the number of stages of the shift register is N + α. The shift register section 3 counts up to the 2α + 1-th number from the last stage.
From the terminal, the data is adjusted in timing as parallel data.
It is output to the adjusting unit 4. The 2α + 1 pieces of data are input to the timing adjustment unit 4 and ORed. If at least one data is “1”, that is, there is correlated data, the data of the correlation signal D of “1” is converted to the timing adjustment unit 4. 4 to correlator 2
Supplied to
【0013】このように、2α+1のデータの時間幅の
中で相関の有無を判断するので、ジッタ等により被相関
信号と相関信号とのタイミングがずれた場合でも、この
ずれによる相関の誤検出を防止することができる。As described above, since the presence or absence of a correlation is determined within the time width of 2α + 1 data, even if the timing of the correlated signal and the correlation signal is shifted due to jitter or the like, erroneous detection of the correlation due to this shift is performed. Can be prevented.
【0014】なお、αの値は、被相関信号のデータ速度
に対するフレーム相関方法のクロック信号の速度の最大
偏差によって決まる。例えば、速度の差が1%ある場合
は、シフトレジスタ部3の全時間長を、被相関信号のデ
ータ速度とフレーム相関方法のクロック信号速度が同期
がとれている場合の時間長より1%以上長くすれば良
い。The value of α is determined by the maximum deviation of the clock signal speed in the frame correlation method with respect to the data speed of the correlated signal. For example, when the speed difference is 1%, the total time length of the shift register unit 3 is set to 1% or more than the time length when the data speed of the correlated signal and the clock signal speed of the frame correlation method are synchronized. It should be longer.
【0015】[0015]
【発明の効果】以上のように、本発明によるフレーム相
関方法によれば、入力される被相関信号にオーバーサン
プリングを施すサンプリング手段と、相関信号生成手段
であるシフトレジスタ部の出力を補正するタイミング調
整手段を設けることにより、複数のデータの時間幅の中
で相関の有無を判断するので、シフトレジスタ部のタイ
ミングずれを補正し、被相関信号に同期したクロック信
号が得られない場合でも、正常にフレーム相関を検出す
ることができるという効果を有する。As described above, according to the frame correlation method of the present invention, the sampling means for oversampling the input correlated signal and the timing for correcting the output of the shift register unit as the correlation signal generating means. By providing the adjusting means, the presence or absence of a correlation is determined within the time width of a plurality of data. Therefore, the timing shift of the shift register unit is corrected, and even if a clock signal synchronized with the correlated signal cannot be obtained, the normality can be obtained. This has the effect that a frame correlation can be detected.
【図1】本発明によるフレーム相関方法を実現する実施
例の構成のブロック図FIG. 1 is a block diagram of a configuration of an embodiment for realizing a frame correlation method according to the present invention;
【図2】従来のフレーム相関方法を実現する構成のブロ
ック図FIG. 2 is a block diagram of a configuration for realizing a conventional frame correlation method.
1 オーバーサンプリング部 2 相関部 3 シフトレジスタ部 4 タイミング調整部 Reference Signs List 1 oversampling unit 2 correlation unit 3 shift register unit 4 timing adjustment unit
Claims (3)
関信号にオーバーサンプリングを施すサンプリング手段
と、オーバーサンプリングされた前記被相関信号と相関
信号との相関を行って相関出力信号を生成する相関手段
と、シフトクロックにより前記相関出力信号をシフトし
て1フレーム分を超える相関信号を生成し、その最終段
から数えて複数番目までの各端子から相関信号を出力す
る相関信号生成手段と、前記複数の相関信号の論理和を
出力するタイミング調整手段とを備え、 前記タイミング調整手段の出力を前記相関手段に相関信
号として入力することを特徴とするフレーム相関装置。1. A sampling means for oversampling a correlated signal having one frame as a unit of signal format, and a correlation for generating a correlation output signal by correlating the correlated signal with the oversampled correlated signal. means and, by shifting the correlation output signal to generate a correlation signal greater than one frame by the shift clock, the last stage
A correlation signal generation unit that outputs a correlation signal from each of the plurality of terminals counted from the first and a timing adjustment unit that outputs a logical sum of the plurality of correlation signals, and an output of the timing adjustment unit is provided to the correlation unit. A frame correlation device for inputting as a correlation signal.
超える相関信号の数は、前記被相関信号のデータ速度に
対する前記シフトクロックの速度の最大偏差によって決
定されることを特徴とする請求項1記載のフレーム相関
装置。2. The method according to claim 1, wherein the number of correlation signals exceeding one frame of said correlation signal generation means is determined by a maximum deviation of a speed of said shift clock from a data speed of said correlated signal. Described frame correlation
Equipment .
関信号の数は、前記1フレーム分を超える相関信号の数
の2倍に1を加えた数であることを特徴とする請求項1
記載のフレーム相関装置。3. The number of correlation signals output from the correlation signal generation means is a number obtained by adding 1 to twice the number of correlation signals exceeding one frame.
A frame correlation device as described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342646A JP2616622B2 (en) | 1991-12-25 | 1991-12-25 | Frame correlation device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342646A JP2616622B2 (en) | 1991-12-25 | 1991-12-25 | Frame correlation device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175952A JPH05175952A (en) | 1993-07-13 |
| JP2616622B2 true JP2616622B2 (en) | 1997-06-04 |
Family
ID=18355391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3342646A Expired - Fee Related JP2616622B2 (en) | 1991-12-25 | 1991-12-25 | Frame correlation device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2616622B2 (en) |
-
1991
- 1991-12-25 JP JP3342646A patent/JP2616622B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05175952A (en) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5228055A (en) | Spread spectrum communication device | |
| US4004100A (en) | Group frame synchronization system | |
| US5442636A (en) | Circuit and method for alignment of digital information packets | |
| JP2955576B1 (en) | Digital communication system, transmitter and receiver thereof, and frame synchronization detection circuit | |
| JPH05507398A (en) | Synchronizer for terminal equipment in asynchronous transfer mode digital telecommunications networks | |
| JP2616622B2 (en) | Frame correlation device | |
| US6847692B2 (en) | Data transmission system | |
| US4916717A (en) | Clock resynchronization mechanism | |
| US5285458A (en) | System for suppressing spread of error generated in differential coding | |
| JP2693758B2 (en) | Frame pulse generation method | |
| KR970000066B1 (en) | Demultiplexer with circuitry for reducing latency jitter | |
| US4498167A (en) | TDM Communication system | |
| US5737372A (en) | Apparatus for synchronizing multipoint-to-point communications systems | |
| US4910755A (en) | Regenerator/synchronizer method and apparatus for missing-clock timing messages | |
| JP2710525B2 (en) | Jitter suppression circuit | |
| JPH0669937A (en) | Method and apparatus for delay time difference correction in loop type transmission line | |
| US5260977A (en) | Communication terminal equipment | |
| JP2692476B2 (en) | Frame synchronization system | |
| JP3422403B2 (en) | Path monitoring system | |
| JPS59502009A (en) | Device that receives high-speed data in packet format | |
| KR100204062B1 (en) | Slow Data Frame Phase Aligner | |
| JP3092314B2 (en) | Data relay device | |
| JP3268335B2 (en) | Apparatus and method for multiplexing additional information | |
| KR100199186B1 (en) | Block sync. circuit of digital ultra frequency transmission device | |
| JPH05344115A (en) | Reception synchronizing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |