Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2621994B2 - Voltage controlled variable gain amplifier - Google Patents
[go: Go Back, main page]

JP2621994B2 - Voltage controlled variable gain amplifier - Google Patents

Voltage controlled variable gain amplifier

Info

Publication number
JP2621994B2
JP2621994B2 JP23577289A JP23577289A JP2621994B2 JP 2621994 B2 JP2621994 B2 JP 2621994B2 JP 23577289 A JP23577289 A JP 23577289A JP 23577289 A JP23577289 A JP 23577289A JP 2621994 B2 JP2621994 B2 JP 2621994B2
Authority
JP
Japan
Prior art keywords
transistor
transistors
operational amplifier
current
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23577289A
Other languages
Japanese (ja)
Other versions
JPH0399505A (en
Inventor
敦 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP23577289A priority Critical patent/JP2621994B2/en
Publication of JPH0399505A publication Critical patent/JPH0399505A/en
Application granted granted Critical
Publication of JP2621994B2 publication Critical patent/JP2621994B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、半導体集積回路に組込まれる電圧制御可
変利得増幅器に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial application field) The present invention relates to a voltage-controlled variable gain amplifier incorporated in a semiconductor integrated circuit.

(従来の技術) 第4図は半導体集積回路に組込まれている従来の電圧
制御可変利得増幅器である。信号源11からの入力信号は
抵抗R1を介して演算増幅器12の反転入力端子とトランジ
スタQ1のコレクタ及びトランジスタQ3のコレクタに印加
される。演算増幅器12の非反転入力端子は接地されてい
る。トランジスタQ3のベースは接地され、トランジスタ
Q1のベースは制御電圧源13に接続されている。またトラ
ンジスタQ1のエミッタは、トランジスタQ2のエミッタに
接続されている。このトランジスタQ2のベースは接地さ
れ、コレクタはトランジスタQ4のコレクタに接続されて
いる。トランジスタQ4のエミッタはトランジスタQ3のエ
ミッタと共通接続され、抵抗R3を介して演算増幅器12の
出力端子に接続されている。さらにトランジスタQ3、Q4
の共通エミッタとトランジスタQ1、Q2の共通エミッタ間
には抵抗R4、R5、トランジスタQ5による電流源回路が接
続され、電源Vccから抵抗R2を介して電源電圧が供給さ
れている。
(Prior Art) FIG. 4 shows a conventional voltage-controlled variable gain amplifier incorporated in a semiconductor integrated circuit. An input signal from the signal source 11 is applied to the inverting input terminal of the operational amplifier 12, the collector of the transistor Q1, and the collector of the transistor Q3 via the resistor R1. The non-inverting input terminal of the operational amplifier 12 is grounded. The base of transistor Q3 is grounded and the transistor
The base of Q1 is connected to control voltage source 13. The emitter of the transistor Q1 is connected to the emitter of the transistor Q2. The base of the transistor Q2 is grounded, and the collector is connected to the collector of the transistor Q4. The emitter of the transistor Q4 is commonly connected to the emitter of the transistor Q3, and is connected to the output terminal of the operational amplifier 12 via the resistor R3. In addition, transistors Q3 and Q4
A current source circuit including resistors R4 and R5 and a transistor Q5 is connected between the common emitter of the transistor Q1 and the common emitter of the transistors Q1 and Q2, and a power supply voltage is supplied from the power supply Vcc via the resistor R2.

トランジスタQ2とQ4の共通コレクタからの出力は、非
反転入力端子が接地された演算増幅器14の反転入力端子
に供給されるとともに抵抗R6を介して出力端子15に導出
される。
The output from the common collector of the transistors Q2 and Q4 is supplied to the inverting input terminal of the operational amplifier 14 whose non-inverting input terminal is grounded, and is led out to the output terminal 15 via the resistor R6.

今、抵抗R1に供給される入力信号が正の半サイクルで
あるものとすると、トランジスタQ3、Q4が動作する。演
算増幅器12は、その反転入力端子を接地電位と等価する
ように働き抵抗R3に電流を流す。抵抗R1に(Vin/R1)と
言う電流が流れているとすると、トランジスタQ3にもこ
れと等しい電流が流れる。仮に、制御電圧VCが零である
とすると、トランジスタQ3に流れる電流とトランジスタ
Q4に流れる電流は等しい。トランジスタQ4に流れる電流
は、抵抗R6にも流れる。
Assuming that the input signal supplied to the resistor R1 has a positive half cycle, the transistors Q3 and Q4 operate. The operational amplifier 12 works so that its inverting input terminal is equivalent to the ground potential, and flows a current through the resistor R3. Assuming that a current of (Vin / R1) flows through the resistor R1, a current equal to this flows through the transistor Q3. Assuming that the control voltage VC is zero, the current flowing through the transistor Q3 and the transistor
The current flowing in Q4 is equal. The current flowing through the transistor Q4 also flows through the resistor R6.

ここで、制御電圧VCを可変すると、トランジスタQ4に
流れる電流量も可変され、結果として出力Voutも変化す
る。トランジスタQ4の電流は、制御電圧VCに応じて次式
に従って変えることができる。
Here, when the control voltage VC is changed, the amount of current flowing through the transistor Q4 is also changed, and as a result, the output Vout also changes. The current of the transistor Q4 can be changed according to the following equation according to the control voltage VC.

IQ4=IQ3×exp(VC/VT) …(1) VT=KT/q KT…ボルツマン定数、q…電荷量、IQ4とIQ3はそれぞ
れトランジスタQ3とQ4の電流。
IQ4 = IQ3 × exp (VC / V T ) (1) V T = KT / q KT: Boltzmann constant, q: electric charge, IQ4 and IQ3 are currents of transistors Q3 and Q4, respectively.

一方、入力信号の負の半サイクルではトランジスタQ1
とQ2が動作し、その電流は次式のように表せる。
On the other hand, in the negative half cycle of the input signal, transistor Q1
And Q2 operate, and the current can be expressed by the following equation.

IQ2=IQ1×exp(VC/VT) …(2) 即ち、抵抗R6に流れる電流を制御電圧VCで変化させる
ことができる。
IQ2 = IQ1 × exp (VC / V T ) (2) That is, the current flowing through the resistor R6 can be changed by the control voltage VC.

(発明が解決しようとする課題) 上記した従来の電圧制御可変利得増幅器は、入力信号
の半サイクル毎のPNPトランジスタ(Q1、Q2)、NPNトラ
ンジスタ(Q3、Q4)とが交互に動作する構成である。こ
のためにPNPトランジスタとNPNトランジスタの特性は厳
密に合っていることを要求されるが、一般にバイポーラ
集積回路においてPNPトランジスタとしてはラテラル
(横方向)トランジスタを使用せざるを得ない。ラテラ
ルPNPトランジスタの場合は、ベースエミッタ間電圧VB
Eとコレクタ電流の関係が完全な指数関数特性、つまり
log特性になっていない。上述した(1)及び(2)式
は、コレクタ電流とVBEとが完全なlog特性であること
を前提としている。
(Problems to be Solved by the Invention) The above-described conventional voltage controlled variable gain amplifier has a configuration in which the PNP transistors (Q1, Q2) and the NPN transistors (Q3, Q4) operate alternately every half cycle of the input signal. is there. For this reason, it is required that the characteristics of the PNP transistor and the NPN transistor be strictly matched. However, in general, a lateral (lateral) transistor must be used as a PNP transistor in a bipolar integrated circuit. In the case of a lateral PNP transistor, the base-emitter voltage VB
The relationship between E and the collector current is not a perfect exponential function characteristic, that is, a log characteristic. Equations (1) and (2) above assume that the collector current and VBE have perfect log characteristics.

この結果、従来の増幅器は、制御電圧VCを零ボルト以
外の値にしたとき、出力歪みが潜在的に存在することに
なる。
As a result, in the conventional amplifier, when the control voltage VC is set to a value other than zero volt, output distortion is potentially present.

そこでこの発明は、ラレラルPNPトランジスタを使用
しても出力歪みを改善することができる電圧制御可変利
得増幅器を提供することを目的とする。
Accordingly, it is an object of the present invention to provide a voltage controlled variable gain amplifier that can improve output distortion even when using a Rural PNP transistor.

[発明の構成] (課題を解決するための手段) この発明は、入力信号が反転入力端子に供給される演
算増幅器と、前記入力信号が共通コレクタに供給される
逆極性の第1、第2のトランジスタと、出力信号が共通
コレクタから導出される逆極性の第3、第4のトランジ
スタと、前記第1と第4のトランジスタのベースに制御
電圧を供給する制御電圧供給手段と、前記第1と第3の
トランジスタと逆極性でありこれらトランジスタのエミ
ッタにそれぞれエミッタが接続され、ベースがバイアス
回路を介して前記演算増幅器の出力端子に接続された第
5、第6のトランジスタと、前記第2と第4のトランジ
スタと逆極性でありこれらトランジスタのエミッタにそ
れぞれエミッタが接続され、ベースが前記演算増幅器の
出力端子に接続された第7、第8のトランジスタとを有
するものである。
[Means for Solving the Problems] The present invention provides an operational amplifier in which an input signal is supplied to an inverting input terminal, and first and second opposite polarities in which the input signal is supplied to a common collector. , Third and fourth transistors of opposite polarity whose output signal is derived from a common collector, control voltage supply means for supplying a control voltage to the bases of the first and fourth transistors, A fifth transistor and a third transistor, which have opposite polarities to the third transistor and whose emitters are connected to the emitters of these transistors, respectively, and whose base is connected to the output terminal of the operational amplifier via a bias circuit; And the fourth transistor has a polarity opposite to that of the fourth transistor, and has an emitter connected to the emitter of each of the transistors and a base connected to the output terminal of the operational amplifier. Those having a transistor of the eighth.

(作 用) 上記の手段により、入力信号の正の半サイクルでは、
第2、第7、第8、第4のトランジスタの組みが動作
し、負の半サイクルでは、第1,第5、第6、第3のトラ
ンジスタの組みが動作する。各組は、PNPとNPNのトラン
ジスタを同数含み、各組においてはPNPとNPNトランジス
タのVBEが直列になっているので、正と負の半サイクル
で特性の対称な動作を得ることができ、出力信号の歪み
が低減される。
(Operation) By the above means, in the positive half cycle of the input signal,
The set of the second, seventh, eighth, and fourth transistors operates, and in the negative half cycle, the set of the first, fifth, sixth, and third transistors operate. Each set includes the same number of PNP and NPN transistors, and in each set, the VBE of the PNP and NPN transistors are in series, so that a symmetric operation of the characteristics can be obtained in positive and negative half cycles, and the output Signal distortion is reduced.

(実施例) 以下、この発明の実施例を図面を参照して説明する。Hereinafter, embodiments of the present invention will be described with reference to the drawings.

第1図はこの発明の一実施例である。入力信号源21か
らの信号は抵抗R11に供給される。この抵抗R11から導出
される入力信号は、演算増幅器22の反転入力端子に供給
されるとともに、逆極性の第1、第2のトランジスタQ1
1、Q12の共通コレクタに供給される。
FIG. 1 shows an embodiment of the present invention. The signal from the input signal source 21 is supplied to the resistor R11. The input signal derived from the resistor R11 is supplied to the inverting input terminal of the operational amplifier 22, and the first and second transistors Q1
1, Supplied to the common collector of Q12.

第1、第2のトランジスタQ11とQ12の組みは、第3と
第4のトランジスタQ13、Q14の組みと対になり、並列関
係にある。第3、第4のトランジスタQ13、Q14の共通コ
レクタからは出力信号が導出されるもので、この共通コ
レクタは、演算増幅器24の反転入力端子と抵抗R12の一
端に供給されている。演算増幅器24の出力端子と抵抗R1
2の他端は出力端子25に接続される。
The set of the first and second transistors Q11 and Q12 is paired with the set of the third and fourth transistors Q13 and Q14 and is in a parallel relationship. An output signal is derived from a common collector of the third and fourth transistors Q13 and Q14. The common collector is supplied to an inverting input terminal of the operational amplifier 24 and one end of the resistor R12. Output terminal of operational amplifier 24 and resistor R1
The other end of 2 is connected to output terminal 25.

第1のトランジスタQ11のエミッタには、第5のトラ
ンジスタQ15のエミッタが接続され、このトランジスタQ
15のコレクタは正電源Vccに接続され、ベースは定電流
源I11の出力部に接続されている。同様に第3のトラン
ジスタQ13のエミッタにも、第6のトランジスタQ16のエ
ミッタが接続され、このトランジスタQ16のコレクタは
正電源Vccに接続され、ベースは定電流源I11の出力部に
接続されている。定電流源I11の入力側は、正電源Vccに
接続されている。
The emitter of the fifth transistor Q15 is connected to the emitter of the first transistor Q11.
The collector of 15 is connected to the positive power supply Vcc, and the base is connected to the output of the constant current source I11. Similarly, the emitter of the third transistor Q13 is also connected to the emitter of the sixth transistor Q16. The collector of the transistor Q16 is connected to the positive power supply Vcc, and the base is connected to the output of the constant current source I11. . The input side of the constant current source I11 is connected to the positive power supply Vcc.

また、第2のトランジスタQ12のエミッタは、第7の
トランジスタQ17のエミッタに接続され、このトランジ
スタQ17のコレクタは、負電源VEEに接続されている。
同様の第4のトランジスタQ14のエミッタは、第8のト
ランジスタQ18のエミッタに接続され、このトランジス
タQ18のコレクタは、負電源VEEに接続されている。
The emitter of the second transistor Q12 is connected to the emitter of the seventh transistor Q17, and the collector of the transistor Q17 is connected to the negative power supply VEE.
The emitter of a similar fourth transistor Q14 is connected to the emitter of an eighth transistor Q18, the collector of which is connected to the negative power supply VEE.

次に、正電源Vccと演算増幅器22の出力部との間には
停電流源I11と抵抗R13及びR14、トランジスタQ19による
電流バイアス回路が接続されている。なお演算増幅器22
及び24の非反転入力端子は接地されている。さらに、ト
ランジスタQ12とQ13のベースは接地され、トランジスタ
Q11とQ14のベースには制御電圧VCが与えられている。
Next, between the positive power supply Vcc and the output of the operational amplifier 22, a current bias circuit including a current interruption source I11, resistors R13 and R14, and a transistor Q19 is connected. The operational amplifier 22
And 24 non-inverting input terminals are grounded. In addition, the bases of transistors Q12 and Q13 are grounded,
A control voltage VC is applied to the bases of Q11 and Q14.

上記の回路において、入力信号が正の半サイクルであ
るとき、トランジスタQ12とQ17、Q14、Q18が動作する。
ここで、演算増幅器22はその反転入力端子(トランジス
タQ11及びQ12の共通コレクタ)を接地電位と同じ電位に
維持しようた働く。これはトランジスタQ17のベース電
流が演算増幅器22側に供給されることにより供給される
ことにより得られる。
In the above circuit, when the input signal has a positive half cycle, the transistors Q12 and Q17, Q14 and Q18 operate.
Here, the operational amplifier 22 works to maintain its inverting input terminal (common collector of the transistors Q11 and Q12) at the same potential as the ground potential. This is obtained by supplying the base current of the transistor Q17 by supplying it to the operational amplifier 22 side.

逆に入力信号が負の半サイクルであるときは、トラン
ジスタQ11、Q15、Q16、Q13が動作する。このときも演算
増幅器22はその反転入力端子を接地電位と同じ電位に維
持しようと働く。これはトランジスタQ15のベース電流
が演算増幅器22の出力側の電流に影響を与えることによ
り得られる。
Conversely, when the input signal has a negative half cycle, the transistors Q11, Q15, Q16, and Q13 operate. At this time, the operational amplifier 22 also works to maintain its inverting input terminal at the same potential as the ground potential. This is obtained by the fact that the base current of the transistor Q15 affects the current on the output side of the operational amplifier 22.

入力信号の正の半サイクルのとき、抵抗R11には IR1=Vin/R11 なる電流が流れる。そしてこの電流IR1と等しい電流
が、トランジスタQ12とQ17に流れる。
During the positive half cycle of the input signal, a current IR1 = Vin / R11 flows through the resistor R11. Then, a current equal to the current IR1 flows through the transistors Q12 and Q17.

ここで、トランジスタQ14のベースに与えられている
制御電圧VCが、零(接地電位)であるとすると、トラン
ジスタQ17とQ18には同じ電流が流れる。従って、各トラ
ンジスタQ12、Q14、Q17、Q18の電流とベースエミッタ間
電位VBEとの関係を求めると、次のように表せる。
Here, assuming that the control voltage VC applied to the base of the transistor Q14 is zero (ground potential), the same current flows through the transistors Q17 and Q18. Accordingly, the relationship between the current of each of the transistors Q12, Q14, Q17, and Q18 and the base-emitter potential VBE can be expressed as follows.

VBEQ12=VT×ln(IQ12/Isn) VBEQ17=VT×ln(IQ17/Isp) VBEQ14=VT×ln(IQ14/Isn) VBEQ18=VT×ln(IQ17/Isp) 但し IsnはNPNトランジスタの逆方向飽和電流 IspはPNPトランジスタの逆方向飽和電流 IQ12=IQ17、IQ14=IQ18 である。 VBEQ12 = V T × ln (IQ12 / Isn) VBEQ17 = V T × ln (IQ17 / Isp) VBEQ14 = V T × ln (IQ14 / Isn) VBEQ18 = V T × ln (IQ17 / Isp) However Isn is of the NPN transistor The reverse saturation current Isp is the reverse saturation current IQ12 = IQ17 and IQ14 = IQ18 of the PNP transistor.

また、トランジスタQ17、Q18のベースは共通接続され
ているので次式が成立する。
Further, since the bases of the transistors Q17 and Q18 are commonly connected, the following equation is established.

VBEQ12+VBEQ17=VBEQ14+VBEQ18−VC 以上の式から、次の式をまとめることができる。VBEQ12 + VBEQ17 = VBEQ14 + VBEQ18−VC From the above equations, the following equations can be summarized.

VT×In(IQ12/Isn) +VT×In(IQ12/Isp) =VT×In(IQ14/Isn) +VT×In(IQ14/Isp)−VC これを整理すると、 In{(IQ12×IQ12×Isn×Isp)/(IQ14×IQ14×Isn
×Isp)}=(−VC/VT)となる。さらに整理すると (IQ12/IQ14)=exp(−VC/2VT) IQ14=IQ12×exp(VC/2VT) となる。トランジスタQ14のコレクタ電流は、抵抗R12を
流れるから、結局、出力端子にはR12×IQ14という電圧
が発生する。これらをまとめると VOUT=Vin×exp(VC/2VT) を得ることができる。つまり出力電圧を制御電圧VCで制
御することができる。
V T × In (IQ12 / Isn) + V T × In (IQ12 / Isp) = V T × In (IQ14 / Isn) + V T × In (IQ14 / Isp) -VC × Isn × Isp) / (IQ14 × IQ14 × Isn
× Isp)} = (− VC / V T ). When further arranged, (IQ12 / IQ14) = exp (−VC / 2V T ) IQ14 = IQ12 × exp (VC / 2V T ). Since the collector current of the transistor Q14 flows through the resistor R12, a voltage of R12 × IQ14 is generated at the output terminal. When these are put together, VOUT = Vin × exp (VC / 2V T ) can be obtained. That is, the output voltage can be controlled by the control voltage VC.

上記の説明は、正の半サイクルの場合を説明したが、
負の半サイクルの場合も同様にして数式を示すと以下の
ようになる。
The above description has described the case of the positive half cycle,
Similarly, in the case of the negative half cycle, the following equation is obtained.

VBEQ15=VT×ln(IQ15/Isn) VBEQ16=VT×ln(IQ16/Isn) VBEQ11=VT×ln(IQ11/Isp) VBEQ13=VT×ln(IQ13/Isp) VBEQ15+VBEQ11+VC=VBEQ16+VBEQ13 抵抗R11にはIR1=Vin/R11の電流がながれこれと同じ
電流がトランジスタQ11にも流れる。また出力電流は、
トランジスタQ13のコレクタに現れる。よって出力電圧V
outは、 Vout=R12×IQ13 VOUT=Vin×exp(VC/2VT)となる。
VBEQ15 = V T × ln (IQ15 / Isn) VBEQ16 = the V T × ln (IQ16 / Isn ) VBEQ11 = V T × ln (IQ11 / Isp) VBEQ13 = V T × ln (IQ13 / Isp) VBEQ15 + VBEQ11 + VC = VBEQ16 + VBEQ13 resistor R11 The current of IR1 = Vin / R11 flows, and the same current flows through the transistor Q11. The output current is
Appears at the collector of transistor Q13. Therefore, the output voltage V
out is Vout = R12 × IQ13 VOUT = Vin × exp (VC / 2V T ).

上記したように、この実施例によれば、入力信号の正
の半サイクルではトランジスタQ12(NPN)、Q17(PN
P)、Q14(NPN)、Q18(PNP)が働き、負の半サイクル
ではQ15(NPN)、Q11(PNP)、Q16(NPN)、Q13(PNP)
が働く。つまり入力信号の両サイクルともにPNPとNPNト
ランジスタが関与しているので、正、負ともに対称な動
作を得ることができ出力も歪みなく得ることができる。
As described above, according to this embodiment, in the positive half cycle of the input signal, the transistors Q12 (NPN) and Q17 (PN
P), Q14 (NPN) and Q18 (PNP) work, and in the negative half cycle, Q15 (NPN), Q11 (PNP), Q16 (NPN), Q13 (PNP)
Works. In other words, since the PNP and NPN transistors are involved in both cycles of the input signal, positive and negative symmetric operations can be obtained, and the output can be obtained without distortion.

第2図は第1図の回路の演算増幅器22及びバイアス回
路を詳しく示した回路である。
FIG. 2 is a circuit showing the operational amplifier 22 and the bias circuit of the circuit of FIG. 1 in detail.

従って第1図と同一部分には同じ符号を付している。
演算増幅器22の部分は差動対のトランジスタQ21、Q22に
より構成され、このトランジスタQ21、Q22の共通エミッ
タは定電流源I22を介して負電源に接続されている。ト
ランジスタQ21のコレクタはカレントミラー回路を構成
するトランジスタQ23のコレクタ及びベース、トランジ
スタQ24のベースに接続される。トランジスタQ24のコレ
クタはトランジスタQ22のベースに接続される。トラン
ジスタQ23、Q24のコレクタは正電源Vccに接続されてい
る。トランジスタQ22のコレクタは、トランジスタQ25の
ベースに接続されている。このトランジスタQ25はバイ
アス回路を構成しており、コレクタは正電源Vccに接続
され、エミッタはダイオード接続のトランジスタQ26を
介してトランジスタQ19のエミッタに接続されている。
トランジスタQ19のコレクタは、定電流源I23を介して負
電源VEEに接続されている。
Therefore, the same parts as those in FIG. 1 are denoted by the same reference numerals.
The operational amplifier 22 includes a differential pair of transistors Q21 and Q22, and a common emitter of the transistors Q21 and Q22 is connected to a negative power supply via a constant current source I22. The collector of the transistor Q21 is connected to the collector and base of the transistor Q23 forming the current mirror circuit and the base of the transistor Q24. The collector of transistor Q24 is connected to the base of transistor Q22. The collectors of the transistors Q23 and Q24 are connected to the positive power supply Vcc. The collector of the transistor Q22 is connected to the base of the transistor Q25. The transistor Q25 forms a bias circuit, and has a collector connected to the positive power supply Vcc, and an emitter connected to the emitter of the transistor Q19 via a diode-connected transistor Q26.
The collector of the transistor Q19 is connected to the negative power supply VEE via the constant current source I23.

第3図は、この発明の他の実施例であり、トランジス
タQ17及びトランジスタQ18のコレクタを定電流源I23に
ベースとともに接続した例である。また制御電圧VCを供
給するトランジスタをQ12とQ13に変えている。このよう
に構成しても先の実施例と同じ動作を得る。他の部分は
先の実施例と同じであるから、同じ符号を付している。
FIG. 3 shows another embodiment of the present invention, in which the collectors of transistors Q17 and Q18 are connected to a constant current source I23 together with a base. Also, the transistors supplying the control voltage VC are changed to Q12 and Q13. Even with this configuration, the same operation as in the previous embodiment is obtained. The other parts are the same as in the previous embodiment, and are therefore given the same reference numerals.

[発明の効果] 以上説明したようにこの発明によれば、ラテラルPNP
トランジスタを使用しても出力に歪みを生じない電圧制
御可変利得増幅器を得ることができる。
[Effects of the Invention] As described above, according to the present invention, lateral PNP
A voltage-controlled variable gain amplifier that does not cause distortion in output even when transistors are used can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明の一実施例を示す回路図、第2図は第
1図の回路の一部をさらに具体的に示す回路図、第3図
はこの発明の他の実施例を示す回路図、第4図は従来の
電圧制御可変利得増幅器を示す回路図である。 R11〜R14……抵抗、Q11〜Q19、Q21〜Q25……トランジス
タ、22、24……演算増幅器。
FIG. 1 is a circuit diagram showing one embodiment of the present invention, FIG. 2 is a circuit diagram showing a part of the circuit of FIG. 1 more specifically, and FIG. 3 is a circuit showing another embodiment of the present invention. FIG. 4 is a circuit diagram showing a conventional voltage controlled variable gain amplifier. R11 to R14: resistor, Q11 to Q19, Q21 to Q25: transistor, 22, 24 ... operational amplifier.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】入力信号が反転入力端子に供給される演算
増幅器と、 前記入力信号が共通コレクタに供給される逆極性の第
1、第2のトランジスタと、 出力信号が共通コレクタから導出される逆極性の第3、
第4のトランジスタと、 前記第1と第4のトランジスタのベースに制御電圧を供
給する制御電圧供給手段と、 前記第1と第3のトランジスタと逆極性でありこれらト
ランジスタのエミッタにそれぞれエミッタが接続され、
ベースがバイアス回路を介して前記演算増幅器の出力端
子に接続された第5、第6のトランジスタと、 前記第2と第4のトランジスタと逆極性でありこれらト
ランジスタのエミッタにそれぞれエミッタが接続され、
ベースが前記演算増幅器の出力端子に接続された第7、
第8のトランジスタとを具備したことを特徴とする電圧
制御可変利得増幅器。
1. An operational amplifier having an input signal supplied to an inverting input terminal; first and second transistors having opposite polarities, wherein the input signal is supplied to a common collector; and an output signal derived from the common collector. Third of opposite polarity,
A fourth transistor, control voltage supply means for supplying a control voltage to the bases of the first and fourth transistors, and an emitter connected to the emitters of the first and third transistors, the emitters being opposite in polarity to the first and third transistors. And
Fifth and sixth transistors whose bases are connected to the output terminal of the operational amplifier via a bias circuit, and whose emitters are connected to the emitters of the second and fourth transistors, respectively,
A seventh having a base connected to the output terminal of the operational amplifier;
A voltage controlled variable gain amplifier comprising an eighth transistor.
JP23577289A 1989-09-13 1989-09-13 Voltage controlled variable gain amplifier Expired - Lifetime JP2621994B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23577289A JP2621994B2 (en) 1989-09-13 1989-09-13 Voltage controlled variable gain amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23577289A JP2621994B2 (en) 1989-09-13 1989-09-13 Voltage controlled variable gain amplifier

Publications (2)

Publication Number Publication Date
JPH0399505A JPH0399505A (en) 1991-04-24
JP2621994B2 true JP2621994B2 (en) 1997-06-18

Family

ID=16991012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23577289A Expired - Lifetime JP2621994B2 (en) 1989-09-13 1989-09-13 Voltage controlled variable gain amplifier

Country Status (1)

Country Link
JP (1) JP2621994B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5623228A (en) * 1993-05-17 1997-04-22 Dan Inbar Non-linear feedback network providing a linear transfer function
US5410271A (en) * 1993-05-17 1995-04-25 Dan Inbar Non-linear feedback network providing a linear transfer function
CN102364875B (en) * 2011-11-15 2016-01-13 南京美辰微电子有限公司 A kind of Double-loop feedback high-linearity variable gain amplifier

Also Published As

Publication number Publication date
JPH0399505A (en) 1991-04-24

Similar Documents

Publication Publication Date Title
US3914683A (en) Current stabilizing arrangement with resistive-type current amplifier and a differential amplifier
JPH098569A (en) Differential amplifier circuit
JP2621994B2 (en) Voltage controlled variable gain amplifier
JP2607729B2 (en) Hysteresis comparator
JPH0770935B2 (en) Differential current amplifier circuit
US5467045A (en) Integrator including an offset eliminating circuit and capable of operating with low voltage
JPS58144920A (en) Constant current circuit
JPS6357808B2 (en)
JP3016317B2 (en) Variable gain amplifier
JPH0425210A (en) Output voltage control circuit
JPH0474009A (en) Differential amplifier
JP2935781B2 (en) Equivalent floating resistance circuit
JP3161929B2 (en) Voltage conversion circuit
JP3406468B2 (en) Constant voltage generator
JPS6217956B2 (en)
JPH0429027B2 (en)
JPS6216015Y2 (en)
JPS6011549B2 (en) Small DC motor speed control device
JPH0151207B2 (en)
JPS6325769Y2 (en)
JPH0646097Y2 (en) Transistor output circuit
JPH01278108A (en) Differential amplifier circuit
JPH0546096Y2 (en)
JP2910003B2 (en) Low voltage operation temperature stability characteristic current source circuit
JP2001195141A (en) Band gap reference circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080404

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20100404

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20100404