JP2625540B2

JP2625540B2 - 半導体装置、光電変換装置、およびそれらの製造方法

Info

Publication number: JP2625540B2
Application number: JP1039239A
Authority: JP
Inventors: 功小林; 紀之海部; 敏宏雑賀; 忠夫遠藤; 哲也嶋田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1989-02-21
Filing date: 1989-02-21
Publication date: 1997-07-02
Anticipated expiration: 2012-07-02
Also published as: JPH02219269A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、半導体装置、光電変換装置、およびそれら
の製造方法に係り、特に切り換えによって信号の転送を
行なう複数のスイッチ手段と、この複数のスイッチ手段
のそれぞれに接続された複数のマトリクス配線とが同一
基体上に形成された半導体装置、光電変換装置、および
それらの製造方法に関する。なお、本発明の光電変換装
置は、ファクシミリ、イメージリーダ、ディジタル複写
機および電子黒板等の入力部に好適に用いられるもので
ある。

［従来の技術］近年、ファクシミリ、イメージリーダ等の小型化、高
性能化のために、光電変換装置として、等倍光学系をも
つ長尺ラインセンサの開発が行われている。従来、この
種のラインセンサは一列のアレイ状に配置された各光電
変換素子に対して、それぞれスイッチ素子等で構成され
た信号処理用のIC（集積回路）を接続して構成してい
る。しかしながら、その光電変換素子の個数はファクシ
ミリG3規格に準ずるとA4サイズで1728個も必要となり、
多数の信号処理用のICが必要となる。このため、実装工
数も増え、製造コスト、並びに信頼性で満足なものは得
られていない。一方、信号処理用のICの個数を減らし、
かつ実装工数を減らす構成としては従来からマトリクス
配線による構成が採用されている。

第11図にマトリクス配線された光電変換装置の構成図
を示す。

第11図において、101は光電変換素子部、102は走査
部、103は信号処理部、104はマトリクス配線部である。

また、第12図に従来のマトリクス配線部の平面図を、
第13図（ａ），（ｂ）に第12図のＡ−A'およびＢ−B'断
面図をそれぞれ模式的に示す。

第13図（Ａ）（Ｂ）において201は基体、202〜205は
個別電極、206は絶縁層、207〜209は共通線、210は個別
電極と共通線とのオーミックコンタクトをとるためのス
ルーホールである。

このようにマトリクス配線された光電変換装置では、
信号処理部103の信号処理回路の数がマトリクスの出力
線数だけでよいので、信号処理部を小型化でき、光電変
換装置の低コスト化が可能となるという利点を有する。

一方、薄膜半導体を使った光電変換装置においては、
光電変換素子と転送回路である薄膜トランジスタ（以下
TFTと略す）を同一プロセスで同一基体上に形成し、光
電変換装置の小型化、低コスト化を計ることも提案され
ている。さらに、小型化、低コスト化のため、等倍ファ
イバーレンズアレイを用いずに、ガラス等の透明スペー
サを介して、センサが原稿からの反射光を直接検知する
光電変換装置も提案されている。

以上説明したような従来のマトリクス配線を用いた光
電変換装置には、以下に示すような問題点があった。

光電変換素子の微弱な出力をマトリクス配線を経由し
て読み出すので、光電変換素子の出力個別電極とマトリ
クスの共通線との交差部において形成される浮遊容量を
十分に小さくしなければ、各出力信号間でクロストーク
が生じる。このことは、層間絶縁材料の選択およびマト
リクスの寸法設計に対し、厳しい制約を与える。

また、マトリクス共通線は長尺方向に配線されている
ので、たとえばA4サイズ幅のラインセンサでは210mmの
長さになる。このため、各共通線間の線間容量を十分に
小さくしないと、各出力信号間でクロストークが生じ
る。このことはマトリクス部の大型化につながり、好ま
しくなかった。

さらに、光電変換素子の出力個別電極のピッチは、た
とえば８本/mmの解像度をもつ光電変換装置では125μｍ
と狭くなる。このため、この個別電極間の線間容量も十
分に小さくしないと、出力信号間でクロストークが生じ
る。

上述の問題点を除去し、光電変換装置において各出力
信号間のクロストークが生じず、かつ、小型化されたマ
トリクス配線を具備した光電変換装置を実現する目的
で、特開昭62−67864号公報、特開昭63−44759号公報等
の提案がなされている。

第14図は、上記提案による光電変換装置の断面を示す
模式的断面図である。

ここでは薄膜半導体を用いて、光電変換素子とTFTと
マトリクス配線を同一プロセスで同一基体上に形成して
いる。

第14図において、１は光電変換素子部、２は蓄積コン
デンサ部、３はTFT部、４は入射窓、５はマトリクス配
線部、６は透明スペーサ、７は原稿、８は基体である。
なお、ここで、光電変換部１、蓄積コンデンサ部２、TF
T部３、マトリクス配線部５とは、基体上に形成される
光電変換素子、蓄積コンデンサ、TFT、マトリクス配線
が占める領域をいう。矢印９で示される入射光は原稿７
を経て、反射光10として光電変換素子部１に至る。

光電変換素子部１に入射した光情報は、光電流に変換
され、蓄積コンデンサ部２に電荷として蓄えられる。そ
して一定時間経過後、TFT部３により蓄積コンデンサ部
２に蓄積された電荷は、マトリクス配線部５へ転送され
る。

基体８上には、Al,Cr等の第１の導電体層12、SiN等の
第１の絶縁層13、水素化非晶質シリコン（以下ａ−Si:H
と略記する）層14、n⁺ a−Si:Hドーピング層15、Al,Cr
等の第２の導電体層16、ポリイミドフィルムやSiN膜等
の第２の絶縁層17、Al,Cr等の第３の導電体層18が順次
形成されている。

マトリクス配線部５において、19は個別信号配線、18
は共通信号配線であり、個別信号配線19と共通信号配線
18とが互いに交差する交差部には、電位を一定に保つこ
とのできる導電体層20が設けられている。

上記光電変換装置を形成するには、まず、ガラス等の
透明な基体８上にAl,Cr等の第１の導電体層12をスパッ
タ法、蒸着法等により堆積させ、これを所望の形状にパ
ターニングする。つぎに、プラズマCVD法等の周知の技
術で窒化シリコン（SiN）の第１の絶縁層13、ａ−Si:H
層14、n⁺ a−Si:Hドーピング層15を形成し、前記三層1
3,14,15を所望の形状にパターニングする。さらに、Al,
Cr等の第２の導電体層16をスパッタ法、蒸着法等により
形成し、所望の形状にパターニングする。ここで、光電
変換素子のギャップ部TFTのチャネル部のn⁺ a−Si:Hド
ーピング層15をエッチングによって除去する。その後
に、第２の絶縁層17をポリイミドフィルムやSiN膜で第
２の導電体層16上に形成し、コンタクトホールを開け
る。必要によっては所望の形状にパターニングする。最
後に、第２の絶縁層17上にAl,Cr等の第３の導電体層18
をスパッタ法、蒸着法等により形成し、所望の形状にパ
ターニングする。

以上の工程により製作された光電変換装置では、個別
信号配線19と共通信号配線18との交差部に電位を一定に
保てる導電体層20を設けることによって、個別信号配線
と共通信号配線との間に浮遊容量が形成されることが防
止され、さらに、不図示ではあるが個別信号配線間およ
び共通信号配線間に電位を一定に保てる配線をそれぞれ
設けることによって、個別信号配線間および共通信号配
線には線間容量が形成されることが防止された。従っ
て、各線間が容量的に結合されることがなくなり、その
ため各出力信号の間にクロストークが生じることを防ぐ
ことが可能となった。

上記従来の光電変換装置において、第１の絶縁層、ａ
−Si:H層、n⁺ a−Si:Hドーピング層の３層の膜厚は、光
電変換素子部では光電変換特性、TFT部ではスイッチン
グ特性、蓄積コンデンサ部ではコンデンサ特性を充分に
得られる値に設定され、通常それぞれ0.3μm,0.6μm,0.
15μｍ程度である。

次に、第２の導電体層の膜厚は、光電変換素子部から
の信号をマトリクス信号配線部の個別信号配線へ転送す
るために、上述した３層の膜厚を介して行なわれなけれ
ばならず、約１μｍ程度必要となる。

したがって、第２の絶縁層の膜厚は、光電変換素子
部、TFT部およびマトリクス信号配線部の段差をおお
い、かつ平坦化するには、２〜３μｍ程度要求される。

［発明が解決しようとする課題］しかしながら、このような従来の光電変換装置におい
ては、以下に示すような課題を生ずる場合があった。

すなわち、第２の絶縁層にSiN等の無機絶縁膜を用い
た場合、光電変換素子部、TFT部、とくにはマトリクス
信号配線部の段差部において、マイクロクラックが生じ
たり、膜厚が大きくなるにともない膜内の内部応力が大
きくなり膜はがれが生じる場合があった。

また、ポリイミド等の有機絶縁膜を第２絶縁層に用い
た場合、マイクロクラックなどが生じないようにステッ
プカバレジ性良く形成されるようにはなるが、コンタク
トホールの形成が困難となる場合があった。

コンタクトホール形成法には、大きく分けて湿式エッ
チングと乾式エッチングとがある。

（１）湿式エッチングヒドラジン法は、完全に硬化したポリイミド系樹脂膜
をエッチングできる特長があり、微細なコンタクトホー
ルを再現性よく形成することができるが、ヒドラジン水
溶液が光電変換素子部やTFT部の半導体層等を侵す危険
性がある。

レジストの現像液を用いる方法には、ホトレジストに
ポジ型またはネガ型を用いる２通りのプロセスがある。
ポジ型レジストを用いる場合には、前処理としてポリイ
ミドの半硬化膜を形成し、現像液が半硬化膜をエッチン
グできることを利用してレジストの現像と同時にポリイ
ミド樹脂膜のエッチングを行う。このため、工程を短縮
できるメリットがある。しかし、エッチング速度の前処
理温度依存性が大きく、厳密なプロセスコントロールは
困難である。またレジスト除去液によって半硬化状態の
膜が侵されたり、半導体層等が侵されたりする危険性が
ある。一方、ネガ型レジストを用いる場合には、半硬化
膜とレジストの密着性はポジ型より良好なため、プロセ
スのコントロール性は若干改善される。しかしながら、
レジスト除去液による悪影響は依然解消されない。

（２）乾式エッチング O₂プラズマによるドライエッチング法は、微細なコン
タクトホールを形成できるが、エッチング速度の安定性
に問題があり、プロセスの制御が難しい。マスクとして
ポジ型レジストを用いて、レジスト膜をポリイミド樹脂
膜より厚く形成することで対処する方法があるが、この
場合レジスト膜の膜厚は５μｍ程度必要になり、安定し
た微細加工は極めて困難である。

また、SiN,SiO₂をマスクとして使用することも考えら
れるがSiN,SiO₂をパターニングする必要があり、プロセ
スが長くなる。

本発明の目的は上述の従来の光電変換装置の性能をよ
り向上させ、各出力信号間のクロストークが生じず、か
つ、小型化が可能なマトリクス配線を具備した光電変換
装置を提供することにある。

［課題を解決するための手段］本発明の半導体装置は、信号の転送を行う為の複数の
スイッチ手段と、該複数のスイッチ手段にそれぞれ接続
された複数の個別配線と該複数の個別配線のうち少なく
とも２つにそれぞれ接続される複数の共通配線とからな
るマトリクス配線を備えたマトリクス配線部と、が同一
基体上に形成された半導体装置において、前記マトリクス配線部は、所定の個別配線と所定の共
通配線とをコンタクトホールを通じて導通させ接続する
接続部と、所定の個別配線と所定の共通配線とを導通さ
せずに交差させるべく設けられた交差部とを有し、前記交差部は、第１の導電層、第１の絶縁層、第２の
導電層、第２の絶縁層、半導体層、第３の導電層の順
で、前記基体上に積層された構造を有し、該第１の導電
層と該第３の導電層とは前記マトリクス配線を構成して
なるとともに、該第２の導電層は一定の電位に保たれて
なるものである。

また、本発明の半導体装置の製造方法は、信号の転送
を行う為の複数のスイッチ手段と、該複数のスイッチ手
段にそれぞれ接続された複数の個別配線と該複数の個別
配線のうち少なくとも２つにそれぞれ接続される複数の
共通配線とからなるマトリクス配線を備えたマトリクス
配線部と、が同一基体上に形成された半導体装置の製造
方法において、前記マトリクス配線部は、所定の個別配線と所定の共
通配線とをコンタクトホールを通じて導通させ接続する
接続部と、所定の個別配線と所定の共通配線とを導通さ
せずに交差させるべく設けられた交差部とを有し、前記交差部は、第１の導電層、第１の絶縁層、第２の
導電層、第２の絶縁層、半導体層、第３の導電層の順で
前記基体上に積層され、該第１の導電層と該第３の導電
層とは前記マトリクス配線を構成してなるとともに、該
第２の導電層は一定の電位に保たれてなり、前記スイッチ手段は、制御電極層、絶縁層、半導体
層、主電極層の順で前記基体上に積層された構造の絶縁
ゲート型トランジスタであって、この積層構造の各層が
前記交差部の第２の導電層、第２の絶縁層、半導体層、
第３の導電層の各層と同一の成膜工程で形成されている
ものである。

本発明の光電変換装置は、複数の光電変換素子と、該
複数の光電変換素子からの信号の転送を行う為の複数の
スイッチ手段と、該複数のスイッチ手段にそれぞれ接続
された複数の個別配線と該複数の個別配線のうち少なく
とも２つにそれぞれ接続される複数の共通配線とからな
るマトリクス配線を備えたマトリクス配線部と、が同一
基体上に形成された光電変換装置において、前記マトリクス配線部は、所定の個別配線と所定の共
通配線とをコンタクトホールを通じて導通させ接続する
接続部と、所定の個別配線と所定の共通配線とを導通さ
せずに交差させるべく設けられた交差部とを有し、前記交差部は、第１の導電層、第１の絶縁層、第２の
導電層、第２の絶縁層、半導体層、第３の導電層の順
で、前記基体上に積層された構造を有し、該第１の導電
層と該第３の導電層とは前記マトリクス配線を構成して
なるとともに、該第２の導電層は一定の電位に保たれて
なるものである。

本発明の光電変換装置の製造方法は、複数の光電変換
素子と、該複数の光電変換素子からの信号の転送を行う
為の複数のスイッチ手段と、該複数のスイッチ手段にそ
れぞれ接続された複数の個別配線と該複数の個別配線の
うち少なくとも２つにそれぞれ接続される複数の共通配
線とからなるマトリクス配線を備えたマトリクス配線部
と、が同一基体上に形成された光電変換装置の製造方法
において、前記マトリクス配線部は、所定の個別配線と所定の共
通配線とをコンタクトホールを通じて導通させ接続する
接続部と、所定の個別配線と所定の共通配線とを導通さ
せずに交差させるべく設けられた交差部とを有し、前記交差部は、第１の導電層、第１の絶縁層、第２の
導電層、第２の絶縁層、半導体層、第３の導電層の順で
前記基体上に積層され、該第１の導電層と該第３の導電
層とは前記マトリクス配線を構成してなるとともに、該
第２の導電層は一定の電位に保たれてなり、前記スイッチ手段は、制御電極層、絶縁層、半導体
層、主電極層の順で前記基体上に積層された構造の絶縁
ゲート型トランジスタであって、この積層構造の各層が
前記交差部の第２の導電層、第２の絶縁層、半導体層、
第３の導電層の各層と同一の成膜工程で形成され、前記光電変換素子が、少なくとも光導電性半導体層、
上層電極層の順で前記基体上に積層され、該光導電性半
導体層と前記交差部の半導体層、及び該上層電極層と前
記交差部の第３の導電層がそれぞれ同一の成膜工程で形
成されているものである。

［作用］本発明の半導体装置は、従来、マトリクス配線が、第
１の導電層、第１の絶縁層、半導体層、第２の導電層、
第２の絶縁層、第３の導電層の順で積層され、第２の絶
縁層の下層の段差のために第２の絶縁層の層厚を一定の
値以上とする必要があり、第２の絶縁層にコンタクトホ
ールを形成する必要性があることから種々の課題を生じ
ていたことを鑑み、マトリクス配線部の交差部が、少なくとも第１の導電
層、第１の絶縁層、第２の導電層、第２の絶縁層、半導
体層、第３の導電層の順の積層構造を有するように構成
することで、第２の絶縁層の下層の段差を小さなものと
し、第２の絶縁層の層厚を縮小し、コンタクトホールの
形成を容易化したものである。

本発明の光電変換装置は、上記半導体装置を、複数の
光電変換素子と、該複数の光電変換素子からの信号の転
送を行う為の複数のスイッチ手段と、該複数のスイッチ
手段にそれぞれ接続された複数の個別配線と該複数の個
別配線のうち少なくとも２つにそれぞれ接続される複数
の共通配線とからなるマトリクス配線を備えたマトリク
ス配線部と、が同一基体上に形成された光電変換装置に
用いたものである。

また本発明の半導体装置の製造方法は上記本発明の半
導体装置の製造に用いられるものであり、本発明の光電
変換装置の製造方法は上記本発明の光電変換装置の製造
に用いられるものである。

［実施例］以下、図面を参照して本発明を詳細に説明する。

なお、本発明の半導体装置は、必ずしも光電変換装置
のみに限定されるものではないが、好適に用いられる一
例として光電変換装置を取り上げて説明する。

第１図は、本発明の光電変換装置の第１実施例の模式
的断面図である。

本実施例の光電変換装置は、ａ−Si:Hを用いて、光電
変換素子部、蓄積コンデンサ部、TFT部、マトリクス配
線部等が絶縁基体上に同一プロセスで、一体化形成され
ている。なお、第14図に示した構成部材と同一構成部に
ついては同一符号を付する。

第１図において、１は光電変換素子部、２は蓄積コン
デンサ部、３はTFT部、４は入射窓、５はマトリクス配
線部、６は透明スペーサ、７は原稿、８は基本である。
矢印９で示される入射光は原稿７を経て、反射光10とし
て光電変換素子部１に至る。

光電変換素子部１に入射した光情報は、光電流に変換
され、蓄積コンデンサ部２に電荷として蓄えられる。そ
して一定時間経過後、TFT部３により蓄積コンデンサ部
２の電荷は、マトリクス配線部５へ転送される。

基体８上には、Al,Cr等の第１の導電体層22、SiN等の
第１の絶縁層23、Al,Cr等の第２の導電体層24、SiN等の
第２の絶縁層25、ａ−Si:Hの半導体層26、n⁺ a−Si:Hの
オーミックコンタクト層27、Al,Cr等の第３の導電体層2
8、そしてポリイミド等の保護層29が形成されている。

光電変換素子部１において、30および31は上層電極配
線である。原稿面で反射された光10はａ−Si:Hたる光導
電性半導体層26の導電率を変化させ、くし状に対向する
上層電極配線30,31間に流れる電流を変化させる。な
お、32は金属の遮光層であり、適宜の駆動源に接続し
て、主電極30（ソース側）および31（ドレイン側）に対
する制御電極たるゲート電極となるようにしてもよい。

蓄積コンデンサ部２は下層電極配線33と、この下層電
極配線33上に形成された第２の絶縁層25と光導電性半導
体26からなる誘電体と、光導電性半導体層26上に形成さ
れ、光センサ部の上層電極配線31に連続した配線とから
構成される。この蓄積コンデンサ部２の構造はいわゆる
MIS（Metel−Insulater−Semiconductor）コンデンサの
構造である。バイアス条件は正負いずれでも、用いるこ
とができるが、下層電極配線33を常に負にバイアスする
状態で用いることにより、安定な容量と周波数特性を得
ることができる。

TFT部３は、ゲート電極たる下層電極配線34と、ゲー
ト絶縁層をなす第２の絶縁層25と、半導体層26と、ソー
ス電極たる上層電極配線35とドレイン電極たる上層電極
配線36等とから構成される。

マトリクス配線部５においては、基体８上に第１の導
電層からなる個別信号配線22、個別信号配線を被う第１
の絶縁層23、電位を一定に保持する第２の導電体層24、
第２の導電体層上に設けられた第２の絶縁層25、半導体
層26、オーミックコンタクト層27、そして個別信号線と
交差し第３の導電層からなる共通信号配線37が順次積層
されている。38は、個別信号配線22と共通信号配線37と
オーミックコンタクトをとるためのコンタクト・ホー
ル、39は共通信号配線間に設けられた線間シールド配線
である。

以上のように本実施例の光電変換装置は、光電変換素
子部、蓄積コンデンサ部、TFT部、マトリクス配線部の
各構成部のすべてが光導電性半導体層および絶縁層、導
電体層等の積層構造を有するので、各部を同一プロセス
により同時形成することができる。

また、光電変換素子の出力個別信号配線と共通信号配
線との交差部に電位を一定に保つことのできる第２の導
電体層を設けることによって個別信号配線と共通信号配
線の交差部で形成される浮遊容量をなくし、さらに共通
信号配線間に電位を一定に保つことのできるシールド配
線を設けることによって各共通信号配線間に容量が生じ
ないようにしている。

なお、個別信号配線間に電位を一定に保つことができ
るシールド配線を設けることによって、各個別信号線間
に容量が生じないようにすることもできる。

第２図（Ａ）〜（Ｈ）は第１図に示した実施例の製造
工程を示す断面図である。以下、第２図（Ａ）〜（Ｈ）
に従って工程を説明する。

まず、第２図（Ａ）に示すように、ガラス等の透明な
基体８上にAl,Cr等の第１の導電体層22をスパッタ法、
蒸着法等により0.1μｍ程度堆積させ、これを所望の形
状にパターニングする。

つぎに、第２図（Ｂ）に示すように、プラズマCVD法
等の周知の技術で窒化シリコン（SiN）の第１の絶縁層2
3を0.3μｍ程度形成する。

つぎに、第２図（Ｃ）に示すように、Al,Cr等の第２
の導電体層24をスパッタ法、蒸着法等により0.1μｍ程
度堆積させ、これを所望の形状にパターニングする。

つぎに、第２図（Ｄ）に示すように、プラズマCVD法
等の周知の技術で窒化シリコン（SiN）の第２の絶縁層2
5、ａ−SI:H層26、n⁺ａ−Si:Hドーピング層27をそれぞ
れ0.3μm,0.6μm,0.15μｍ程度に形成し、前記三層25,2
6,27を所望の形状にパターニングして、コンタクトホー
ルをあける。

さらに、第２図（Ｅ）に示すように、Al,Cr等の第３
の導電体層28をスパッタ法、蒸着法等により形成し、所
望の形状にパターニングする。

ここで、第２図（Ｆ）に示すように、光電変換素子部
１のギャップ部、TFT部３のチャネル部のn⁺ a−Si:Hド
ーピング層をエッチングによって除去する。そして、第
２図（Ｇ）に示すように、不要な半導体層を除去して、
素子分離を行なう。

その後に、第２図（Ｈ）に示すように、保護層として
第３の絶縁層29のポリイミドフィルムやSiN膜で第３の
導電体層28上に形成する。

以上のように、本実施例の光電変換装置は、同一基板
上に光電変換素子部、TFT部およびマトリクス配線部を
設けた光電変換装置において、マトリクス配線を第１の
導電層、第１の絶縁層、第２の導電層、第２の絶縁層、
半導体層、第３の導電層が基板上に順次積層した構造に
しており、この中で、第２の導電層はTFT部のゲート電
極と同一層にて形成されており、第２の絶縁層はTFTの
ゲート絶縁膜と同一層にて形成されており、半導体層は
光電変換素子部の光導電性半導体層およびTFT部の半導
体層と同一層にて形成されており、第３の導電層はTFT
部のソース・ドレイン電極と同一層にて形成されてい
る。

従来２〜３μｍ程度の膜厚を必要とした第２の絶縁層
は、本発明の構造によれば、第２の導電層の段差部をお
おい、かつTFTのスイッチング特性を良好に保つだけの
厚さで充分となり、通常0.3μｍ程度の膜厚によりマイ
クロクラックの発生しない良質な膜になる。

また、第３の導電層と第１の導電層のオーミックコン
タクトをとるためのコンタクトホールの形成は、従来困
難であったが、本発明の構造によれば、従来第２の導電
層と第１の導電層のオーミックコンタクトをとるための
コンタクトホールを形成する工程と同様のプロセスを用
いることができ、簡易なプロセスで微細加工を安定させ
ることができる。

次に、本発明の光電変換装置の読み取り動作について
説明する。

第３図に本発明の光電変換装置の等価回路を示す回路
図である。

光電変換素子に入射した光情報は、光電変換素子から
蓄積コンデンサ、転送用TFT、リセット用TFT、マトリク
ス配線を通って、48ビット並列の電圧出力となる。さら
に、スイッチICによって直列信号となり外部に取り出さ
れる。

総画素数1728ビットの光電変換素子は本実施例では、
48ビットづつまとめ36ブロックに分割してある。各動作
は順次このブロック単位で進む。

光電変換素子S1−１〜S1−48に入射した光情報は、光
電流に変換され、蓄積コンデンサCS1−１〜CS1−48に電
荷として蓄えられる。一定時間後、ゲート駆動線G1に電
圧パルスを加え、転送用TFT T1−１〜T1−48をオフ状態
に切り替える。これで蓄積コンデンサCS1−１〜CS1−48
の電荷がマトリクス信号線を通って負荷コンデンサCL1
−１〜CL1−48に転送される。この際上述したように、
マトリクス配線の各配線間に、電位を一定に保持するシ
ールド配線を設けることによって、各配線間が容量的に
結合されることがなくなり、各出力信号の間にクロスト
ークが生じなくなっている。

続いて、CL1−１〜CL1−48に転送した第１ブロックの
信号出力はスイッチICによって直列信号に変換され、イ
ンピーダンス変換後、外部へ取り出される。この時同時
にCL1−１〜CL1−48の電荷をリセットする。

次に、ゲート駆動線G2に電圧パルスを印加する。これ
で第２ブロックの転送動作が始まる。同時にリセットTF
TR1−１〜R1−48が導通し、第１ブロックの蓄積コンデ
ンサCS1−１〜CS1−48の電荷がリセットされ、次の読み
出しに備える。

以下、ゲート駆動線G3,G4,・・・を順次駆動し１ライ
ン分のデータを出力する。

（第２実施例）第４図は、本発明の光電変換装置の他の実施例の断面
を示す模式図である。ここで上述した実施例の第１図と
同一構成部分については同一符号を付する。

本実施例においては、共通信号線37の間に設けられた
線間シールド配線40と、個別信号配線22と共通信号線37
の交差部に設けられた交差部シールド配線41とをコンタ
クトホール42を介してオーミックコンタクトさせるとこ
ろに特徴がある。

上述したように、本発明では第２の絶縁層25には、TF
T部３のゲート絶縁膜としての機能とマトリクス配線部
５の層間絶縁膜としての機能と同時に満たす必要がある
ため、0.3μｍ程度の薄い膜で段切れ等のマイクロクラ
ックのない構造が望まれる。したがって、段差を形成す
る要因となる第２の導電層24の膜厚を薄くすることによ
って、段差をできる限り小さくする構造が必要となる。

一方、第２の導電層24は、個別信号配線22と共通信号
配線37との交差部での量信号配線の容量カップリングを
なくすための交差部シールド配線41としての機能を発揮
しなければならないが、膜厚を薄くすることによって配
線抵抗の増大によるシールド機能の低下を招く危険性が
ある。

本実施例は、このような問題を対策するものであり、
交差部シールド41と隣接する線間のシールド配線40とを
コントクトホール42を介してオーミックコンタクトさせ
ている。

（第３実施例）第５図は、本発明の光電変換装置の第３実施例の等価
回路図である。なお、ここでは12個の光電変換素子を有
する場合を一例として取り上げる。

なお、本実施例の光電変換装置の断面構造は、第１実
施例あるいは、第２実施例と同様である。

すなわち、本実施例の光電変換装置は、同一基体上に
光電変換素子部、TFT部およびマトリクス配線部を設け
て、マトリクス配線部を第１の導電層、第１の絶縁層、
第２の導電層、第２の絶縁層、半導体層、第３の導電層
が基体上に順次積層した構造にし、且つ第２の導電層は
TFT部のゲート電極と同一層にて、第２の絶縁層はTFT部
のゲート絶縁膜と同一層にて、半導体層は光電変換素子
部の光導電性半導体層およびTFT部の半導体層と同一層
にて、第３の導電層はTFT部のソース・ドレイン電極と
同一層にて形成している。

同図において、光電変換素子E1〜E12は、後述するよ
うに、３個で１ブロックを構成し、２ブロックで１グル
ープを構成している。たとえば、光電変換素子E1〜E3は
第１ブロック、光電変換素子E4〜E6は第２ブロックであ
り、光電変換素子E1〜E6と第１グループである。

光電変換素子E1〜E12の各々対応して接続されている
光電流蓄積用のコンデンサC1〜C12放電用のTFT DT1〜DT
12そして転送用のTFT T1〜T12も同様である。

各光電変換素子E1〜E12の一方の電極（共通電極）は
電源411に接続され、一定の電圧が印加されている。

光電変換素子E1〜E12の他方の電極（個別電極）は、
各々転送用のTFT T1〜T12の一方の主電極に接続される
とともに、各々コンデンサC1〜C12を介して接地され、
さらに放電用のTFT DT1〜DT12を介して接地されてい
る。

転送用TFT DT1〜DT12のゲート電極は、３個ずつ、す
なわちブロック毎に共通に接続され、各々がシフトレジ
スタ410の並列出力端子S13〜S16に接続されている。並
列出力端子S1〜S4からは所定のタイミングで順次ハイレ
ベルが出力されるから、放電用TFT DT1〜DT12はブロッ
ク毎に順次オン状態となる。

転送用TFT T1〜T12のゲート電極も、ブロック毎に共
通に接続され、各々がシフトレジスタ401の並列出力端
子S1〜S4に接続されている。

転送用TFT T1〜T12の他方の主電極は、個別信号配線
の301〜312を介して各グループでの同一順番にあるもの
が各々共通信号配線402〜407に接続されている。たとえ
ば、各グループ内で２番目の転送用TFT T2およびT8はそ
れぞれ個別信号配線302,308を介して共通信号線403に接
続されている。

共通信号配線402〜407は、各々スイッチングトランジ
スタST1〜ST6を介して、アンプ412の入力端子に接続さ
れている。

スイッチングトランジスタST1〜ST3およびST4〜ST6の
各ゲート電極は、シフトレジスタ408およびシフトレジ
スタ409の並列出力端子S5〜S10に各々接続され、これら
並列出力端子からハイレベルが所定のタイミングで順次
出力されることで、スイッチングトランジスタST1〜ST6
が順次オン状態となる。

共通信号配線402〜407は、それぞれ転送電荷蓄積用の
負荷コンデンサCC1〜CC6を介して接地され、且つ放電用
のスイッチングトランジスタCT1〜CT6を介して接地され
ている。

コンデンサCC1〜CC6の容量はコンデンサC1〜C12のそ
れよりも十分大きくとっておく。

スイッチングトランジスタCT1〜CT6の各ゲート電極
は、３個ずつ共通に接続され、各々端子S11およびS12に
接続されている。したがって、端子S11又はS12にハイレ
ベルが印加されることで、スイッチングトランジスタCT
1〜CT3またはCT4〜CT6がオン状態となり、共通信号配線
402〜404または共通信号配線405〜407が接地されること
になる。

次に、このような構成を有する本実施例の動作を、第
６図に示すタイミングチャートを用いて説明する。

まず、光電変換素子E1〜E12に光が入射すると、その
強度に応じて電源411からコンデンサC1〜C12に電荷が蓄
積される。

そして、まず、シフトレジスタ401の並列出力端子S1
からハイレベルが出力され、転送用TFT T1〜T3がオン状
態になる［第６図（ａ）］。

転送用TFT T1〜T3がオン状態になることで、第１ブロ
ックのコンデサンC1〜C3に蓄積されていた電荷が、それ
ぞれ負荷コンデンサCC1〜CC3へ転送される。

第１ブロックの情報が転送された時点で、今度はシフ
トレジスタ401の出力端子S2からハイレベルが出力さ
れ、転送用TFT T4〜T6がオン状態になる［第６図
（ｂ）］。

これによって、第２ブロックのコンデンサC4〜C6に蓄
積されていた電荷が、それぞれ負荷コンデンサCC4〜CC6
へ転送される。

第２ブロックの転送動作と並行して、シフトレジスタ
408の出力端子S5〜S7から順次ハイレベルが出力する
［第６図（ｅ）〜（ｇ）］。

これによって、スイッチングトランジスタST1〜ST3が
順次オン状態となり、コンデンサCC1〜CC3へ転送され蓄
積された第１ブロックの光情報がアンプ412を通って時
系列的に読み出される。

第１ブロックの情報が読み出されると、端子S11にハ
イレベルが印加され、スイッチングトランジスタCT1〜C
T3が同時にオン状態となる［第６図（ｋ）］。

これによって、転送電荷蓄積用コンデンサCC1〜CC3の
残留電荷が完全に放電される。

上記読み出しおよび転送電荷放電動作［第６図（ｅ）
〜（ｇ）および（ｋ）］と並行して、シフトレジスタ21
0の並列出力端子S13からハイレベルが出力される［第６
図（ｍ）］。

これによって、放電用TFT DT1〜DT3がオン状態とな
り、第１ブロックの光電荷蓄積用コンデンサC1〜C3の残
留電荷が完全に放電される。

このように、第２ブロックの情報の転送、第１ブロッ
クの情報の読み出しおよび残留転送電荷の放電、そして
残留光電荷の放電、という各動作が並行して行なわれ
る。

これらの動作が終了した時点で、シフトレジスタ401
がシフトし、並列出力端子S3からハイレベルが出力され
る［第６図（ｃ）］。

これによって、転送用TFT T7〜T9がオン状態になり、
第３ブロックのコンデンサC7〜C9に蓄積されている電荷
がコンデンサCC1〜CC3へ転送される。

この第３ブロックの情報の転送動作と並行して、シフ
トレジスタ409の並列出力端子S8〜S10から順次ハイレベ
ルが出力される［第６図（ｈ）〜（ｊ）］。

これによって、スイッチングトランジスタST4〜ST6が
順次オン状態となり、コンデンサCC4〜CC6に転送され蓄
積された第２ブロックの情報が時系列的に読み出され
る。

第２ブロックの情報が読み出されると、端子S12にハ
イレベルが印加され、スイチッグトランジスタCT4〜CT6
が同時にオン状態となる［第６図（ｌ）］。

これによって、転送電荷蓄積用コンデンサCC4〜CC6の
残留電荷が完全に放電される。

上記第２ブロックの情報の読み出しおよび残留転送電
荷の放電動作と並行して、シフトレジスタ410の並列出
力端子S14からハイレベルが出力され［第６図
（ｎ）］、スイッチングトランジスタST4〜ST6が同時に
オン状態となる。

これによって、光電荷蓄積用のコンデンサC4〜C6の残
留電荷が放電される。

以下同様に、第４ブロックの情報の転送と並行して、
第３ブロックの情報の読み出しおよび残留転送電荷の放
電、そして同じく第３ブロックの残留光電荷の放電、と
いう各動作が行なわれ、第４ブロックの情報の読み出
し、残留転送電荷および残留光電荷の放電動作は、第１
ブロックの情報の転送と並行して行なわれる。

以上述べた動作が繰り返され、光情報が時系列的に読
み出される。

このように、次ブロックの情報の転送動作と並行し
て、前ブロックの情報の読み出しおよび残留転送電荷お
よび残留光電荷の放電を行なう本実施例においては、マ
リトクス信号配線の各信号配線間に電位を一定に保持す
るシールド配線を設けることによって、各信号配線間が
容量的に結合されることがなくなり、各出力信号の間に
クロストークが生じない良好な読み取りができる。

（第４実施例）第７図は、本発明の光電変換装置の第４実施例の等価
回路図である。

なお、本実施例の光電変換装置の断面構造は、第１実
施例あるいは第２実施例と同様である。すなわち、本実
施例の光電変換装置は、同一基体上に光電変換素子部、TFT部およびマトリク
ス配線部を設けて、マトリクス配線部を第１の導電層、
第１の絶縁層、第２の導電層、第２の絶縁層、半導体
層、第３の導電層が基体上に順次積層した構造にし、か
つ第２の導電層はTFT部のゲート電極と同一層にて、第
２の絶縁層はTFT部のゲート絶縁膜と同一層にて、半導
体層は光電変換素子部の光導電性半導体層およびTFT部
の半導体層と同一層にて、第３の導電層はTFT部のソー
ス・ドレイン電極と同一層にて形成している。

ただし、光電変換素子E1〜E18、光電荷蓄積用のコン
デンサC1〜C18、光電荷放電用のTFT DT1〜DT18および転
送用のTFT T1〜T18の構成は、第５図と略同じであり、
個数が12個から18個に増えただけであるから説明を省略
する。なお、第７図では、簡易化のために回路の一部が
省略されている。

本実施例では、３ブロックで１グループを形成してお
り、各グループで同一順番を有する転送用TFTの主電極
が、各々共通信号配線402〜410に接続されている。

転送用TFT T1〜T18の各ゲート電極はブロック毎に共
通に接続され、各々シフトレジスタ601の並列出力端子B
1〜B6に接続されている。

放電用TFT DT1〜DT18の各ゲート電極も同様にして、
シフトレジスタ610の並列出力端子S13〜S18に接続され
ている。

また、共通信号配線602〜610は転送電荷蓄積用のコン
デンサCC1〜CC9を介して接地され、且つ放電用のTFT CT
1〜CT9を介して接地されている。

放電用のTFT CT1〜CT9のゲート電極は、３個ずつ共通
に接続され、各々端子H1〜H3に接続されている。

共通信号配線602〜610は、スイッチングトランジスタ
ST1〜ST9を介して、アンプ412に接続され、スイッチン
グトランジスタST1〜ST9のゲート電極は、シフトレジス
タ611〜613の各並列出力端子D1〜D9に各々接続されてい
る。

次に、このような構成を有する本実施例の動作を、第
８図のタイミングチャートを用いて簡単に説明する。

まず、シフトレジスタ601の出力端子B1から、ハイレ
ベルが出力され、転送用TFT T1〜T3がオン状態となる
［第８図（ａ）］。

転送用TFT T1〜T3がオン状態となることで、第１ブロ
ックのコンデンサC1〜C3に蓄積されたいた電荷が、それ
ぞれコンデンサCC1〜CC3へ転送される。

第１ブロックの情報が転送された時点で、今度はシフ
トレジスタ601の出力端子B2からハイレベルが出力さ
れ、転送用TFT T4〜T6がオン状態になる［第８図
（ｂ）］。これによって、第２ブロックのコンデンサC4
〜C6に蓄積されていた電荷が、それぞれコンデンサCC4
〜CC6へ転送される。

第２ブロックの転送動作と並行して、シフトレジスタ
611の出力端子D1〜D3から順次ハイレベルが出力する
［第８図（ｇ）〜（ｉ）］。

これによって、スイッチングトランジスタST1〜ST3が
順次オン状態となり、コンデンサCC1〜CC3へ転送され蓄
積された第１ブロックの光情報アンプ412を通って時系
列的に読み出される。

さらに、第２ブロックの転送動作と並行して、シフト
レジスタ610の端子S13からハイレベルが出力され［第８
図（ｓ）］、放電用DT1〜DT3がオン状態となり、第１ブ
ロックのコンデンサC1〜C3の残留光電荷が放電される。

第１ブロックの情報が読み出しおよび残留光電荷の放
電が終了した時点で、端子H1にハイレベルが印加され、
スイッチングトランジスタCT1〜CT3が同時にオン状態と
なり［第８図（ｐ）］、コンデンサCC1〜CC3の残留電荷
が完全に放電される。

この放電動作と並行して、シフトレジスタ601の出力
端子B3からハイレベルが出力される［第８図（ｃ）］。

これによって、転送TFT T7〜T9がオン状態になり、第
３ブロックのコンデンサC7〜C9に蓄積されている電荷が
コンデンサCC6〜CC9へ転送される。

上記放電動作および転送動作と並行して、シフトレジ
スタ612の出力端子D4〜D6から順次ハイレベルが出力し
［第８図（ｊ）〜（ｌ）］、スイッチングトランジスタ
ST4〜ST6が順次オン状態となり、第２ブロックの情報が
時系列的に読み出される。

さらに、上記放電動作および転送動作と並行して、シ
フトレジスタ610の出力端子S14からハイレベルが出力し
［第８図（ｔ）］、第２ブロックのコンデンサC4〜C6の
残留光電荷の放電が行なわれる。

続いて、第４ブロックの情報の転送と［第８図
（ｄ）］、第３ブロックの情報の時系列的な読み出しと
［第８図（ｍ）〜（ｏ）］、コンデンサCC4〜CC6の残留
転送電荷の放電動作［第８図（ｑ）］と、コンデンサC7
〜C9の残留光電荷の放電動作［第８図（ｕ）］と、が並
行して行なわれ、以下同様にして、光電変換素子E1〜E1
8の光情報が繰返し読み取られる。

このように、本実施例では、３ブロックで１グループ
を形成しているために、あるブロックの情報の転送動作
と、前ブロックの読み出し動作および残留光電荷の放電
動作と、さらに前々ブロックの残留転送電荷の放電動作
とを並行して行なうことができ、全体として高速動作が
可能となる。

マトリクス信号配線の各信号配線間に電位を一定に保
持するシールド配線を設けることによって、各信号配線
間が容量的に結合されることがなくなり、各出力信号の
間にクロストールが生じない良好な読み取りができる。

（第５実施例）第９図は、本発明の光電変換装置の第５実施例の断面
を示す模式的断面図である。ここで上述した実施例と同
一構成部分については同一符号を付してある。

本実施例においては、光電変換素子部１およびTFT部
３の基板側に第１の導電層22からなる遮光層40および41
が形成されているところに特徴がある。

遮光層40および41は、照明光９が光電変換素子部１あ
るいはTFT部３の半導体層26を直接あるいは迷光として
間接的に照射し、光電変換特性あるいはスイッチング特
性を乱すことを防止する効果がある。

次に、本発明の光電変換装置の実施例の具体的な応用
例について説明する。

第10図は、本発明における実施例を用いたファクシミ
リ装置の概略的構成図である。

同図において、原稿送信時では、密着型イメージセン
サ501上に原稿505がプラテンローラ503によって圧着
し、プラテンローラ503及び給送ローラ504によって矢印
方向へ移動する。原稿表面は光源であるキセノンランプ
502によって照明され、その反射光が本実施例の光電変
換装置に対応するセンサ501に入射して原稿の画像情報
に対応した電気信号に変換され送信される。

また、受信時には、記録紙506が記録プラテンローラ5
07によって搬送され、サーマルヘッド508によって受信
信号に対応した画像が再生される。

なお、装置全体はシステムコントロール基板509のコ
ントローラによって制御され、また各駆動系及び各回路
には電源510から電力が供給される。511及び512はそれ
ぞれ分離片、オペレーションパネルである。

［発明の効果］以上説明したように、本発明によれば、マトリクス配線の交差部を、少なくとも第１の導電
層、第１の絶縁層、第２の導電層、第２の絶縁層、半導
体層、第３の導電層の順の積層構造で形成したことによ
り、マトリクス配線の各出力信号間にクロストークが生
じず、かつ簡単な構造プロセスで不良率の低いマトリク
ス配線を有する半導体装置及び光電変換装置を提供する
ことができる。

【図面の簡単な説明】

第１図は、本発明の光電変換装置の第１実施例の模式的
断面図である。第２図（Ａ）〜（Ｈ）は、第１図に示した実施例の製造
工程を示す断面図である。第３図は、本発明の光電変換装置の等価回路を示す回路
図である。第４図は、本発明の光電変換装置の第２実施例の模式的
断面図である。第５図は、本発明の光電変換装置の第３実施例の等価回
路図である。第６図は、上記第３実施例の光電変換装置に示すタイミ
ングチャートである。第７図は、本発明の光電変換装置の第４実施例の等価回
路図である。第８図は、上記第４実施例の光電変換装置に示すタイミ
ングチャートである。第９図は、本発明の光電変換装置の第５実施例の断面を
示す模式的断面図である。第10図は、本発明の実施例を用いたファクシミリ装置の
概略的構成図である。第11図は、マトリクス配線された光電変換装置の構成図
である。第12図は、従来のマトリクス配線部の平面図である。第13図（Ａ）（Ｂ）は、第12図のＡ−Ａ′及びＢ−Ｂ′
模式的断面図である。第14図は、従来の光電変換装置の断面を示す模式的断面
図である。 1:光電変換素子部、2:蓄積コンデンサ部、3:TFT部、4:
入射窓、5:マトリクス配線部、6:透明スペーサ、7:原
稿、8:基体、10:反射光、22:第１の導電体層、23:第１
の絶縁層、24:第２の導電体層、25:第２の絶縁層、26:
半導体層、27:オーミックコンタクト層、28:第３の導電
体層、29:保護層、30,31,35:上層電極配線、32:遮光
層、33,34,36:下層電極配線、37:共通信号配線、38:個
別信号配線、39,40:線間シールド配線、41:交差部シー
ルド配線、42:コンタクトホール、S1−１〜S1−48:光電
変換素子、CS1−１〜CS1−48:蓄積コンデンサ、G1〜：
ゲート駆動線、T1−１〜T1−48:転送用TFT、CL1〜CL48:
負荷コンデンサ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者遠藤忠夫東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者嶋田哲也東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (56)参考文献特開昭64−5056（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】信号の転送を行う為の複数のスイッチ手段
と、該複数のスイッチ手段にそれぞれ接続された複数の
個別配線と該複数の個別配線のうち少なくとも２つにそ
れぞれ接続される複数の共通配線とからなるマトリクス
配線を備えたマトリクス配線部と、が同一基体上に形成
された半導体装置において、前記マトリクス配線部は、所定の個別配線と所定の共通
配線とをコンタクトホールを通じて導通させ接続する接
続部と、所定の個別配線と所定の共通配線とを導通させ
ずに交差させるべく設けられた交差部とを有し、前記交差部は、第１の導電層、第１の絶縁層、第２の導
電層、第２の絶縁層、半導体層、第３の導電層の順で、
前記基体上に積層された構造を有し、該第１の導電層と
該第３の導電層とは前記マトリクス配線を構成してなる
とともに、該第２の導電層は一定の電位に保たれてなる
ことを特徴とする半導体装置。
【請求項２】前記スイッチ手段が、制御電極層、絶縁
層、半導体層、主電極層の順で前記基体上に積層された
構造の絶縁ゲート型トランジスタであって、この積層構
造の各層が前記交差部の第２の導電層、第２の絶縁層、
半導体層、第３の導電層の各層と同一の成膜工程で形成
されている請求項１記載の半導体装置。
【請求項３】信号の転送を行う為の複数のスイッチ手段
と、該複数のスイッチ手段にそれぞれ接続された複数の
個別配線と該複数の個別配線のうち少なくとも２つにそ
れぞれ接続される複数の共通配線とからなるマトリクス
配線を備えたマトリクス配線部と、が同一基体上に形成
された半導体装置の製造方法において、前記マトリクス配線部は、所定の個別配線と所定の共通
配線とをコンタクトホールを通じて導通させ接続する接
続部と、所定の個別配線と所定の共通配線とを導通させ
ずに交差させるべく設けられた交差部とを有し、前記交差部は、第１の導電層、第１の絶縁層、第２の導
電層、第２の絶縁層、半導体層、第３の導電層の順で前
記基体上に積層され、該第１の導電層と該第３の導電層
とは前記マトリクス配線を構成してなるとともに、該第
２の導電層は一定の電位に保たれてなり、前記スイッチ手段は、制御電極層、絶縁層、半導体層、
主電極層の順で前記基体上に積層された構造の絶縁ゲー
ト型トランジスタであって、この積層構造の各層が前記
交差部の第２の導電層、第２の絶縁層、半導体層、第３
の導電層の各層と同一の成膜工程で形成されていること
を特徴とする半導体装置の製造方法。
【請求項４】複数の光電変換素子と、該複数の光電変換
素子からの信号の転送を行う為の複数のスイッチ手段
と、該複数のスイッチ手段にそれぞれ接続された複数の
個別配線と該複数の個別配線のうち少なくとも２つにそ
れぞれ接続される複数の共通配線とからなるマトリクス
配線を備えたマトリクス配線部と、が同一基体上に形成
された光電変換装置において、前記マトリクス配線部は、所定の個別配線と所定の共通
配線とをコンタクトホールを通じて導通させ接続する接
続部と、所定の個別配線と所定の共通配線とを導通させ
ずに交差させるべく設けられた交差部とを有し、前記交差部は、第１の導電層、第１の絶縁層、第２の導
電層、第２の絶縁層、半導体層、第３の導電層の順で、
前記基体上に積層された構造を有し、該第１の導電層と
該第３の導電層とは前記マトリクス配線を構成してなる
とともに、該第２の導電層は一定の電位に保たれてなる
ことを特徴とする光電変換装置。
【請求項５】前記スイッチ手段が、制御電極層、絶縁
層、半導体層、主電極層の順で前記基体上に積層された
構造の絶縁ゲート型トランジスタであって、この積層構
造の各層が前記交差部の第２の導電層、第２の絶縁層、
半導体層、第３の導電層の各層と同一の成膜工程で形成
されているとともに、前記光電変換素子が、少なくとも光導電性半導体層、上
層電極層の順で前記基体上に積層された構造を有し、該
光導電性半導体層と前記交差部の半導体層、及び該上層
電極層と前記交差部の第３の導電層がそれぞれ同一の成
膜工程で形成されてなる請求項４記載の光電変換装置。
【請求項６】複数の光電変換素子と、該複数の光電変換
素子からの信号の転送を行う為の複数のスイッチ手段
と、該複数のスイッチ手段にそれぞれ接続された複数の
個別配線と該複数の個別配線のうち少なくとも２つにそ
れぞれ接続される複数の共通配線とからなるマトリクス
配線を備えたマトリクス配線部と、が同一基体上に形成
された光電変換装置の製造方法において、前記マトリクス配線部は、所定の個別配線と所定の共通
配線とをコンタクトホールを通じて導通させ接続する接
続部と、所定の個別配線と所定の共通配線とを導通させ
ずに交差させるべく設けられた交差部とを有し、前記交差部は、第１の導電層、第１の絶縁層、第２の導
電層、第２の絶縁層、半導体層、第３の導電層の順で前
記基体上に積層され、該第１の導電層と該第３の導電層
とは前記マトリクス配線を構成してなるとともに、該第
２の導電層は一定の電位に保たれてなり、前記スイッチ手段は、制御電極層、絶縁層、半導体層、
主電極層の順で前記基体上に積層された構造の絶縁デー
ト型トランジスタであって、この積層構造の各層が前記
交差部の第２の導電層、第２の絶縁層、半導体層、第３
の導電層の各層と同一の成膜工程で形成され、前記光電変換素子が、少なくとも光導電性半導体層、上
層電極層の順で前記基体上に積層され、該光導電性半導
体層と前記交差部の半導体層、及び該上層電極層と前記
交差部の第３の導電層がそれぞれ同一の成膜工程で形成
されていることを特徴とする光電変換装置の製造方法。