JP2646879B2 - Automatic frequency control device - Google Patents
Automatic frequency control deviceInfo
- Publication number
- JP2646879B2 JP2646879B2 JP3079180A JP7918091A JP2646879B2 JP 2646879 B2 JP2646879 B2 JP 2646879B2 JP 3079180 A JP3079180 A JP 3079180A JP 7918091 A JP7918091 A JP 7918091A JP 2646879 B2 JP2646879 B2 JP 2646879B2
- Authority
- JP
- Japan
- Prior art keywords
- integrator
- frequency
- phase
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、ディジタル自動車電話
受信装置等に利用する自動周波数制御装置に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic frequency control device used for a digital car telephone receiver or the like.
【0002】[0002]
【従来の技術】図2は従来の自動周波数制御装置の構成
を示すものである。図2において、11は受信信号入力
端子、12は受信機、13は位相量子化器、14は量子
化位相出力端子、15は周波数誤差検出器、16は第1
積分器、17は第2積分器、18はディジタルVCO、
19は周波数制御器である。2. Description of the Related Art FIG. 2 shows a configuration of a conventional automatic frequency control device. In FIG. 2, reference numeral 11 denotes a received signal input terminal, 12 denotes a receiver, 13 denotes a phase quantizer, 14 denotes a quantized phase output terminal, 15 denotes a frequency error detector, and 16 denotes a first error detector.
An integrator, 17 is a second integrator, 18 is a digital VCO,
19 is a frequency controller.
【0003】以上のように構成される自動周波数制御装
置について、以下その動作について説明する。まず、受
信信号が受信信号入力端子11から受信機12に入力さ
れる。受信機12は、受信信号の周波数変換を行なって
位相量子化器13へ出力する。また、周波数変換された
受信信号は、周波数制御器19にも出力される。周波数
制御器19では、入力された信号の平均周波数を測定し
て期待される平均周波数との誤差を算出し、この誤差が
なくなるように受信機12の周波数変換特性を制御す
る。位相量子化器13は、ディジタルVCO18からの
基準信号を用いて受信信号の位相を量子化して量子化位
相出力端子14に出力する。また、量子化位相は周波数
誤差検出器15にも入力される。周波数誤差検出器15
は、量子化位相の値が期待値と比較して遅れているか進
んでいるかを判定して、進み遅れを1ビット情報として
出力する。第1積分器16は、進み遅れを積分して、あ
る値に達したときに桁あふれ信号と符号とを2ビット情
報として出力する。桁あふれ信号と符号を出力すると、
第1積分器16は初期化されて、以上の動作を繰り返
す。第2積分器17は、第1積分器16の桁あふれ信号
が発生した場合に、符号を積分する。積分結果は、分周
誤差データとして出力されて、ディジタルVCO18に
入力される。ディジタルVCO18は、入力された分周
誤差データの値に応じて出力周波数を制御し、量子化位
相が期待値と一致するように動作する。The operation of the automatic frequency control device configured as described above will be described below. First, a reception signal is input from the reception signal input terminal 11 to the receiver 12. The receiver 12 converts the frequency of the received signal and outputs it to the phase quantizer 13. The frequency-converted received signal is also output to the frequency controller 19. The frequency controller 19 measures the average frequency of the input signal, calculates an error from the expected average frequency, and controls the frequency conversion characteristics of the receiver 12 so as to eliminate the error. The phase quantizer 13 quantizes the phase of the received signal using the reference signal from the digital VCO 18 and outputs the result to the quantized phase output terminal 14. The quantization phase is also input to the frequency error detector 15. Frequency error detector 15
Determines whether the value of the quantization phase is delayed or advanced compared to the expected value, and outputs the advanced or delayed as 1-bit information. The first integrator 16 integrates the lead and lag, and outputs the overflow signal and the sign as 2-bit information when a certain value is reached. When the overflow signal and sign are output,
The first integrator 16 is initialized and repeats the above operation. The second integrator 17 integrates the sign when the first integrator 16 generates an overflow signal. The integration result is output as frequency division error data and input to the digital VCO 18. The digital VCO 18 controls the output frequency according to the value of the input frequency division error data, and operates so that the quantization phase matches the expected value.
【0004】このように、上記従来の自動周波数制御装
置でも、周波数変換用の周波数制御と位相量子化用の周
波数制御とを行なうことができる。As described above, even the above-described conventional automatic frequency control device can perform frequency control for frequency conversion and frequency control for phase quantization.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、上記従
来の自動周波数制御装置では、周波数制御器19が、雑
音が重畳されている変調信号の周波数をパルス計数法に
よって測定しているために、誤差が大きく動作が不安定
であるという問題があった。However, in the above-mentioned conventional automatic frequency control apparatus, since the frequency controller 19 measures the frequency of the modulated signal on which noise is superimposed by the pulse counting method, an error occurs. There is a problem that the operation is largely unstable.
【0006】本発明は、上記従来の問題を解決するもの
であり、誤差が小さく簡単な回路で安定に動作する優れ
た自動周波数制御装置を提供することを目的とする。An object of the present invention is to solve the above-mentioned conventional problems, and an object of the present invention is to provide an excellent automatic frequency control device which operates stably with a simple circuit having a small error.
【0007】[0007]
【課題を解決するための手段】本発明は、上記目的を達
成するために、従来の自動周波数制御装置における周波
数制御器の代わりに、第3積分器とD/A変換器とを設
けたものである。According to the present invention, a third integrator and a D / A converter are provided in place of a frequency controller in a conventional automatic frequency controller to achieve the above object. It is.
【0008】[0008]
【作用】したがって、本発明によれば、位相量子化の結
果から生成される分周誤差データを第3積分器で積分
し、この値でD/A変換器を動作させて受信機の周波数
変換特性を制御することにより、雑音の影響を低減して
誤差が小さく動作が安定な自動周波数制御を行なうこと
ができるという効果を有する。Therefore, according to the present invention, frequency division error data generated from the result of phase quantization is integrated by the third integrator, and the D / A converter is operated with this value to convert the frequency of the receiver. By controlling the characteristics, there is an effect that the effect of noise can be reduced and automatic frequency control with a small error and stable operation can be performed.
【0009】[0009]
【実施例】図1は本発明の一実施例の構成を示すもので
ある。図1において、1は受信信号入力端子、2は受信
機、3は位相量子化器、4は量子化位相出力端子、5は
周波数誤差検出器、6は第1積分器、7は第2積分器、
8はディジタルVCO、9は第3積分器、10はD/A
変換器である。FIG. 1 shows the configuration of an embodiment of the present invention. In FIG. 1, 1 is a received signal input terminal, 2 is a receiver, 3 is a phase quantizer, 4 is a quantized phase output terminal, 5 is a frequency error detector, 6 is a first integrator, and 7 is a second integration. vessel,
8 is a digital VCO, 9 is a third integrator, 10 is D / A
It is a converter.
【0010】以上のように構成された自動周波数制御装
置について、以下その動作について説明する。まず、受
信信号が受信信号入力端子1から受信機2に入力され
る。受信機2は、受信信号の周波数変換を行なって位相
量子化器3に入力する。位相量子化器3は、ディジタル
VCO8からの基準信号を用いて受信信号の位相を量子
化して量子化位相出力端子4に出力する。また、量子化
位相は、周波数誤差検出器5にも入力される。周波数誤
差検出器5は、量子化位相の値が期待値と比較して遅れ
ているか進んでいるかを判定して、進み遅れを1ビット
情報として出力する。第1積分器6は、進み遅れを積分
して、ある値に達したときに桁あふれ信号と符号とを2
ビット情報として出力する。桁あふれ信号と符号を出力
すると、第1積分器6は初期化されて、以上の動作を繰
り返す。第2積分器7は、第1積分器6の桁あふれ信号
が発生した場合に、符号を積分する。積分結果は、分周
誤差データとして出力されて、ディジタルVCO8に入
力される。ディジタルVCO8は、入力された分周誤差
データの値に応じて出力周波数を制御し、量子化位相が
期待値と一致するように動作する。第3積分器9は、第
2積分器7が積分動作をしたときに、第2積分器7の出
力を積分する。第3積分器9は、その積分結果をD/A
変換器10へ出力する。D/A変換器10の出力は、受
信機2の周波数変換特性を制御する。The operation of the automatic frequency control device configured as described above will be described below. First, a reception signal is input from the reception signal input terminal 1 to the receiver 2. The receiver 2 converts the frequency of the received signal and inputs it to the phase quantizer 3. The phase quantizer 3 quantizes the phase of the received signal using the reference signal from the digital VCO 8 and outputs it to the quantized phase output terminal 4. The quantization phase is also input to the frequency error detector 5. The frequency error detector 5 determines whether the value of the quantization phase is delayed or advanced as compared with the expected value, and outputs the advanced or delayed as 1-bit information. The first integrator 6 integrates the lead and lag, and when the signal reaches a certain value, the overflow signal and the sign are compared by two.
Output as bit information. When the overflow signal and the sign are output, the first integrator 6 is initialized, and the above operation is repeated. The second integrator 7 integrates the sign when the overflow signal of the first integrator 6 occurs. The integration result is output as frequency division error data and input to the digital VCO 8. The digital VCO 8 controls the output frequency according to the value of the input frequency division error data, and operates so that the quantization phase matches the expected value. The third integrator 9 integrates the output of the second integrator 7 when the second integrator 7 performs an integrating operation. The third integrator 9 calculates the integration result as D / A
Output to converter 10. The output of the D / A converter 10 controls the frequency conversion characteristics of the receiver 2.
【0011】第2積分器7の出力とディジタルVCO8
の制御状態と、第3積分器9と受信機2の制御状態は、
第2積分器7の出力が正のときは、位相量子化器3に入
力される受信機2の出力周波数が高い場合であり、した
がってディジタルVCO8の出力周波数を高くする。第
3積分器9の出力が正のときは、受信機2の出力周波数
を低くする。位相量子化器3の入力周波数が高かった場
合、第2積分器7の出力は大きくなり、ディジタルVC
O8の周波数を高くして周波数が調整される。また、第
2積分器7の出力が大きくなることで、第3積分器9の
出力が大きくなり、位相量子化器3への入力周波数が低
くなる。この第3積分器9による制御により、以前の第
2積分器7の制御では、ディジタルVCO8の出力周波
数が高すぎる状態になるため、第2積分器7の出力は減
少し、ディジタルVCO8の出力周波数を低くする。第
3積分器9の時定数を第2積分器7のそれよりも大きく
することにより、この動作は安定し、第2積分器7の出
力が0になり、第3積分器9による制御により受信機2
の出力周波数が周波数誤差がない状態で定状状態にな
る。このようにして自動周波数制御が行なわれる。The output of the second integrator 7 and the digital VCO 8
And the control states of the third integrator 9 and the receiver 2 are
When the output of the second integrator 7 is positive, it means that the output frequency of the receiver 2 input to the phase quantizer 3 is high, so that the output frequency of the digital VCO 8 is increased. When the output of the third integrator 9 is positive, the output frequency of the receiver 2 is reduced. When the input frequency of the phase quantizer 3 is high, the output of the second integrator 7 increases and the digital VC
The frequency is adjusted by increasing the frequency of O8. Further, as the output of the second integrator 7 increases, the output of the third integrator 9 increases, and the input frequency to the phase quantizer 3 decreases. According to the control by the third integrator 9, the output frequency of the digital VCO 8 decreases because the output frequency of the digital VCO 8 becomes too high in the previous control of the second integrator 7. Lower. By making the time constant of the third integrator 9 larger than that of the second integrator 7, this operation is stabilized, the output of the second integrator 7 becomes zero, and the signal is received under the control of the third integrator 9. Machine 2
Is in a steady state with no frequency error. Thus, automatic frequency control is performed.
【0012】このように、上記実施例によれば、第2積
分器7と第3積分器9との制御により受信信号の周波数
誤差を補正することができ、積分器のローパスフィルタ
特性により雑音の影響を低減でき、誤差が小さく動作が
安定な周波数制御を行なうことができるという効果を有
する。また、回路構成が簡単であり、高周波アナログ回
路とディジタル論理回路を明確に区分することが可能と
なり、無線機の雑音対策が容易になるという効果を有す
る。As described above, according to the above embodiment, the frequency error of the received signal can be corrected by the control of the second integrator 7 and the third integrator 9, and the noise of the received signal can be reduced by the low-pass filter characteristic of the integrator. The effect is that the influence can be reduced and frequency control with a small error and stable operation can be performed. In addition, the circuit configuration is simple, the high-frequency analog circuit and the digital logic circuit can be clearly distinguished, and there is an effect that the noise countermeasures of the radio become easy.
【0013】[0013]
【発明の効果】以上のように、本発明は、第3積分器と
D/A変換器とを設けることにより、積分器のローパス
フィルタ特性により雑音の影響を低減でき、誤差が小さ
く安定に周波数制御を行なうことができるという効果を
有する。また、回路構成が簡単であり、高周波アナログ
回路とディジタル論理回路を明確に区分することが可能
となり、無線機の雑音対策が容易になるという効果を有
する。As described above, according to the present invention, by providing the third integrator and the D / A converter, the influence of noise can be reduced by the low-pass filter characteristic of the integrator, and the error is small and the frequency can be stably set. There is an effect that control can be performed. In addition, the circuit configuration is simple, the high-frequency analog circuit and the digital logic circuit can be clearly distinguished, and there is an effect that the noise countermeasures of the radio become easy.
【図面の簡単な説明】[Brief description of the drawings]
【図1】本発明の一実施例における自動周波数制御装置
の概略ブロック図FIG. 1 is a schematic block diagram of an automatic frequency control device according to an embodiment of the present invention.
【図2】従来の自動周波数制御装置の概略ブロック図FIG. 2 is a schematic block diagram of a conventional automatic frequency control device.
1 受信信号入力端子 2 受信機 3 位相量子化器 4 量子化位相出力端子 5 周波数誤差検出器 6 第1積分器 7 第2積分器 8 ディジタルVCO 9 第3積分器 10 D/A変換器 REFERENCE SIGNS LIST 1 reception signal input terminal 2 receiver 3 phase quantizer 4 quantization phase output terminal 5 frequency error detector 6 first integrator 7 second integrator 8 digital VCO 9 third integrator 10 D / A converter
Claims (1)
信機と、受信信号の位相を量子化する位相量子化器と、
量子化位相の値が期待値と比較して遅れているか進んで
いるかを判定する周波数誤差検出器と、量子化位相の進
み遅れを積分してある値に達したときに桁あふれ信号と
符号を出力する第1積分器と、桁あふれ信号が出力され
たときに符号を積分する第2積分器と、この積分結果を
もとに出力周波数を制御して量子化位相が期待値と一致
するように前記位相量子化器を制御するディジタルVC
Oと、前記第2積分器の出力を積分する第3積分器と、
この積分結果をもとに前記受信器の周波数変換特性を制
御するD/A変換器とを備えた自動周波数制御装置。1. A receiver for performing frequency conversion upon receiving a received signal, a phase quantizer for quantizing the phase of the received signal,
A frequency error detector that determines whether the value of the quantization phase is delayed or advanced compared to the expected value, and integrates the overflow signal and sign when the value of the quantization phase is integrated and reaches a certain value. A first integrator for outputting the signal, a second integrator for integrating the sign when the overflow signal is output, and controlling the output frequency based on the result of the integration so that the quantization phase matches the expected value. Digital VC for controlling the phase quantizer
O, a third integrator for integrating the output of the second integrator,
An automatic frequency control device comprising a D / A converter for controlling the frequency conversion characteristics of the receiver based on the result of the integration.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3079180A JP2646879B2 (en) | 1991-04-11 | 1991-04-11 | Automatic frequency control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3079180A JP2646879B2 (en) | 1991-04-11 | 1991-04-11 | Automatic frequency control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04312017A JPH04312017A (en) | 1992-11-04 |
| JP2646879B2 true JP2646879B2 (en) | 1997-08-27 |
Family
ID=13682782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3079180A Expired - Lifetime JP2646879B2 (en) | 1991-04-11 | 1991-04-11 | Automatic frequency control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2646879B2 (en) |
-
1991
- 1991-04-11 JP JP3079180A patent/JP2646879B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04312017A (en) | 1992-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4122325B2 (en) | Delta-sigma modulation circuit with gain control function | |
| KR100313079B1 (en) | Voice Digitization Method and Apparatus | |
| US5200750A (en) | Digital-to-analog converter with noise-free sigma-delta modulation | |
| US5760629A (en) | DC offset compensation device | |
| US5745061A (en) | Method of improving the stability of a sigma-delta modulator employing dither | |
| HK113397A (en) | Arrangement for a sigma delta converter for bandpass signals | |
| US7200187B2 (en) | Modulator for digital amplifier | |
| US5977896A (en) | Digital-to-analog converter with delta-sigma modulation | |
| JPS6016141B2 (en) | Differential pulse code signal encoder | |
| KR100436762B1 (en) | AGC outputting a control value varying nonlinearly, and a method for outputting a gain control signal thereof | |
| JP2646879B2 (en) | Automatic frequency control device | |
| US6961400B1 (en) | Automatic frequency correction apparatus and method of operation | |
| US5790062A (en) | Delta modulator with pseudo constant modulation level | |
| JPH07231258A (en) | Noise shaping circuit | |
| CA1240798A (en) | Sampling rate converter for delta modulated signals | |
| JP2004080076A (en) | Digital signal processing device and digital signal processing method | |
| JPH05344092A (en) | Receiver | |
| JPH09307447A (en) | High degree delta sigma modulator and delta sigma modulation converter | |
| JP3092360B2 (en) | Noise shaping circuit | |
| JP3405213B2 (en) | Modulator | |
| JPH05129861A (en) | Burst signal automatic power control method | |
| JPH05167570A (en) | Clock recovery circuit | |
| JPH05145414A (en) | Automatic frequency controller | |
| JPH02100506A (en) | Automatic gain control circuit | |
| JPS63232616A (en) | Digital code identifying circuit |