Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2647069B2 - Active matrix panel manufacturing method - Google Patents
[go: Go Back, main page]

JP2647069B2 - Active matrix panel manufacturing method - Google Patents

Active matrix panel manufacturing method

Info

Publication number
JP2647069B2
JP2647069B2 JP8000673A JP67396A JP2647069B2 JP 2647069 B2 JP2647069 B2 JP 2647069B2 JP 8000673 A JP8000673 A JP 8000673A JP 67396 A JP67396 A JP 67396A JP 2647069 B2 JP2647069 B2 JP 2647069B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
forming
active matrix
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8000673A
Other languages
Japanese (ja)
Other versions
JPH08228003A (en
Inventor
弘之 大島
睦 松尾
敏 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP8000673A priority Critical patent/JP2647069B2/en
Publication of JPH08228003A publication Critical patent/JPH08228003A/en
Application granted granted Critical
Publication of JP2647069B2 publication Critical patent/JP2647069B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は薄膜トランジスタを
有するアクティブマトリクスパネルの製造方法に関す
る。
The present invention relates to a thin film transistor.
To a method of manufacturing an active matrix panel having
You.

【0002】[0002]

【従来の技術】近年、シリコン薄膜を用いた薄膜トラン
ジスタの研究開発が活発に行なわれている。この技術は
安価な絶縁基板を用いて薄形ディスプレイを実現するア
クティブマトリクスパネル、あるいは安価で高性能なイ
メージセンサなどへの数多くの応用が期待されるもので
ある。また、これらの多くは、透明基板を用いて光学的
特性を向上させるために、配線等の導体として、In2
3 ,SnO2 ,ITO(Indium Tin Ox
ide)などの透明導電膜を用いるという特徴を併せ持
っている。以下、薄膜トランジスタをアクティブマトリ
クスパネルに応用した場合を例に取って説明するが、本
発明は薄膜トランジスタを他に応用した場合にも同様に
適用することができる。これは、本発明の主旨が、シリ
コン薄膜を用いた薄膜トランジスタの本質的な特性向上
に関するものだからである。
2. Description of the Related Art In recent years, research and development of thin film transistors using silicon thin films have been actively conducted. This technology is expected to be applied to many applications such as an active matrix panel for realizing a thin display using an inexpensive insulating substrate or an inexpensive and high-performance image sensor. In many cases, In 2 is used as a conductor for wiring or the like in order to improve optical characteristics using a transparent substrate.
O 3 , SnO 2 , ITO (Indium Tin Ox)
ide) and the like. Hereinafter, a case where a thin film transistor is applied to an active matrix panel will be described as an example, but the present invention can be similarly applied to a case where a thin film transistor is applied to another. This is because the gist of the present invention relates to improvement of essential characteristics of a thin film transistor using a silicon thin film.

【0003】薄膜トランジスタをアクテイブマトリクス
パネルに応用した場合の液晶表示装置は、一般に上側の
ガラス基板と、下側の薄膜トランジスタ基板と、その間
に封入された液晶とから構成されており、前記薄膜トラ
ンジスタ基板上にマトリクス状に配置された液晶駆動素
子を外部選択回路により選択し、前記液晶駆動素子に接
続された液晶駆動電極に電圧を印加することにより、任
意の文字、図形、あるいは画像の表示を行なうものであ
る。
A liquid crystal display device in which a thin film transistor is applied to an active matrix panel is generally composed of an upper glass substrate, a lower thin film transistor substrate, and a liquid crystal sealed therebetween. A liquid crystal driving element arranged in a matrix is selected by an external selection circuit, and a voltage is applied to a liquid crystal driving electrode connected to the liquid crystal driving element to display an arbitrary character, graphic, or image. is there.

【0004】前記薄膜トランジスタ基板の一般的な回路
図を図1に示す。
FIG. 1 shows a general circuit diagram of the thin film transistor substrate.

【0005】図1(a)は薄膜トランジスタ基板上の液
晶駆動素子のマトリクス状配置図である。図中のlで囲
まれた領域が表示領域であり、その中に液晶駆動素子2
がマトリクス状に配置されている。
FIG. 1A is a matrix layout of liquid crystal driving elements on a thin film transistor substrate. An area surrounded by l in the figure is a display area, in which the liquid crystal driving element 2 is disposed.
Are arranged in a matrix.

【0006】3は液晶駆動素子2へのデータ信号ライン
であり、4は液晶駆動素子2へのタイミング信号ライン
である。液晶駆動素子2の回路図を図1(b)に示す。
Reference numeral 3 denotes a data signal line to the liquid crystal driving element 2, and reference numeral 4 denotes a timing signal line to the liquid crystal driving element 2. FIG. 1B shows a circuit diagram of the liquid crystal driving element 2.

【0007】5は薄膜トランジスタであり、データのス
イッチングを行なう。6はコンデンサであり、データ信
号の保持用として用いられる。このコンデンサの容量と
しては、液晶自体の有する容量と故意に設けたコンデン
サの容量を含むが、場合によっては液晶の容量のみで構
成されることもある。7は液晶パネルであり、7一1は
各液晶駆動素子に対応して形成された液晶駆動電極であ
り、7ー2は上側ガラスパネルである。
Reference numeral 5 denotes a thin film transistor, which performs data switching. Reference numeral 6 denotes a capacitor used for holding a data signal. The capacity of this capacitor includes the capacity of the liquid crystal itself and the capacity of a capacitor provided intentionally. However, in some cases, the capacity of the capacitor may include only the capacity of the liquid crystal. Reference numeral 7 denotes a liquid crystal panel, reference numeral 711 denotes a liquid crystal drive electrode formed corresponding to each liquid crystal drive element, and reference numeral 7-2 denotes an upper glass panel.

【0008】以上の説明からわかるように、薄膜トラン
ジスタは、液晶に印加する電圧のデータをスイツチング
するために用いられる。液晶の表示はコンデンサの電位
により決定されるため、短時間にデータを書き込むこと
ができるように、薄膜トランジスタは、ON状態のとき
に充分大きい電流を流すことができなくてはならない。
このときの電流(以下、ON電流という。)はコンデン
サの容量と要求される書き込み時間とから定まり、その
ON電流をクリアできるように薄膜トランジスタを製造
しなくてはならない。薄膜トランジスタの流すことので
きるON電流は、トランジスタのサイズ(チヤネル長と
チヤネル幅),構造、製造プロセスゲート電圧、ドレイ
ン電圧などに大きく依存する。
As can be seen from the above description, the thin film transistor is used for switching the data of the voltage applied to the liquid crystal. Since the display of the liquid crystal is determined by the potential of the capacitor, the thin film transistor must be able to pass a sufficiently large current when in the ON state so that data can be written in a short time.
The current at this time (hereinafter referred to as ON current) is determined by the capacity of the capacitor and the required writing time, and a thin film transistor must be manufactured so that the ON current can be cleared. The ON current that can flow through the thin film transistor greatly depends on the size (channel length and channel width), structure, manufacturing process gate voltage, drain voltage, and the like of the transistor.

【0009】また、薄膜トランジスタをアクテイブマト
リクスパネルやイメージセンサなどに応用する場合シフ
トレジスタなどの周辺駆動回路も同時に集積化するほう
がコスト的に有利であることは言を待たない。この場
合、薄膜トランジスタには数MHzという非常に高い周
波数で動作することが要求される。したがって、極めて
大きいON電流を必要とする。
When the thin film transistor is applied to an active matrix panel, an image sensor, or the like, it is obvious that it is more cost effective to integrate peripheral driving circuits such as a shift register at the same time. In this case, the thin film transistor is required to operate at a very high frequency of several MHz. Therefore, an extremely large ON current is required.

【0010】以下、図を用いて従来の薄膜トランジスタ
の製造方法及びその特性を説明する。
Hereinafter, a conventional method for manufacturing a thin film transistor and its characteristics will be described with reference to the drawings.

【0011】図2(a)〜(d)は従来の薄膜トランジ
スタの製造方法の1例を示す図である。まず図2(a)
のように絶縁基板8上にシリコン薄膜9を形成する。こ
れには通常、プラズマCVD法、減圧CVD法、スパツ
タ法などが用いられる。次に図2(b)のように、ゲー
ト絶縁膜10、ゲート電極11を形成した後に、イオン
打ち込み法、熱拡散法などにより不純物をドープしてソ
ース領域12,及びドレイン領域13を形成する。次に
図2(c)のように、層間絶縁膜14を堆積させた後、
コンタクトホール15を開ロする。最後に図2(d)の
ように、In23 ,SnO2 ,ITOなどの透明導電
膜を堆積させて、ソース電極16及びドレイン電極17
を形成する。
FIGS. 2A to 2D are views showing an example of a conventional method for manufacturing a thin film transistor. First, FIG.
The silicon thin film 9 is formed on the insulating substrate 8 as described above. For this, a plasma CVD method, a low pressure CVD method, a sputter method or the like is usually used. Next, as shown in FIG. 2B, after forming the gate insulating film 10 and the gate electrode 11, the source region 12 and the drain region 13 are formed by doping impurities by an ion implantation method, a thermal diffusion method or the like. Next, as shown in FIG. 2C, after depositing an interlayer insulating film 14,
The contact hole 15 is opened. Finally, as shown in FIG. 2D, a transparent conductive film such as In 2 O 3 , SnO 2 , ITO is deposited, and the source electrode 16 and the drain electrode 17 are deposited.
To form

【0012】[0012]

【発明が解決しようとする課題】図3はこのように作製
された薄膜トランジスタの特性の1例を示すグラフであ
る。これは、チヤネル長30μm,チヤネル幅10μ
m,ドレイン電圧4Vの条件の下で本出願人がNチヤネ
ル型薄膜トランジスタの特性を測定して得た結果であ
る。縦軸はドレイン電流ID,横軸はゲート電圧VGS
である。この図からわかるように、全般的に比較的良好
な特性を得ているが、スレシヨルド電圧(以下、Vth
と記す。)が高く、OFF状態からON状態への変化が
緩慢になっている。このため、ON電流が少なくなって
いる。この程度の特性では、種々の応用を図ることは不
可能であり、特にアクティブマトリクスパネルやイメー
ジセンサの周辺駆動回路を構成するには全く不充分な特
性である。薄膜トランジスタをこのように様々な分野に
応用するには、Vthを低減させると共に易動度を増大
させ、ON電流を1桁以上増大せしめることが必要であ
る。
FIG. 3 is a graph showing one example of the characteristics of the thin film transistor thus manufactured. It has a channel length of 30 μm and a channel width of 10 μm.
This is a result obtained by measuring the characteristics of the N-channel thin film transistor by the present applicant under the conditions of m and drain voltage 4V. The vertical axis is the drain current ID, and the horizontal axis is the gate voltage VGS
It is. As can be seen from this figure, although relatively good characteristics are generally obtained, the threshold voltage (hereinafter referred to as Vth) is obtained.
It is written. ) Is high, and the change from the OFF state to the ON state is slow. For this reason, the ON current is reduced. With such a characteristic, it is impossible to achieve various applications. In particular, the characteristic is completely insufficient for configuring a peripheral driving circuit of an active matrix panel or an image sensor. In order to apply the thin film transistor to such various fields, it is necessary to reduce Vth, increase mobility, and increase the ON current by one digit or more.

【0013】本発明は、このような従来の薄膜トランジ
スタの毛点を除去するものであり、その目的とするとこ
ろは、Vthを低減させると共に易動度を増大させ、ON
電流を大幅に増大せしめる薄膜トランジスタを有するア
クティブマトリクスパネルの製造方法を提供することで
ある。
An object of the present invention is to remove the bristle point of such a conventional thin film transistor. The purpose of the present invention is to reduce Vth and increase mobility, and to reduce ON.
An electrode with a thin-film transistor that greatly increases the current
By providing active matrix panel manufacturing methods
is there.

【0014】[0014]

【課題を解決するための手段】本発明の液晶装置の製造
方法は、薄膜トランジスタを有するアクティブマトリク
スパネルの製造方法において、基板上に該薄膜トランジ
スタのシリコン薄膜を形成する工程と、前記基板上に該
薄膜トランジスタのゲート絶縁膜を形成する工程と、前
記シリコン薄膜及び前記ゲート絶縁膜を形成後に水素、
もしくは水素と窒素を主成分とする雰囲気中でプラズマ
処理を行う工程と、前記プラズマ処理後に金属酸化物か
らなる透明導電膜を形成する工程とを有することを特徴
とする。本発明の液晶装置の製造方法は、薄膜トランジ
スタを有するアクティブマトリクスパネルの製造方法に
おいて、基板上に該薄膜トランジスタのシリコン薄膜を
形成する工程と、前記基板上に該薄膜トランジスタのゲ
ート絶縁膜を形成する工程と、前記シリコン薄膜及び前
記ゲート絶縁膜を形成後に水素、もしくは水素と窒素を
主成分とする雰囲気中でプラズマ処理を行う工程と、前
記プラズマ処理後に金属酸化物からなる透明導電膜を形
成する工程とを有し、前記プラズマ処理を施した後の工
程は350℃以下で行われることを特徴とする。
According to a method of manufacturing a liquid crystal device of the present invention, there is provided a method of manufacturing an active matrix panel having a thin film transistor, comprising the steps of: forming a silicon thin film of the thin film transistor on a substrate; Forming a gate insulating film, hydrogen after forming the silicon thin film and the gate insulating film,
Alternatively, the method includes a step of performing plasma treatment in an atmosphere containing hydrogen and nitrogen as main components, and a step of forming a transparent conductive film including a metal oxide after the plasma treatment. The method for manufacturing a liquid crystal device according to the present invention is a method for manufacturing an active matrix panel having a thin film transistor, comprising: forming a silicon thin film of the thin film transistor on a substrate; and forming a gate insulating film of the thin film transistor on the substrate. A step of performing plasma processing in an atmosphere containing hydrogen or hydrogen and nitrogen as main components after forming the silicon thin film and the gate insulating film, and a step of forming a transparent conductive film made of a metal oxide after the plasma processing. Wherein the step after the plasma treatment is performed at 350 ° C. or lower.

【0015】[0015]

【発明の実施の形態】以下、図を示しつつ本発明を詳し
く説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings.

【0016】図4(a)〜(e)は、本発明によるアク
ティブマトリクスパネルの製造方法の1例を示す図であ
る。まず図4(a)のように、絶縁基板18上にシリコ
ン薄膜19を形成する。次に図4(b)のように、ゲー
ト絶縁膜20,ゲート電極21を形成した後に、ソース
領域22及びドレイン領域23を形成する。次に図4
(c)のように、層間絶縁膜24を堆積させる。以上の
製造方法は従来と同様である。次に図4(d)のように
水素もしくは水素と窒素を主成分とする雰囲気中でプラ
ズマ処理を施す。25は発生した水素のプラズマを示し
ている。後に示すように、このプラズマ処理により薄膜
トランジスタの特性、特にON電流は大幅に改善され
る。最後に、図4(e)のように、コンタタトホールを
開口した後透明導電膜を堆積させ、ソース電極26及び
ドレイン電極27を形成し、薄膜トランジスタは完成す
る。
FIGS. 4A to 4E show an accelerator according to the present invention.
It is a figure showing an example of the manufacturing method of the active matrix panel . First, a silicon thin film 19 is formed on an insulating substrate 18 as shown in FIG. Next, as shown in FIG. 4B, after a gate insulating film 20 and a gate electrode 21 are formed, a source region 22 and a drain region 23 are formed. Next, FIG.
As shown in (c), an interlayer insulating film 24 is deposited. The above manufacturing method is the same as the conventional one. Next, as shown in FIG. 4D, plasma processing is performed in an atmosphere containing hydrogen or hydrogen and nitrogen as main components. Reference numeral 25 denotes generated hydrogen plasma. As will be described later, the characteristics of the thin film transistor, particularly the ON current, are greatly improved by this plasma treatment. Finally, as shown in FIG. 4E, a transparent conductive film is deposited after opening a contact hole, and a source electrode 26 and a drain electrode 27 are formed. Thus, a thin film transistor is completed.

【0017】なお、周知の通り、薄膜トランジスタには
種々の構造・製造方法が知られており、図4に示した製
造方法はその1例に過ぎない。したがって、特許請求の
範囲に記した内容に該当すれば、本発明は同様に適用さ
れる。
As is well known, various structures and manufacturing methods are known for thin film transistors, and the manufacturing method shown in FIG. 4 is only one example. Therefore, the present invention is similarly applied if the contents described in the claims are applicable.

【0018】図5は、このように作製された本発明によ
る薄膜トランジスタの特性の1例を示すグラフである。
実線(A)は本発明による薄膜トランジスタの特性を示
している。破線(B)は従来の薄膜トランジスタの特性
を示すものであり、図3の特性と同一である。また両者
のトランジスタサイズ、ドレイン電圧などのパラメータ
は完全に一致している。このグラフから明らかなよう
に、本発明により製造した薄膜トランジスタは極めて大
きいON電流を有し、大幅に特性が改善されている。す
なわちVthが低減したのみではなく、易動度も増大
し、この結果、ON電流は従来に比べて1.5〜2桁も
増加している。また、これに伴ない、OFF状態からO
N状態への変化も極めて急峻になっている。
FIG. 5 is a graph showing one example of the characteristics of the thin film transistor according to the present invention thus manufactured.
The solid line (A) shows the characteristics of the thin film transistor according to the present invention. The broken line (B) shows the characteristics of the conventional thin film transistor, which is the same as the characteristics shown in FIG. The parameters such as the transistor size and the drain voltage of the two completely match. As apparent from this graph, the thin film transistor manufactured according to the present invention has an extremely large ON current, and the characteristics are greatly improved. That is, not only is Vth reduced, but also the mobility is increased. As a result, the ON current is increased by 1.5 to 2 digits as compared with the conventional case. In addition, accompanying this, from OFF state to O
The change to the N state is also very steep.

【0019】本発明により製造された薄膜トランジスタ
は、アクティブマトリクスパネルやイメージセンサなど
の周辺駆動回路のように数MHzの高速動作を必要とさ
れる用途にも充分適用できるものであり、種々の応用を
拡大することができる。
The thin film transistor manufactured according to the present invention can be sufficiently applied to applications requiring high-speed operation of several MHz, such as peripheral driving circuits such as an active matrix panel and an image sensor. Can be expanded.

【0020】本発明によりこのように特性が大幅に改善
される理由は以下の通りである。一般にシリコン薄膜は
単結晶薄膜として形成することは不可能であり、多結晶
状態あるいは非晶質状態となっている。このため、シリ
コン原子の配列に多くの不規則性を有し、この結果、多
数の不対結合手(ダングリングボンド)を含有してい
る。このようなダングリングボンドはシリコンの禁止帯
中に準位を作り、キャリアをトラップする作用を有する
ばかりでなく、帯電することにより空間電荷を形成す
る。すなわち、キャリアのトラップによりキャリアの易
動度は低下し、また空間電荷を形成することによりVt
hは上昇する。本発明のプラズマ処理は、かかるダング
リングボンドを水素原子で埋めることにより、ダングリ
ングボンドの密度を低減させるものである。その結果、
易動度は増大し、Vthは低下し、極めて大きいON電
流を有する薄膜トランジスタが実現される。
The reason why the characteristics are greatly improved by the present invention is as follows. Generally, a silicon thin film cannot be formed as a single crystal thin film, but is in a polycrystalline state or an amorphous state. For this reason, it has many irregularities in the arrangement of silicon atoms, and as a result, contains many dangling bonds. Such a dangling bond forms a level in the forbidden band of silicon, and not only has a function of trapping carriers, but also forms a space charge by being charged. That is, the mobility of carriers is reduced by the trapping of carriers, and Vt is formed by forming space charges.
h rises. The plasma treatment of the present invention reduces the density of the dangling bonds by filling the dangling bonds with hydrogen atoms. as a result,
The mobility increases, Vth decreases, and a thin film transistor having an extremely large ON current is realized.

【0021】なお、本発明においてプラズマ処理の雰囲
気として窒素を含有することを許容するのは、水素のプ
ラズマの発生を容易にするためである。一般に水素はプ
ラズマ状態になりにくいが、窒素を混入せしめることで
この問題は容易に解決される。また、窒素を混入するこ
とによる悪影響は全くないことを本出顧人は実験により
確認している。
In the present invention, the reason why the atmosphere of the plasma processing is allowed to contain nitrogen is to facilitate generation of hydrogen plasma. In general, hydrogen is hard to be in a plasma state, but this problem can be easily solved by mixing nitrogen. In addition, the present investigator has confirmed through experiments that there is no adverse effect of mixing nitrogen.

【0022】また、アクティブマトリクスパネルにおい
て、その配線・電極材料として、透明導電膜を用いるこ
とが多いことは先に述べた通りであるが、本発明は透明
導電膜を形成する前に前記プラズマ処理を行なう製造方
法を提供する。一般に透明導電膜としてはIn2 3
SnO2 ,ITOなどの金属酸化物が用いられるが、こ
のような透明導電膜を形成した後に前記プラズマ処理を
行なうと、金属酸化物が還元され、金属的性質を示すよ
うになる。著しい場合には金属の微小結晶粒が散在する
よりを外観を呈することさえある。このような状況下で
は、もはや透明導電膜はその本来の特性を維持すること
は不可能である。したがって、本発明では、図4に示し
たように、透明導電膜形成前に前記プラズマ処理を行な
う製造方法を提供する。これにより、透明導電膜を用い
る薄膜トランジスタの用途に対しても、著しいトランジ
スタ特性の改善が可能となる。なお、図4に示した例で
は、層間絶縁膜24を形成した後に、前記プラズマ処理
を行ない、その後にコンタクトホールを開口し透明導電
膜を形成したが、必ずしもこれと同一のプロセスを採用
する必要はない。例えば、前記プラズマ処理はコンタク
トホールを開ロした後でもよいし、あるいはシリコン薄
膜を形成した直後、あるいはゲート絶縁膜を形成した直
後でもよい。すなわち、シリコン薄膜を形成した後で、
透明導電膜を形成する前であれば、どの段階で前記プラ
ズマ処理を施しても良い。
Also, in the active matrix panel,
As described above, a transparent conductive film is often used as the wiring / electrode material, but the present invention provides a manufacturing method for performing the plasma treatment before forming the transparent conductive film. Generally, In 2 O 3 ,
A metal oxide such as SnO 2 or ITO is used. However, if the above-described plasma treatment is performed after forming such a transparent conductive film, the metal oxide is reduced to exhibit metallic properties. In severe cases, it may even appear to be more scattered than fine metal grains. Under such circumstances, the transparent conductive film can no longer maintain its original characteristics. Therefore, according to the present invention, as shown in FIG. 4, there is provided a manufacturing method for performing the plasma treatment before forming a transparent conductive film. This makes it possible to significantly improve the transistor characteristics even for the use of a thin film transistor using a transparent conductive film. In the example shown in FIG. 4, after the interlayer insulating film 24 is formed, the plasma processing is performed, and thereafter, a contact hole is opened to form a transparent conductive film. However, the same process as that described above is always required. There is no. For example, the plasma treatment may be performed after opening a contact hole, immediately after forming a silicon thin film, or immediately after forming a gate insulating film. That is, after forming a silicon thin film,
The plasma treatment may be performed at any stage before the formation of the transparent conductive film.

【0023】また、本発明は、前記プラズマ処理を行な
った後の製造工程を350℃以下にする薄膜トランジス
タの製造方法を提供する。これについては、以下、図を
用いで説明する。
Further, the present invention provides a method for manufacturing a thin film transistor in which the manufacturing process after the plasma treatment is performed at 350 ° C. or lower. This will be described below with reference to the drawings.

【0024】図6は、前記プラズマ処理の効果の熱処理
依存性を示すグラフである。前記プラズマ処理の効果を
示す目安として、縦軸にVthをとってある。Vth
は、ドレイン電圧を4Vとして、10nAのドレイン電
流を流すのに必要なゲート電圧と定義してある。図から
明らかなように、プラズマ処理を施すことにより、Vt
hは9Vから3.7Vに低下し、200℃,250℃。
300℃の熱処理を順次加えてもその値は全く変化しな
い。350℃の熱処理ではわずかにVthの増加が見ら
れるが、微小な変化に過ぎない。ところが、400℃以
上の熱処理を加えると、Vthは急激に増大し、450
℃ではほぼ初期に等しい値を示している。このように、
前記プラズマ処理の効果は350℃以下の熱処理ではほ
ぼ完壁に保持されているが、400℃以上になると急激
に劣化する。したがって前記プラズマ処理を行なった後
は、すべての製造工程を350℃以下に保つことによっ
て初めてその効果が発揮される。
FIG. 6 is a graph showing the dependence of the effect of the plasma treatment on the heat treatment. As an indicator of the effect of the plasma processing, Vth is plotted on the vertical axis. Vth
Is defined as a gate voltage necessary for flowing a drain current of 10 nA with a drain voltage of 4 V. As is apparent from the figure, by performing the plasma treatment, Vt
h dropped from 9V to 3.7V, 200 ° C, 250 ° C.
Even if heat treatment at 300 ° C. is sequentially applied, the value does not change at all. The heat treatment at 350 ° C. shows a slight increase in Vth, but only a slight change. However, when a heat treatment of 400 ° C. or more is applied, Vth increases sharply,
In the case of ° C., the values are almost the same at the beginning. in this way,
The effect of the plasma treatment is almost completely maintained by the heat treatment at 350 ° C. or lower, but rapidly deteriorates at 400 ° C. or higher. Therefore, after performing the plasma treatment, the effect is exhibited only by keeping all the manufacturing steps at 350 ° C. or lower.

【0025】例えば、図4において、ソース・ドレイン
領域内の不純物を活性化させる等の目的で、高温のアニ
ール処理を必要とする場合には、そのアニール処理後に
前記プラズマ処理を行なわなくてはならない。このよう
に、プラズマ処理を行なった後の熱処理により特性が再
び劣化する原因は次のように考えられる。すなわち、プ
ラズマ処理により導入された水素はシリコン原子と結合
してダングングボンドを消滅させているが、その結合は
ある有限の結合エネルギーにより維持されており、外部
からの熱エネルギーによりその結合は容易に解き放たれ
る。その熱エネルギーの大きさは、解離度に対して指数
関数的に寄与し、したがって、ある温度から急激にシリ
コンと水素の解離が進行する。
For example, in FIG. 4, if high-temperature annealing is required for the purpose of activating impurities in the source / drain regions, the plasma processing must be performed after the annealing. . The reason why the characteristics are degraded again by the heat treatment after the plasma treatment is considered as follows. In other words, hydrogen introduced by plasma treatment bonds with silicon atoms to eliminate dangling bonds, but the bond is maintained by a finite binding energy, and the bonding is easily performed by external heat energy. Unleashed. The magnitude of the thermal energy exponentially contributes to the degree of dissociation, and therefore, the dissociation of silicon and hydrogen proceeds rapidly from a certain temperature.

【0026】[0026]

【発明の効果】以上述べたように、本発明は薄膜トラン
ジスタの特性、特にON状態における特性を著しく改善
することが可能となる。しかも、プラズマ処理後に透明
導電膜を形成するため、プラズマ処理による透明導電膜
の還元等の問題を防ぐことができる。また、プラズマ処
理は、シリコン薄膜及びゲート絶縁膜形成後に行われる
ため、清浄な界面を有した薄膜トランジスタを提供する
ことができる。従って、本発明は薄膜トランジスタの特
性向上と共に透明導電膜の特性維持を可能とすることが
でき、優れた効果を有するアクティブマトリクスパネル
の製造方法を提供するものである。
As described above, according to the present invention, the characteristics of the thin film transistor, particularly the characteristics in the ON state, can be remarkably improved. Moreover, since the transparent conductive film is formed after the plasma treatment, problems such as reduction of the transparent conductive film due to the plasma treatment can be prevented. In addition, since the plasma treatment is performed after the formation of the silicon thin film and the gate insulating film, a thin film transistor having a clean interface can be provided. Accordingly, the present invention provides a method of manufacturing an active matrix panel having excellent effects, which can improve the characteristics of a thin film transistor and maintain the characteristics of a transparent conductive film.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(b)は薄膜トランジスタを用いたア
クテイブマトリクス基板の一般的な回路図である。
FIGS. 1A and 1B are general circuit diagrams of an active matrix substrate using a thin film transistor.

【図2】(a)〜(d)は従来の薄膜トランジスタの製
造方法の1例を示す図である。
FIGS. 2A to 2D are views showing one example of a conventional method for manufacturing a thin film transistor.

【図3】 従来の方法により製造された薄膜トランジス
タの特性の1例を示すグラフである。
FIG. 3 is a graph showing an example of characteristics of a thin film transistor manufactured by a conventional method.

【図4】 (a)〜(e)は本発明による薄膜トランジ
スタを有するアクティブマトリクスパネルの製造方法の
1例を示す図である。
FIGS. 4A to 4E are diagrams illustrating an example of a method for manufacturing an active matrix panel having a thin film transistor according to the present invention.

【図5】 本発明の方法により製造された薄膜トランジ
スタの特性の1例を示すグラフである。
FIG. 5 is a graph showing an example of characteristics of a thin film transistor manufactured by the method of the present invention.

【図6】 本発明の方法により製造された薄膜トランジ
スタの特性が熱処理と共に変化する様子を示したグラフ
である。
FIG. 6 is a graph showing how the characteristics of a thin film transistor manufactured by the method of the present invention change with heat treatment.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】薄膜トランジスタを有するアクティブマト
リクスパネルの製造方法において、 基板上に該薄膜トランジスタのシリコン薄膜を形成する
工程と、 前記基板上に該薄膜トランジスタのゲート絶縁膜を形成
する工程と、 前記シリコン薄膜及び前記ゲート絶縁膜を形成後に水
素、もしくは水素と窒素を主成分とする雰囲気中でプラ
ズマ処理を行う工程と、 前記プラズマ処理後に金属酸化物からなる透明導電膜を
形成する工程とを有することを特徴とするアクティブマ
トリクスパネルの製造方法。
1. A method of manufacturing an active matrix panel having a thin film transistor, comprising: forming a silicon thin film of the thin film transistor on a substrate; forming a gate insulating film of the thin film transistor on the substrate; A step of performing a plasma treatment in an atmosphere containing hydrogen or hydrogen and nitrogen as main components after forming the gate insulating film; and a step of forming a transparent conductive film made of a metal oxide after the plasma treatment. A method of manufacturing an active matrix panel.
【請求項2】薄膜トランジスタを有するアクティブマト
リクスパネルの製造方法において、 基板上に該薄膜トランジスタのシリコン薄膜を形成する
工程と、 前記基板上に該薄膜トランジスタのゲート絶縁膜を形成
する工程と、 前記シリコン薄膜及び前記ゲート絶縁膜を形成後に水
素、もしくは水素と窒素を主成分とする雰囲気中でプラ
ズマ処理を行う工程と、 前記プラズマ処理後に金属酸化物からなる透明導電膜を
形成する工程とを有し、前記プラズマ処理を施した後の
工程は350℃以下で行われることを特徴とするアクテ
ィブマトリクスパネルの製造方法。
2. A method for manufacturing an active matrix panel having a thin film transistor, comprising: forming a silicon thin film of the thin film transistor on a substrate; forming a gate insulating film of the thin film transistor on the substrate; A step of performing plasma treatment in an atmosphere containing hydrogen or hydrogen and nitrogen as main components after forming the gate insulating film, and a step of forming a transparent conductive film made of a metal oxide after the plasma treatment, A method for manufacturing an active matrix panel, wherein the step after the plasma treatment is performed at 350 ° C. or lower.
JP8000673A 1996-01-08 1996-01-08 Active matrix panel manufacturing method Expired - Lifetime JP2647069B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8000673A JP2647069B2 (en) 1996-01-08 1996-01-08 Active matrix panel manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8000673A JP2647069B2 (en) 1996-01-08 1996-01-08 Active matrix panel manufacturing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP58078970A Division JP2530117B2 (en) 1983-05-06 1983-05-06 Method for manufacturing thin film transistor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP8322032A Division JP2844333B2 (en) 1983-05-06 1983-05-06 Method for manufacturing thin film transistor

Publications (2)

Publication Number Publication Date
JPH08228003A JPH08228003A (en) 1996-09-03
JP2647069B2 true JP2647069B2 (en) 1997-08-27

Family

ID=11480271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8000673A Expired - Lifetime JP2647069B2 (en) 1996-01-08 1996-01-08 Active matrix panel manufacturing method

Country Status (1)

Country Link
JP (1) JP2647069B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3111999B2 (en) 1998-10-16 2000-11-27 セイコーエプソン株式会社 Method of manufacturing thin film transistor and method of manufacturing active matrix panel

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000004412A (en) * 1998-06-30 2000-01-25 김영환 Manufacturing method for a liquid crystal display
KR20030016052A (en) * 2001-08-20 2003-02-26 삼성전자주식회사 Method for fabricating thin film transistor substrate

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58192375A (en) * 1982-05-07 1983-11-09 Hitachi Ltd Manufacture of thin film transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3111999B2 (en) 1998-10-16 2000-11-27 セイコーエプソン株式会社 Method of manufacturing thin film transistor and method of manufacturing active matrix panel

Also Published As

Publication number Publication date
JPH08228003A (en) 1996-09-03

Similar Documents

Publication Publication Date Title
TWI840891B (en) Display device and method for manufacturing the same
JP6456892B2 (en) Semiconductor device
EP1041641B1 (en) A method for manufacturing an electrooptical device
TWI647818B (en) Semiconductor device and driving method thereof
CN104658497B (en) Electronic circuit, display device, the driving method of electronic equipment and electronic circuit
KR20180117075A (en) Semiconductor device and driving method thereof
TW201250988A (en) Semiconductor device and method for manufacturing semiconductor device
JP2006502597A (en) Transistor structure and manufacturing method thereof
TW201133789A (en) Semiconductor device and method for manufacturing semiconductor device
JP6830504B2 (en) Semiconductor device
JP2530117B2 (en) Method for manufacturing thin film transistor
JP2002500829A (en) Electronic device having a thin film transistor
US6864529B2 (en) Thin film transistor memory device
JP2647069B2 (en) Active matrix panel manufacturing method
JP3123252B2 (en) Active matrix display
JP3111973B2 (en) Method of manufacturing thin film transistor and method of manufacturing active matrix panel
JP2844333B2 (en) Method for manufacturing thin film transistor
JP3111999B2 (en) Method of manufacturing thin film transistor and method of manufacturing active matrix panel
JPH05243273A (en) Method of manufacturing thin film transistor
JPH0371793B2 (en)
US20250133828A1 (en) Display panels and methods of manufacturing a display panel
JPS5916378A (en) Semiconductor device
JP2543831B2 (en) Semiconductor device
JPS59132168A (en) Manufacturing method of thin film transistor