JP2654035B2 - Semiconductor IC device - Google Patents
Semiconductor IC deviceInfo
- Publication number
- JP2654035B2 JP2654035B2 JP62288023A JP28802387A JP2654035B2 JP 2654035 B2 JP2654035 B2 JP 2654035B2 JP 62288023 A JP62288023 A JP 62288023A JP 28802387 A JP28802387 A JP 28802387A JP 2654035 B2 JP2654035 B2 JP 2654035B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor
- lead frame
- mounting piece
- chip mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Credit Cards Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 [技術分野] 本発明は、ICカードなどに組み込んで用いられる薄型
の半導体IC装置に関するものである。Description: TECHNICAL FIELD The present invention relates to a thin semiconductor IC device used by being incorporated in an IC card or the like.
[背景技術] 半導体IC装置として従来からDIP(Dual Inline Packa
ge)やSOP(Small Outline Packlage)などが提供され
ている。これらは例えば第3図(a)(b)に示すよう
にリードフレームのリード3,3…にICチップ1を搭載す
ると共にリード3とともにICチップ1を成形樹脂4に封
入することによって形成されている。しかしこれらのも
のでは、ICチップ1と各リード3との間の接続は金線な
どのワイヤー22をボンディングすることによっておこな
われており、このワイヤー22を納めるために成形樹脂4
は一定以上の厚みで形成する必要があって、半導体IC装
置の薄型化に限界があるという問題があった。またこれ
らの半導体IC装置はICチップ1を成形樹脂4中に封入し
て形成されているためにICチップ1の発熱の内部にこも
り易く、そこで第3図(c)のように金属片など放熱体
24をその表面を露出させた状態で埋め込んで、放熱体24
からICチップ1の発熱を放散させるようにしている。し
かしこのものでは放熱体24を成形樹脂4にインサートし
なければならず製造工数が増加することになると共に、
放熱体24によって半導体IC装置がさらに厚くなって薄型
化できなくなるという問題があった。[Background Art] Conventionally, DIP (Dual Inline Packa) has been used as a semiconductor IC device.
ge) and SOP (Small Outline Packlage). These are formed, for example, by mounting the IC chip 1 on the leads 3, 3... Of the lead frame and enclosing the IC chip 1 together with the lead 3 in a molding resin 4 as shown in FIGS. 3 (a) and 3 (b). I have. However, in these devices, the connection between the IC chip 1 and each of the leads 3 is performed by bonding a wire 22 such as a gold wire.
Has to be formed with a certain thickness or more, and there is a problem in that there is a limit in reducing the thickness of the semiconductor IC device. Further, since these semiconductor IC devices are formed by encapsulating the IC chip 1 in the molding resin 4, it is easy for the IC chip 1 to stay inside the heat generated by the IC chip 1, and as shown in FIG. body
24 is buried with its surface exposed, and the radiator 24
The heat of the IC chip 1 is dissipated. However, in this case, the heat radiator 24 must be inserted into the molding resin 4, so that the number of manufacturing steps increases, and
There has been a problem that the semiconductor IC device cannot be made thinner due to the heat radiator 24.
[発明の目的] 本発明は、上記の点に鑑みて為されたものであり、薄
型化することが容易であると共にICチップの放熱性を高
めることができ、加えてICチップとリードとの導通信頼
性に優れた半導体IC装置を提供することを目的とするも
のである。[Object of the Invention] The present invention has been made in view of the above points, and it is possible to easily reduce the thickness and enhance the heat dissipation of the IC chip. It is an object of the present invention to provide a semiconductor IC device having excellent conduction reliability.
[発明の開示] しかして本発明に係る半導体IC装置は、線膨張係数が
3×10-6/℃〜1.8×10-5/℃の金属リードフレーム2の
複数本の各リード3,3…にそれぞれチップ搭載片5を形
成し、このチップ搭載片5の片側表面にシリコンウェハ
ーで形成されるICチップ1を搭載して直接実装すると共
にICチップ1をリード3とともに成形樹脂4内に封入
し、成形樹脂4の表面にチップ搭載片5の他方の片側表
面を露出させて成ることを特徴とするものであり、以下
本発明を実施例により詳述する。[Disclosure of the Invention] Thus, in the semiconductor IC device according to the present invention, a plurality of leads 3, 3... Of the metal lead frame 2 having a linear expansion coefficient of 3 × 10 −6 / ° C. to 1.8 × 10 −5 / ° C. Each of the chip mounting pieces 5 is formed, an IC chip 1 formed of a silicon wafer is mounted on one surface of the chip mounting piece 5 and directly mounted, and the IC chip 1 is enclosed in a molding resin 4 together with the leads 3. The present invention is characterized in that the other surface of the other side of the chip mounting piece 5 is exposed on the surface of the molding resin 4, and the present invention will be described in detail below with reference to examples.
リードフレーム2は42アロイ(Ni42%のNi−Fe合金)
などの金属帯板をプレス加工などすることによって形成
されるものであり、第2図に示すように左右一対のフレ
ーム17,17を連結片18で接続して長尺に形成してある。
隣合う連結片18,18間の部分が半導体IC装置を作成する
ための一つの単位となるものであり、この各隣合う連結
片18,18間の部分においてそれぞれフレーム17,17から複
数本づつりリード3,3…が延出してある。この各リード
3の先部は屈曲部19及び幅広いチップ搭載片5として形
成してある。第2図において23はリードフレーム2を自
動送りするためにフレーム17に形成した送り孔である。Lead frame 2 is 42 alloy (Ni42% Ni-Fe alloy)
The left and right frames 17 are connected by connecting pieces 18 to form a long strip, as shown in FIG.
The portion between the adjacent connecting pieces 18, 18 is one unit for producing a semiconductor IC device, and a plurality of pieces from the frames 17, 17 are provided at the portions between the adjacent connecting pieces 18, 18, respectively. Lead 3,3 ... is extended. The tip of each lead 3 is formed as a bent portion 19 and a wide chip mounting piece 5. In FIG. 2, reference numeral 23 denotes a feed hole formed in the frame 17 for automatically feeding the lead frame 2.
このリードフレーム2を用いて半導体IC装置を製造す
るのであるが、まずICチップ1の実装をおこなう。ICチ
ップ1の実装は第2図に鎖線で示すように各チップ搭載
片5,5…の上面にICチップ1を直接重ね、ワイヤーレス
で搭載する直接実装によっておこなう。この直接実装と
しては例えばフリップチップ実装でおこなうことができ
る。すなわち、ICチップ1の電極に半田などのバンプ20
を形成し、このバンプ20とチップ搭載片とを半田付け接
合するのである。このように直接実装することによっ
て、リード3へのICチップ1の固定と電気的接続とを同
時におこなうことができることになる。このようにICチ
ップ1を搭載したのちに形成をおこない、ICチップ1を
各リード3,3…とともに成形樹脂4内に埋入して封止す
る。この成形は長尺のリードフレーム2を連続的にトラ
ンスファー成形装置や圧縮成形装置などに送り込むこと
によっておこなうことができる。またこの成形に用いる
樹脂としては特に限定されるものではないが、フェノー
ル、エポキシ、シリコン、ポリイミドなどの熱硬化性樹
脂、ポリフェニレンサルファイド、ポリサルフォン、ポ
リエーテルスルホン、ポリアリールスルホンなどの熱可
塑性樹脂を用いることができる。このように成形して成
形樹脂4にICチップ1とリード3,3…とを封止するにあ
たって、チップ搭載片5の裏側の面を第1図に示すよう
に成形樹脂4の下側の表面から露出されるようにしてあ
り、このチップ搭載片5の露出面で外部への接続端子6
が形成されるようにしてある。そして各リード3,3…を
フレーム17から切り離すことによって、リードフレーム
2から第1図のように形成される半導体IC装置Aを得る
ことができる。A semiconductor IC device is manufactured using the lead frame 2. First, the IC chip 1 is mounted. The IC chip 1 is mounted by directly mounting the IC chip 1 directly on the upper surface of each chip mounting piece 5, 5,... As shown by a chain line in FIG. This direct mounting can be performed, for example, by flip chip mounting. That is, bumps 20 such as solder are applied to the electrodes of the IC chip 1.
Is formed, and the bump 20 and the chip mounting piece are joined by soldering. By thus directly mounting, the fixing of the IC chip 1 to the leads 3 and the electrical connection can be performed simultaneously. After the IC chip 1 is mounted in this manner, the IC chip 1 is formed, and the IC chip 1 is embedded in the molding resin 4 together with the leads 3, 3,. This molding can be performed by continuously feeding the long lead frame 2 to a transfer molding device, a compression molding device, or the like. The resin used for this molding is not particularly limited, but a thermosetting resin such as phenol, epoxy, silicon, and polyimide, and a thermoplastic resin such as polyphenylene sulfide, polysulfone, polyether sulfone, and polyaryl sulfone are used. be able to. When sealing the IC chip 1 and the leads 3, 3... In the molding resin 4 by molding in this manner, the lower surface of the chip mounting piece 5 is formed as shown in FIG. From the surface of the chip mounting piece 5 to the external connection terminals 6.
Is formed. By separating the leads 3, 3,... From the frame 17, the semiconductor IC device A formed as shown in FIG.
このように形成される半導体IC装置Aにあって、ICチ
ップ1はリードフレーム2のリード3に接続されている
ために、プリント配線板11を基板として用いる第3図の
従来例のようにスルーホール加工や回路加工などをする
ような必要はなく、またICチップ1は直接実装でチップ
搭載片5に搭載されているために、固定と電気的接続と
を同時におこなうことができてワイヤーボンディングな
どの必要がなく、従って製造にあたっての加工工数を少
なくすることができるものである。また基板は金型成形
した成形樹脂4によって形成することができるために、
基板を積層成形で得られるプリント配線板11で形成する
場合よりも厚みのある寸法精度良く形成することがで
き、ICカードに組み込む場合など薄さが要求されるパッ
ケージとして好適であり、またICチップ1はワイヤーレ
スで直接チップ搭載片5に実装されているため、ワイヤ
ーボンディングする従来例のようにワイヤー22を成形樹
脂4中に納めるために成形樹脂4の厚みを一定以上に設
定するような必要はなく、半導体IC装置Aの全体の厚み
をより薄く形成することができることになる。従って半
導体IC装置Aの厚みを1mm以下、望ましくは0.7mm以下の
薄さに設定して、ICカードに組み込むことができるよう
に形成することができる。In the semiconductor IC device A thus formed, since the IC chip 1 is connected to the leads 3 of the lead frame 2, the printed circuit board 11 is used as a substrate as in the conventional example of FIG. There is no need to perform hole processing or circuit processing, and since the IC chip 1 is mounted directly on the chip mounting piece 5, fixing and electrical connection can be performed simultaneously, and wire bonding and the like can be performed. Therefore, the number of processing steps in manufacturing can be reduced. In addition, since the substrate can be formed by the molding resin 4 molded,
It can be formed with greater thickness and dimensional accuracy than when the substrate is formed from a printed wiring board 11 obtained by lamination molding, and is suitable as a package that requires thinness, such as when incorporating it into an IC card, and also as an IC chip. Since the wire 1 is directly mounted on the chip mounting piece 5 without wires, it is necessary to set the thickness of the molding resin 4 to a certain value or more in order to store the wire 22 in the molding resin 4 as in the conventional example of wire bonding. However, the overall thickness of the semiconductor IC device A can be made thinner. Therefore, the thickness of the semiconductor IC device A can be set to 1 mm or less, desirably 0.7 mm or less, and formed so that it can be incorporated into an IC card.
このように形成される半導体IC装置AをICカードに用
いるにあたっては、リード3のチップ搭載片5の露出面
で形成される端子6をICカードの表面から露出させた状
態で、半導体IC装置AをICカード内に一体に埋め込んで
組み込むことができる。ここで、端子6として露出する
チップ搭載片5にはICチップ1が直接接して実装されて
いるものであり、ICチップ1の発熱をこの部分から外部
に効率良く放熱することができ、熱が成形樹脂4中にこ
もることを防止することができるものである。特に第2
図の実施例のようにチップ搭載片5を幅広く形成してお
くことによって放熱性を高めることができる。このよう
に、従来例のように放熱体24を用いるような必要なく放
熱することができ、従って放熱体24を成形樹脂4に埋入
させる工数を必要としないと共に放熱体24によって半導
体IC装置Aの厚みが厚くなるというようなこともないも
のである。尚、第1図の実施例ではリード3の外側端部
3aも成形樹脂4から突出させてあるが、半導体IC装置A
をICカードに組み込むときなどにこのリード3の突出す
る端部3aを位置決めとして利用したり、また静電気を逃
がすためのアース端子として又、熱を逃がすための放熱
端子として利用したりすることができる。When the semiconductor IC device A thus formed is used for an IC card, the semiconductor IC device A is formed with the terminals 6 formed on the exposed surfaces of the chip mounting pieces 5 of the leads 3 exposed from the surface of the IC card. Can be embedded and integrated into an IC card. Here, the IC chip 1 is mounted in direct contact with the chip mounting piece 5 exposed as the terminal 6, and the heat generated by the IC chip 1 can be efficiently radiated to the outside from this portion. It is possible to prevent the resin from remaining in the molding resin 4. Especially the second
By widely forming the chip mounting pieces 5 as in the embodiment shown in the figure, heat radiation can be improved. As described above, heat can be dissipated without using the heat radiator 24 as in the conventional example. Therefore, the man-hour for embedding the heat radiator 24 in the molding resin 4 is not required, and the semiconductor IC device A Does not increase in thickness. Incidentally, in the embodiment shown in FIG.
3a also protrudes from the molding resin 4, but the semiconductor IC device A
The end 3a of the lead 3 protruding can be used as a positioning when assembling the IC in an IC card or the like, or can be used as a ground terminal for releasing static electricity or as a heat radiation terminal for releasing heat. .
また本発明において、前記リードフレーム2を形成す
る金属材料としては、線膨張係数が3×10-6/℃〜1.8×
10-5/℃のもの、好ましくは線膨張係数が4×10-6/℃〜
9×10-6/℃のものを用いるものである。ICチップ1と
してはシリコンウェハーで形成したものが用いられる
が、シリコンウェハーの線膨張係数3〜4×10-6/℃に
対してリードフレーム2の線膨張係数が大きく異なる
と、温度変化に伴う膨張寸法の差でリードフレーム2の
リード3のチップ搭載片5とICチップ1との接合箇所に
ずれが生じ、ICチップ1とリード3との間の導通信頼性
に問題が生じるおそれがあるために、リードフレーム2
として線膨張係数が1.8×10-5/℃以下のものを用いるも
のである。リードフレーム2に用いることができる金属
として線膨張係数が3×10-6/℃より小さいものは見当
たらないために、リードフレーム2の線膨張係数の下限
は事実上3×10-6/℃に設定されることになる。In the present invention, the metal material forming the lead frame 2 has a linear expansion coefficient of 3 × 10 −6 / ° C. to 1.8 ×.
10 -5 / ° C, preferably with a coefficient of linear expansion of 4 × 10 -6 / ° C
9 × 10 −6 / ° C. is used. As the IC chip 1, a chip formed of a silicon wafer is used. If the linear expansion coefficient of the lead frame 2 is significantly different from the linear expansion coefficient of the silicon wafer of 3 to 4 × 10 −6 / ° C., the temperature change is caused. The difference in the expansion dimension may cause a displacement at the joint between the chip mounting piece 5 of the lead 3 of the lead frame 2 and the IC chip 1, which may cause a problem in the reliability of conduction between the IC chip 1 and the lead 3. And lead frame 2
Used have a coefficient of linear expansion of 1.8 × 10 −5 / ° C. or less. For the linear expansion coefficient as the metal that can be used in the lead frame 2 do not see smaller than 3 × 10 -6 / ℃, the lower limit of the coefficient of thermal expansion of the lead frame 2 is virtually 3 × 10 -6 / ℃ Will be set.
ここで、リードフレーム2の線膨張係数の影響を試験
によって例証する。Here, the effect of the linear expansion coefficient of the lead frame 2 will be illustrated by a test.
次表に示す材料で形成したリードフレームを用い、こ
のリードフレームのリードに2.3×3.2mmで厚み0.2mmの
くし形Al配線を形成したシリコンウェハー製の評価用チ
ップを半田バンプでフリップチップ実装し、トランスフ
ァー成形装置でエポキシ樹脂封止成形をおこなった。こ
のようにして作成したパッケージについて、−65℃に冷
却したのちに150℃に加熱する操作を1サイクルとして
繰り返す熱衝撃試験をおこない、各サイクル毎に断線不
良の発生の有無を検査した。試験は10個のサンプルにつ
いておこない、5個のサンプルが断線したときの熱衝撃
のサイクル数を結果として次表に示した。Using a lead frame made of the material shown in the following table, a silicon wafer evaluation chip with 2.3 × 3.2 mm and 0.2 mm thick comb-shaped Al wiring formed on the lead of this lead frame was flip-chip mounted with solder bumps. Then, epoxy resin sealing molding was performed by a transfer molding apparatus. The package prepared in this manner was subjected to a thermal shock test in which the operation of cooling to -65 ° C and then heating to 150 ° C was repeated as one cycle, and each cycle was inspected for the occurrence of disconnection failure. The test was performed on 10 samples, and the number of thermal shock cycles when 5 samples were disconnected was shown in the following table as a result.
表に見られるように、試験5の線膨張係数が2.3×10
-5/℃のアルミニウムでリードフレームを形成するよう
にしたものでは、熱衝撃試験の結果は悪いが、線膨張係
数が3×10-6/℃〜1.8×10-5/℃の範囲に含まれる試験
1〜4のものでは良好な熱衝撃試験の結果が得られるこ
とが確認される。尚、断線不良の総てはリードとチップ
の半田バンプとの外れであった。 As can be seen from the table, the coefficient of linear expansion of test 5 was 2.3 × 10
When the lead frame is made of -5 / ° C aluminum, the thermal shock test results are poor, but the coefficient of linear expansion is in the range of 3 × 10 -6 / ° C to 1.8 × 10 -5 / ° C It is confirmed that the results of the tests 1 to 4 obtained can obtain good results of the thermal shock test. All of the disconnection failures were caused by the separation between the lead and the solder bump of the chip.
[発明の効果] 上述のように本発明であっては、金属リードフレーム
の複数本の各リードの一方端部のチップ搭載片の片側表
面にICチップを搭載して直接実装すると共にICチップを
リードとともに成形樹脂内に封入するようにしてあるの
で、ICチップはワイヤーレスでチップ搭載片に直接実装
することができ、ワイヤーボンディングする場合のよう
に成形樹脂の厚みを一定以上に設定してワイヤーを成形
樹脂中に納めるようにする必要はなく、半導体IC装置の
全体の厚みを薄く形成することができるものである。し
かも成形樹脂から露出させるチップ搭載片にはICチップ
が直接接して実装されているために、ICチップの発熱を
この部分から外部に効率良く放熱することができるもの
であり、なんら放熱体を用いる必要なく放熱性を確保す
ることができるものである。また、リードフレームを線
膨張係数が3×10-6/℃〜1.8×10-5/℃の金属で形成し
てあるので、線膨張係数が3〜4×10-6/℃のシリコン
ウェハーのICチップにリードフレームの線膨張係数を近
似させ、熱膨張の差でICチップとリードのチップ搭載片
との間の接合が外れて導通信頼性が低下することを防止
することができるものである。[Effect of the Invention] As described above, according to the present invention, an IC chip is mounted on one surface of a chip mounting piece at one end of each of a plurality of leads of a metal lead frame, and the IC chip is directly mounted. The IC chip can be directly mounted on the chip mounting piece without wires because it is enclosed in the molding resin together with the leads. It is not necessary that the semiconductor IC device be contained in the molding resin, and the overall thickness of the semiconductor IC device can be reduced. In addition, since the IC chip is mounted in direct contact with the chip mounting piece exposed from the molding resin, heat generated by the IC chip can be efficiently radiated to the outside from this part. The heat radiation can be ensured without necessity. Further, since the linear expansion coefficient of the lead frame is formed by 3 × 10 -6 /℃~1.8×10 -5 / ℃ metal coefficient of linear expansion of the silicon wafer of 3~4 × 10 -6 / ℃ It is possible to approximate the linear expansion coefficient of the lead frame to the IC chip and prevent the bonding between the IC chip and the chip mounting piece of the lead from coming off due to the difference in thermal expansion, thereby reducing the conduction reliability. .
第1図は本発明の一実施例の断面図、第2図は同上に用
いるリードフレームの一部の斜視図、第3図(a)
(b)(c)は従来例の断面図である。 1はICチップ、2はリードフレーム、3はリード、4は
成形樹脂、5はチップ搭載片である。FIG. 1 is a sectional view of an embodiment of the present invention, FIG. 2 is a perspective view of a part of a lead frame used in the embodiment, and FIG.
(B) and (c) are cross-sectional views of a conventional example. 1 is an IC chip, 2 is a lead frame, 3 is a lead, 4 is a molding resin, and 5 is a chip mounting piece.
Claims (1)
の金属リードフレームの複数本の各リードにそれぞれチ
ップ搭載片を形成し、このチップ搭載片の片側表面にシ
リコンウェハーで形成されるICチップを搭載して直接実
装すると共にICチップをリードとともに成形樹脂内に封
入し、成形樹脂の表面にチップ搭載片の他方の片側表面
を露出させて成ることを特徴とする半導体IC装置。(1) a coefficient of linear expansion of 3 × 10 −6 / ° C. to 1.8 × 10 −5 / ° C.
A chip mounting piece is formed on each of a plurality of leads of the metal lead frame, and an IC chip formed of a silicon wafer is mounted directly on one surface of the chip mounting piece, and the IC chip is molded together with the lead. A semiconductor IC device characterized by being enclosed in a package and exposing the other surface of the chip mounting piece to the surface of the molding resin.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288023A JP2654035B2 (en) | 1987-11-14 | 1987-11-14 | Semiconductor IC device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288023A JP2654035B2 (en) | 1987-11-14 | 1987-11-14 | Semiconductor IC device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01128893A JPH01128893A (en) | 1989-05-22 |
| JP2654035B2 true JP2654035B2 (en) | 1997-09-17 |
Family
ID=17724812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62288023A Expired - Lifetime JP2654035B2 (en) | 1987-11-14 | 1987-11-14 | Semiconductor IC device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2654035B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2686086B2 (en) * | 1988-01-22 | 1997-12-08 | 株式会社日立製作所 | Semiconductor device |
| JP2518994B2 (en) * | 1992-04-22 | 1996-07-31 | 富士通株式会社 | Semiconductor device |
| JP3022393B2 (en) * | 1997-04-21 | 2000-03-21 | 日本電気株式会社 | Semiconductor device, lead frame, and method of manufacturing semiconductor device |
-
1987
- 1987-11-14 JP JP62288023A patent/JP2654035B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01128893A (en) | 1989-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100694739B1 (en) | Ball grid array package with multiple power / ground planes | |
| JP2819285B2 (en) | Stacked bottom lead semiconductor package | |
| US5521429A (en) | Surface-mount flat package semiconductor device | |
| KR0169820B1 (en) | Chip scale package with metal wiring substrate | |
| US6853069B2 (en) | Packaged die on PCB with heat sink encapsulant and methods | |
| US6723582B2 (en) | Method of making a semiconductor package having exposed metal strap | |
| JPH0550134B2 (en) | ||
| US6544812B1 (en) | Single unit automated assembly of flex enhanced ball grid array packages | |
| CN1153997A (en) | Improved integrated chip package with reduced dimensions | |
| KR19980032479A (en) | Surface installation TO-220 package and its manufacturing process | |
| KR101096330B1 (en) | Package for Semiconductor Devices | |
| EP0623954B1 (en) | Molded plastic packaging of electronic devices | |
| US7151308B2 (en) | Semiconductor chip package | |
| JP2003243565A (en) | Packaged semiconductor device and method of manufacturing the same | |
| US6168975B1 (en) | Method of forming extended lead package | |
| KR0157857B1 (en) | Semiconductor package | |
| JP2654035B2 (en) | Semiconductor IC device | |
| US12532750B2 (en) | Clip for a discrete power semiconductor package | |
| US6963129B1 (en) | Multi-chip package having a contiguous heat spreader assembly | |
| JP4038021B2 (en) | Manufacturing method of semiconductor device | |
| JPH0917910A (en) | Semiconductor device, manufacturing method thereof, inspection method, and mounting substrate | |
| TW445601B (en) | Die-embedded ball grid array packaging structure with leadframe | |
| JPH01128897A (en) | Semiconductor ic device | |
| KR970002136B1 (en) | Semiconductor package | |
| JP2822990B2 (en) | CSP type semiconductor device |