JP2654828B2 - 量子細線を有する半導体装置及びその製造方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、超高速の一次元電子トランジスタ、あるい
は量子干渉を利用した新規な一次元量子細線を有する半
導体装置及びその製造方法に関する。

〔従来の技術〕

材料としてAlGaAs/GaAsからなる構造を例にとつて従
来提案されている一次元量子細線の構造を第４図に図示
する。これはAlGaAs/GaAsの多層膜の側面に変調ドープ
によつて一次元電子状態を実現するものである。第４図
中、点線で囲まれた多層膜/AlGaAs界面の部分に一次元
電子が蓄積する。第４図の従来提案されている先行技術
としての一次元量子細線構造の模式的断面構造例におい
て、１は半絶縁性GaAs半導体基板、２はノンドープのAl
GaAs層、３はノンドープのGaAs層、４はノンドープのAl
GaAs層（厚さ約10nm）,5はSiドープのAlGaAs層（厚さ約
100nm）を示している。

この構造の製造方法の一例を次に示す。第５図（ａ）
（ｂ）（ｃ）は順次従来方式による一次元量子細線構造
の製造方法を説明するための模式的断面構造を示してい
る。まず、分子線エピタキシヤル成長法あるいは、有機
金属気相成長法によつてノンドープのAlGaAs層２、ノン
ドープのGaAs層３を順次成長させ、多層構造を作製す
る。次に、第５図（ａ）に図示するように、多層膜ウエ
ハ上にエツチングマスク６を｛110｝方向に配し、第５
図（ｂ）に図示するように、化学エツチングあるいはプ
ラズマエツチングによつて段差を作る。

さらに第５図（ｃ）に図示するように再び分子線エピ
タキシヤル成長法か有機金属気相成長法でノンドープの
AlGaAs層４を10nmの厚さでエツチングされた側面上に成
長させ、引き続き約10¹⁸cm^-3の不純物密度でドープされ
たSiドープのAlGaAs層５を1000nmの厚さで成長させて、
側面に一次元状態を実現する。

上述のように第５図（ａ）は半絶縁性基板１上にAlGa
As/GaAsの多層膜を成長後マスク６がパターニングされ
た状態を示し、第５図（ｂ）で上記多層膜がマスク６を
用いてプラズマエツチング或いは化学エツチングでエツ
チングされ、かつ基板１の一部分まで含めてエツチング
除去された状態を示している。第５図（ｂ）のエツチン
グにより、異方性を示し、所定の面方位の結晶面が露出
されている。第５図（ｃ）では、さらに上記のエツチン
グ処理をされた多層膜及び基板１上に薄いノンドープの
AlGaAs層４及びSiドープのAlGaAs層５が成長された状態
を示している。基板その他の面方位については一例とし
て第５図（ａ）中に図示されており、例えばそれぞれ
｛110｝方向にマスク６が配置され、それに垂直にマス
ク６のパターン方向として基板面に平行に｛110｝方向
が配置され、基板面に垂直方向に｛001｝方向が配置さ
れている。

〔発明が解決しようとする課題〕

しかし、上記で説明した量子細線の製造方法には、次
のような問題点がある。化学エツチングにより形成され
た側面（第４図の特に斜線部分）は、炭素、酸素、シリ
コン等で汚染されており、これらの汚染物は電子の散乱
要因や再結合中心となり、さらにトラツプとして働くた
めキヤリア濃度が低下するという問題がある。さらに化
学エツチングでは物質の種類によつてエツチング速度が
異なるので、エツチングの側面は凹凸になりやすく、や
はり電子の散乱要因となる。一方、プラズマエツチング
によつて加工する場合、加工面（第４図の斜線部分）に
ダメージ層あるいは変質層ができる。それらの層も電子
の散乱要因や再結合中心となり、この量子細線を使つた
デバイスの性能を著しく劣化させるという問題点があ
る。第４図の構造を持つ量子細線構造は加工側面を使う
ものであることから、界面の汚染や加工ダメージは致命
的な欠陥となる。

〔課題を解決するための手段〕

本発明による量子細線を有する半導体装置及びその製
造方法は、エツチング側面の凹凸や汚染あるいは加工に
よるダメージを克服するために提案されたものであり、
予め選択マスクを配置した基板上に、有機金属気相成長
法等を使つて矩形状に一層成長させ、引き続く成長によ
つてその矩形状の側面だけに選択的に変調ドープ層を成
長させ一次元電子状態を実現するという新規な量子細線
構造を製造することを、主要な特徴とした新規な量子細
線を有する半導体装置及びその製造方法である。

本発明の量子細線を有する半導体装置及びその製造方
法によつて従来方式によるエツチング側面の汚染、加工
ダメージに起因する量子細線を有する半導体装置の特性
劣化を克服することができる。また予め選択マスクを配
置した基板上に矩形状に一層成長後、その矩形状の側面
だけに選択的に変調ドープ層を成長させることによつて
一次元電子状態を実現できるという新規な構造も提案さ
れており、上記特性劣化を引き起こすダメージ等に対し
てもフリーであり、耐性もあるためそのような新規な量
子細線を有する半導体装置を実現するための製造方法も
大きな目的の１つとなつている。

従って、本発明の構成は以下に示す通りである。即
ち、（111）Ｂ面或いは（111）Ｂ面に近い面を有する半
絶縁性基板（19）と前記半絶縁性基板（19）上に所定の
方向のストライプ状の開口部を有する絶縁膜（17）と、
前記絶縁膜（17）をマスクとして前記（111）Ｂ面或い
は（111）Ｂ面に近い面の半絶縁性基板面上に矩形状に
成長されたノンドープの第１の半導体層（12）と、前記
第１の半導体層（12）の（110）フアセツト側面にのみ
形成させたノンドープの第２の半導体層（13）と、さら
に順次（110）フアセツト側面にのみ成長されたノンド
ープの第３の半導体スペーサ層（14）と、前記第３の半
導体スペーサ層（14）の（110）フアセツト側面にのみ
形成されたドープされた第４の半導体層（15）とから形
成される繰り返し構造を少なくとも１回含む構造におい
て、前記第２の半導体層（13）と前記第４の半導体層
（15）の中間の前記第３の半導体スペーサ層（14）の近
傍の前記第２の半導体層（13）とのヘテロ接合界面近傍
に一次元電子蓄積領域（18）が形成されることを特徴と
する量子細線を有する半導体装置としての構成を有す
る。

或いはまた、化合物半導体基板の（111）Ｂ面或いは
（111）Ｂ面に近い面上に絶縁膜を堆積し、該絶縁膜に
所定の方向のストライプ状の開口部を形成する第１の工
程と、該化合物半導体基板上に側壁が（110）面をもつ
第１の半導体を（111）Ｂ面或いは（111）Ｂ面に近い面
上に一層成長させる第２の工程と、該第２の工程に連続
して少なくとも２種類以上の第２の半導体を（110）側
面方向に選択的に順次成長させる第３の工程とからなる
工程の結合から、前記（110）側壁面に形成されたヘテ
ロ接合界面近傍に一次元電子蓄積領域を形成することを
特徴とする量子細線を有する半導体装置の製造方法とし
ての構成を有する。

或いはまた、（111）Ｂ面或いは（111）Ｂ面に近い面
を有する半絶縁性基板（19）と、前記半絶縁性基板（1
9）上に所定の方向のストライプ状の開口部を有する絶
縁膜（17）と、前記絶縁膜（17）をマスクとして前記
（111）Ｂ面或いは（111）Ｂ面に近い面の半絶縁性基板
面上に矩形状に形成されたノンドープの第１の半導体層
（12）と、前記第１の半導体層（12）の（110）フアセ
ツト側面にのみ成長されたノンドープの第２の半導体層
（21）と、さらに順次（110）フアセツト側面にのみ成
長されたノンドープの第３の半導体層（23）と、前記第
３の半導体層（23）の（110）フアセツト側面にのみ形
成されたノンドープの第４の半導体層（22）とから形成
され、さらに、前記第1,第2,第３及び第４の半導体層の
（111）Ｂ面或いは（111）Ｂ面に近い面上にのみ形成さ
れたノンドープの第５の半導体スペーサ層（14）とさら
に前記第５の半導体スペーサ層（14）の上部にのみ前記
（111）Ｂ面或いは（111）Ｂ面に近い面上に形成された
ドープされた第６の半導体層（15）から形成され、ここ
で前記第３の半導体層（23）は前記第２の半導体層（2
1）及び前記第４の半導体層（22）との間でダブルヘテ
ロ接合を形成し、前記第３の半導体層（23）と前記第６
の半導体層（15）の中間の前記第５の半導体スペーサ層
（14）近傍の前記第３の半導体層（23）の界面近傍に一
次元電子蓄積層（18）が形成されることを特徴とする量
子細線を有する半導体装置としての構成を有する。

或いはまた、化合物半導体基板の（111）Ｂ面或いは
（111）Ｂ面に近い面上に絶縁膜を堆積し、該絶縁膜に
所定の方向のストライプ状の開口部を形成する第１の工
程と、該化合物半導体基板上に側壁面が（110）面をも
つ第１の半導体を（111）Ｂ面或いは（111）Ｂ面に近い
面上に一層成長させる第２の工程と、該第２の工程に連
続して少なくとも２種類以上の第２の半導体を（110）
側面方向に選択的に順次成長させる第３の工程との工程
の結合からダブルヘテロ接合領域を形成し、さらに前記
第１及び第２の半導体及びダブルヘテロ接合領域を形成
する半導体領域の（111）Ｂ面或いは（111）Ｂ面に近い
面上にのみ順次ノンドープの半導体スペーサ層及びドー
プされた半導体層を形成する第４の工程とから、前記ダ
ブルヘテロ接合で囲まれる半導体領域の前記ノンドープ
の半導体スペーサ層とのヘテロ接合界面近傍に一次元電
子蓄積領域を形成することを特徴とする電子細線を有す
る半導体装置の製造方法としての構成を有する。

〔作 用〕

本発明による量子細線を有する半導体装置の製造方法
は、成長温度及びＶ族原料とIII族原料の濃度比（V/III
比）によつて選択成長の成長様式が変わることを巧みに
利用したものであり、連続した１回の成長工程で一次元
電子の蓄積領域を形成するものであるから、電子の蓄積
領域が加工ダメージや汚染から完全に逃れることができ
るという利点は勿論のこと横方向の界面の急峻性も単原
子オーダで制御可能であることから、急峻な界面を持つ
た量子細線構造が実現できるため極微細構造が極めて精
度良く実現されている。

〔実施例〕

以下、材料としてAlGaAs/GaAsを含む構造を一実施例
として本発明の実施例に付いて詳細に説明する。尚、半
導体材料としてはInP,InGaAs,InAlAs,等の他の２元系,3
元系或いは４元系等の化合物半導体材料を用いてもよい
ことはもちろんであろう。第１図は、本発明による量子
細線を有する半導体装置及びその製造方法によつて製造
された量子細線の基本的模式的断面構造図である。一次
元電子は第１図中の点線部分18に蓄積される。

第１図において各部分を説明すると以下の通りであ
る。19はGaAs半絶縁性等の基板であり、17はSiO₂膜であ
る。18は一次元電子蓄積領域である。12はノンドープの
AlGaAs層（又はGaAs層）であり、13はノンドープのGaAs
層、14はノンドープのAlGaAsスペーサ層を示している。
第１図から明らかなように一次元電子蓄積領域18はGaAs
基板19上に形成されたSiO₂膜上に成長されたノンドープ
のGaAs層13とSiドープのAlGaAs層15との間のノンドープ
のAlGaAsスペーサ層14の近傍で上記13と14の層の界面の
ノンドープのGaAs層13側近傍に形成されることがわか
る。12はノンドープのAlGaAs層もしくはGaAs層であり、
このように所望のGaAs又はGaAlAs層等が基板に対してほ
ぼ垂直な接合面を持つて形成されており、前述のように
急峻なヘテロ接合構造が実現されている様子がわかる。
第１図の本発明による量子細線構造では一次元電子蓄積
領域がほぼ急峻な、基板に対して垂直な、界面に形成さ
れており、第４図或いは第５図に図示した傾斜された側
壁部分に形成された従来構造による量子細線構造に比べ
て極めて精度良く極微細構造が実現されている。

次に第２図（ａ）（ｂ）（ｃ）を参照して、本発明に
よる量子細線を有する半導体装置の製造方法を順次説明
する。

第２図は、第１図の本発明による量子細線の構造を作
製する手順を示しており、以下順次説明する。まず、第
２図（ａ）に図示するようにGaAs基板19の（111）Ｂ面
もしくは（111）Ｂ面に近い面上にSiO₂膜17をスパツタ
法、あるいはCVD法で堆積させ、｛112｝方向に沿つたス
トライプ状の開口部を作る。次に第２図（ｂ）に図示す
るようにこの基板上に有機金属気相成長法等を使い、ま
ずＶ族/III族比10〜150の、700℃以上の成長温度でノン
ドープのAlGaAs層（又はGaAs層）12を厚さ50nmで矩形に
選択的に成長させる。側面のフアセツト面20は、（11
0）面である。次に、第２図（ｃ）に示すように成長温
度を700℃以下に下げ、この（110）側面方向にノンドー
プのGaAs層13を厚さ約200nm、ノンドープのAlGaAsスペ
ーサ層14を厚さ約15nm、SiドープのAlGaAs層15を厚さ約
60nmとして順次成長する。700℃以下の成長温度では（1
11）Ｂ面もしくは（111）Ｂ面に近い面上には、全く成
長がおこらず（110）側面だけが選択的に成長すること
が実験的に見出されている。18は一次元電子の蓄積領域
を示す。一次元電子蓄積領域の幅は、最初の成長工程で
ある（111）Ｂ面もしくは（111）Ｂ面に近い面上へのAl
GaAs層（又はGaAs層）12の厚さに一致する。一次元電子
蓄積領域は第２図（ｃ）で点線にて図示されているよう
に、領域13と15の中間のGaAlAsスペーサ層14と13の界面
近傍に位置し、その幅は前述の如くAlGaAs層12の厚さに
一致するが、その厚さはヘテロ接合の界面状態、特にSi
ドープの不純物密度に大きく依存する。従つて、本発明
による量子細線構造の線幅は、第１図に図示されたノン
ドープのAlGaAs層（又はGaAs層）の成長時間だけで容易
に制御できる。

以上説明したように、本発明の重要な特徴は、（11
1）Ｂもしくは（111）Ｂ面に近い面を有する基板を使い
所定の方向、例えば｛112｝方向に沿つたストライプ状
の窓をもつたSiO₂ストライプマスクを形成し、高い成長
温度と低いＶ族/III族比の成長条件の組合せで、側面に
（110）面をもつたGaAsもしくはAlGaAsフアセツト面が
得られること、連続して成長温度を700℃以下に下げて
（110）側面だけにGaAs及びAlGaAs層を選択的に成長を
行なうことであり、また細線幅は、12のノンドープAlGa
As層（又はGaAs層）の成長時間で制御できることであ
る。

このように本実施例の製造方法によれば、順次行なう
GaAs,GaAlAs層の側壁フアセツト面への結晶成長工程だ
けで細線部分（一次元電子の蓄積部分）が製造可能とな
るので、エツチング汚染や加工ダメージを受けることな
く、側面も単原子オーダで平坦な極微細構造が精度良く
実現されており、量子細線構造が精度良く製造される。

本発明の実施例では、AlGaAs/GaAs系材料で説明した
が、GaInP/GaAs,GaInAs/InP等のIII−Ｖ族半導体及びそ
の混晶系、ZnSe/GaAs等のII−VI族半導体とその混晶系
材料でも上記の条件下で同様の量子細線構造が作製でき
る。さらに、ここでは、SiO₂マスク方向を所定の方向例
えば｛112｝方向としたが、この方位からマスク方向を
傾けても（例えば、90度傾けた｛110｝方向）量子細線
の作製は可能である。

第３図は本発明の他の実施例であつて、GaAs基板19の
（111）Ｂ面もしくは（111）Ｂ面に近い面上に製造され
た別の量子細線を有する半導体装置の模式的断面構造図
を示す。

上記製造方法と同一の手法を用いて第３図に図示する
ように、選択成長されたAlGaAs層（又はGaAs層）12の
（110）側面にGaAs/AlGaAsダブルヘテロ構造を作製し、
再度成長温度を上げて（111）Ｂ面もしくは（111）Ｂ面
に近い面だけにノンドープのAlGaAs層14、SiドープのAl
GaAs層15を成長させて（111）Ｂ面もしくは（111）Ｂ面
に近い面上に量子細線構造18を作製することができる。
この構造を用いれば、AlGaAsで電子を閉じ込めたチヤネ
ルの作製が可能となる。ここで第３図の各部分を説明す
る。

19は例えばGaAs等の半絶縁性半導体基板である。この
基板は（111）Ｂ面もしくは（111）Ｂ面に近い面を有す
る。17は前記実施例と同様にスパツタ等により形成され
たSiO₂膜を示す。12は面方位を所定の方向に考慮してパ
ターニングされたマスクを用いて選択的に結晶成長され
たノンドープのGaAlAs層又はGaAs層である。21は12の領
域の（110）側面に第２図において説明した製造方法と
同様にして形成されたノンドープのAlGaAs層（又はGaAs
層）である。23はさらに領域21の側面に成長されたGaAs
層であり、22はさらに領域23の側面に成長されたノンド
ープのAlGaAs層（又はGaAs層）である。14はノンドープ
のAlGaAsスペーサ層であつて15はSiドープのAlGaAs層で
ある。従つて、18の部分に一次電子蓄積領域が形成され
ている。21,22をAlGaAs層とすれば21,22のAlGaAs層で一
次元電子蓄積領域18がすべて取り囲まれた構造となるた
め、AlGaAs層で一次元電子を閉じ込めたチヤネル部分が
形成されている。すなわち、ダブルヘテロ構造を利用し
た量子細線を有する半導体装置が実現されている。次に
第３図に示した本発明の別の実施例による量子細線を有
する半導体装置及びその製造方法の一例を簡単に述べ
る。基本的には第１図の量子細線構造に関して、第２図
（ａ）（ｂ）（ｃ）を用いて述べた製造方法と同様であ
る。すなわち、GaAs基板19の（111）Ｂ面もしくは（11
1）Ｂ面に近い面上にSiO₂膜17をスパツタ法、あるいはC
VD法で堆積させ、所定の方向、例えば｛112｝方向に沿
つたストライプ状の開口部を作る。この基板上に有機金
属気相成長法等を使い、まずＶ族/III族比10〜150の700
℃以上の成長温度でノンドープのAlGaAs層（又はGaAs
層）12を厚さ約50nmで矩形に選択的に結晶成長させる。
側面のフアセツト面20は、（110）面である。次に成長
温度を700℃以下に下げ、この（110）側面方向にノンド
ープのAlGaAs層（又はGaAs層）21を厚さ約200nm、ノン
ドープのGaAs層23を厚さ約200nm、さらにノンドープのA
lGaAs層（又はGaAs層）22を厚さ約200nmとして順次成長
する。ここで700℃以下の成長温度では（111）Ｂ面もし
くは（111）Ｂ面に近い面上には、全く成長がおこらず
（110）側面だけが選択的に成長することは前述の通り
である。次に再び成長温度を700℃以上に上昇してかつ
Ｖ族/III族比10〜150として設定してノンドープのAlGaA
sスペーサ層14を厚さ約15nm、不純物密度として約10¹⁸c
m^-3のSiドープのAlGaAs層15を厚さ約60nmとして順次成
長する。

以上の製造方法によつて第３図中、点線にて図示され
ているように一次元電子の蓄積領域18がSiドープのAlGa
As層15とノンドープのGaAs層23の中間のノンドープのAl
GaAsスペーサ層14との界面近傍において形成されてい
る。第３図の実施例では、一次元電子蓄積領域の幅は側
面方向に成長されたノンドープのGaAs層23の成長層の厚
さに等しく、従つてこのノンドープのGaAs層の成長時間
だけで容易に制御可能である。

第３図の本発明による量子細線を有する半導体装置の
製造方法においても（111）Ｂ面もしくは（111）Ｂ面に
近い面を有する基板を使い所定の方向、例えば｛112｝
方向に沿つたストライプ状の窓をもつたSiO₂ストライプ
マスクを形成し、高い成長温度と低いＶ族/III族比の成
長条件の組み合わせで（111）Ｂ面もしくは（111）Ｂ面
に近い面上にGaAsもしくはAlGaAs層が選択的に成長で
き、しかも側面に（110）面をもつたフアセツト面が得
られること、連続して成長温度を700℃以下に下げて、
側面の（110）面だけにAlGaAs層、GaAs層、AlGaAs層を
順次選択的にダブルヘテロ構造となるように成長するこ
と、さらに再び高い成長温度と低いＶ族/III族比の成長
条件の組み合わせで（111）Ｂ面もしくは（111）Ｂ面に
近い面上にのみAlGaAs層、SiドープのAlGaAs層を成長す
ること等を特徴としている。本実施例においても一次元
電子蓄積領域18は結晶成長工程だけで製造可能となるの
で、エツチング汚染や加工ダメージを受けることがな
く、単原子オーダで平坦な極微細構造が精度良く実現さ
れており、量子細線構造が精度良く実現されている。本
実施例においてもAlGaAs/GaAs系材料で説明したが、他
のInP系等のIII−Ｖ族及びその混晶系或いはZnSe系等の
II−VI族系及びその混晶を用いてもよいことは前述の通
りである。またSiO₂マスクの方向を｛112｝方向から90
゜傾けた例えば｛110｝方向を用いてもよいことも前述
の通りである。

〔発明の効果〕

本発明による量子細線を有する半導体装置及びその製
造方法は、成長工程のみで量子細線を形成するものであ
るから、加工ダメージや汚染から完全に逃れることはも
ちろんのこと横方向の界面の急峻性も単原子オーダで制
御可能であることから極めて微細な構造を精度良く実現
できるという利点がある。また、本発明を用いることに
より、従来の一次元電子をその動作原理とする電界効果
トランジスタ（FET）等において問題であつた界面不純
物によるキヤリア散乱、界面準位、再結合中心あるいは
界面ラフネスによる散乱が大幅に低減化して、一次元電
子の移動度が飛躍的に向上し、高いトランスコンダクタ
ンスをもつ一次元FETが得られる。

【図面の簡単な説明】

第１図は本発明による量子細線を有する半導体装置の模
式的断面構造例であり、第２図は本発明による量子細線
を有する半導体装置の製造方法を説明するための模式的
断面構造図である。 第３図は本発明による他の実施例としての（111）Ｂ基
板面もしくは（111）Ｂ面に近い面上に製造された別の
量子細線を有する半導体装置の模式的断面構造図であ
る。 第４図は従来提案されている先行技術としての量子細線
構造の模式的断面構造図であり、第５図は従来の一次元
量子細線構造の従来方式による製造方法を説明するため
の模式的断面図である。 12,21,22……ノンドープのAlGaAs層（又はGaAs層） 13,23……ノンドープのGaAs層 14……ノンドープのAlGaAsスペーサ層 15……SiドープのAlGaAs層 17……SiO₂膜 18……一次元電子蓄積領域 19……GaAs半絶縁性基板

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】（111）Ｂ面或いは（111）Ｂ面に近い面を
   有する半絶縁性基板（19）と前記半絶縁性基板（19）上
   に所定の方向のストライプ状の開口部を有する絶縁膜
   （17）と、前記絶縁膜（17）をマスクとして前記（11
   1）Ｂ面或いは（111）Ｂ面に近い面の半絶縁性基板面上
   に矩形状に成長されたノンドープの第１の半導体層（1
   2）と、前記第１の半導体層（12）の（110）フアセツト
   側面にのみ形成させたノンドープの第２の半導体層（1
   3）と、さらに順次（110）フアセツト側面にのみ成長さ
   れたノンドープの第３の半導体スペーサ層（14）と、前
   記第３の半導体スペーサ層（14）の（110）フアセツト
   側面にのみ形成されたドープされた第４の半導体層（1
   5）とから形成される繰り返し構造を少なくとも１回含
   む構造において、前記第２の半導体層（13）と前記第４
   の半導体層（15）の中間の前記第３の半導体スペーサ層
   （14）の近傍の前記第２の半導体層（13）とのヘテロ接
   合界面近傍に一次元電子蓄積領域（18）が形成されるこ
   とを特徴とする量子細線を有する半導体装置。
2. 【請求項２】化合物半導体基板の（111）Ｂ面或いは（1
   11）Ｂ面に近い面上に絶縁膜を堆積し、該絶縁膜に所定
   の方向のストライプ状の開口部を形成する第１の工程
   と、該化合物半導体基板上に側壁が（110）面をもつ第
   １の半導体を（111）Ｂ面或いは（111）Ｂ面に近い面上
   に一層成長させる第２の工程と、該第２の工程に連続し
   て少なくとも２種類以上の第２の半導体を（110）側面
   方向に選択的に順次成長させる第３の工程とからなる工
   程の結合から、前記（110）側壁面に形成されたヘテロ
   接合界面近傍に一次元電子蓄積領域を形成することを特
   徴とする量子細線を有する半導体装置の製造方法。
3. 【請求項３】（111）Ｂ面或いは（111）Ｂ面に近い面を
   有する半絶縁性基板（19）と、前記半絶縁性基板（19）
   上に所定の方向のストライプ状の開口部を有する絶縁膜
   （17）と、前記絶縁膜（17）をマスクとして前記（11
   1）Ｂ面或いは（111）Ｂ面に近い面の半絶縁性基板面上
   に矩形状に形成されたノンドープの第１の半導体層（1
   2）と、前記第１の半導体層（12）の（110）フアセツト
   側面にのみ成長されたノンドープの第２の半導体層（2
   1）と、さらに順次（110）フアセツト側面にのみ成長さ
   れたノンドープの第３の半導体層（23）と、前記第３の
   半導体層（23）の（110）フアセツト側面にのみ形成さ
   れたノンドープの第４の半導体層（22）とから形成さ
   れ、さらに、前記第1,第2,第３及び第４の半導体層の
   （111）Ｂ面或いは（111）Ｂ面に近い面上にのみ形成さ
   れたノンドープの第５の半導体スペーサ層（14）とさら
   に前記第５の半導体スペーサ層（14）の上部にのみ前記
   （111）Ｂ面或いは（111）Ｂ面に近い面上に形成された
   ドープされた第６の半導体層（15）から形成され、ここ
   で前記第３の半導体層（23）は前記第２の半導体層（2
   1）及び前記第４の半導体層（22）との間でダブルヘテ
   ロ接合を形成し、前記第３の半導体層（23）と前記第６
   の半導体層（15）の中間の前記第５の半導体スペーサ層
   （14）近傍の前記第３の半導体層（23）の界面近傍に一
   次元電子蓄積層（18）が形成されることを特徴とする量
   子細線を有する半導体装置。
4. 【請求項４】化合物半導体基板の（111）Ｂ面或いは（1
   11）Ｂ面に近い面上に絶縁膜を堆積し、該絶縁膜に所定
   の方向のストライプ状の開口部を形成する第１の工程
   と、該化合物半導体基板上に側壁面が（110）面をもつ
   第１の半導体を（111）Ｂ面或いは（111）Ｂ面に近い面
   上に一層成長させる第２の工程と、該第２の工程に連続
   して少なくとも２種類以上の第２の半導体を（110）側
   面方向に選択的に順次成長させる第３の工程との工程の
   結合からダブルヘテロ接合領域を形成し、さらに前記第
   １及び第２の半導体及びダブルヘテロ接合領域を形成す
   る半導体領域の（111）Ｂ面或いは（111）Ｂ面に近い面
   上にのみ順次ノンドープの半導体スペーサ層及びドープ
   された半導体層を形成する第４の工程とから、前記ダブ
   ルヘテロ接合で囲まれる半導体領域の前記ノンドープの
   半導体スペーサ層とのヘテロ接合界面近傍に一次元電子
   蓄積領域を形成することを特徴とする電子細線を有する
   半導体装置の製造方法。