Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2667486B2 - Ceramic circuit board - Google Patents
[go: Go Back, main page]

JP2667486B2 - Ceramic circuit board - Google Patents

Ceramic circuit board

Info

Publication number
JP2667486B2
JP2667486B2 JP64000535A JP53589A JP2667486B2 JP 2667486 B2 JP2667486 B2 JP 2667486B2 JP 64000535 A JP64000535 A JP 64000535A JP 53589 A JP53589 A JP 53589A JP 2667486 B2 JP2667486 B2 JP 2667486B2
Authority
JP
Japan
Prior art keywords
layer
ceramic
aln
aluminum nitride
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP64000535A
Other languages
Japanese (ja)
Other versions
JPH02181459A (en
Inventor
敏夫 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP64000535A priority Critical patent/JP2667486B2/en
Publication of JPH02181459A publication Critical patent/JPH02181459A/en
Application granted granted Critical
Publication of JP2667486B2 publication Critical patent/JP2667486B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、セラミックス層間の接合強度を改善した窒
化アルミニウム製の同時焼成セラミックス回路基板に関
する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to an aluminum nitride co-fired ceramics circuit board with improved bonding strength between ceramics layers.

(従来の技術) 半導体素子は、それ自体の機械的保護や外気からの遮
断などを目的として、セラミックス焼結体などによるパ
ッケージ内に収容して用いることが一般に行われてい
る。また、パッケージ内には、セラミックス焼結体と同
時焼成によって所要の回路パターンを有する内部配線層
を形成し、この内部配線の一端と半導体素子の電極部と
を接続するとともに、他端に入出力ピンを接続すること
によって、半導体素子と外部装置との電気的接続を行っ
ている。
(Prior Art) A semiconductor element is generally housed and used in a package made of a ceramic sintered body or the like for the purpose of mechanical protection of the semiconductor element itself or shielding from outside air. In the package, an internal wiring layer having a required circuit pattern is formed by simultaneous firing with the ceramic sintered body, and one end of the internal wiring is connected to an electrode portion of the semiconductor element, and an input / output is connected to the other end. By connecting the pins, the semiconductor element is electrically connected to an external device.

ところで、高周波半導体素子用のパッケージにおいて
は、回路動作の高速化に伴ってパッケージ内の内部配線
を伝送路と考えその特性インピーダンスを一定化するこ
とが不可欠となってきている。
By the way, in a package for a high-frequency semiconductor device, it is indispensable that the internal wiring in the package is regarded as a transmission line and its characteristic impedance is made constant with an increase in circuit operation speed.

第3図は、内部配線の特性インピーダンスを制御する
ために、分布定数回路のうちマイクロストリップ構造を
利用した半導体装置のパッケージ構造の一例を示すもの
である。
FIG. 3 shows an example of a semiconductor device package structure using a microstrip structure in a distributed constant circuit in order to control the characteristic impedance of internal wiring.

同図において、最下層のセラミックス層1上面にはマ
イクロストリップ構造における接地層2がタングステン
やモリブデンなどの高融点金属を主成分とする導体ペー
ストを塗布するとともにセラミックス層と同時焼成する
ことによって形成されており、また第2層目のセラミッ
クス層3上面には半導体素子搭載用メタライズ層4が、
第3層目のセラミックス層5には半導体素子収容部6と
この半導体素子収容部6から放射状に信号線や電力供給
線となる内部配線層7がそれぞれ同様に形成されてい
る。第3層目のセラミックス層5上面の内部配線層7の
中央より端部7aは搭載される半導体素子とボンディング
ワイヤによって電気的に接続され、他端は各層に設けら
れたスルーホール9を介して最下層のセラミックス層1
下面に接合された入出力ピン10と電気的に接続される。
In the figure, the ground layer 2 in the microstrip structure is formed on the upper surface of the lowermost ceramics layer 1 by applying a conductor paste containing a refractory metal such as tungsten or molybdenum as a main component and simultaneously firing the ceramics layer. A metallized layer 4 for mounting a semiconductor element is formed on the upper surface of the second ceramic layer 3.
In the third ceramic layer 5, a semiconductor element housing 6 and an internal wiring layer 7 serving as a signal line or a power supply line radially from the semiconductor element housing 6 are similarly formed. The end 7a from the center of the internal wiring layer 7 on the upper surface of the third ceramic layer 5 is electrically connected to the mounted semiconductor element by a bonding wire, and the other end is through a through hole 9 provided in each layer. Lowermost ceramic layer 1
It is electrically connected to the input / output pin 10 joined to the lower surface.

このように、半導体素子パッケージにマイクロストリ
ップ構造を適用する場合、接地層2は電気抵抗を充分に
押えるために、セラミックス層上ほぼ全面に対してベタ
状に形成している。
As described above, when the microstrip structure is applied to the semiconductor element package, the ground layer 2 is formed so as to be substantially solid over almost the entire surface of the ceramic layer in order to sufficiently suppress the electric resistance.

ところで、このような半導体素子パッケージに用いる
セラミックス回路基板のセラミックス材質として、最
近、熱伝導性に優れるとともにシリコンチップに近似し
た低熱膨脹率を有する窒化アルミニウムセラミックスが
注目を集めている。
By the way, recently, as a ceramic material of a ceramic circuit board used for such a semiconductor device package, aluminum nitride ceramics having excellent thermal conductivity and having a low coefficient of thermal expansion similar to that of a silicon chip has been attracting attention.

(発明が解決しようとする課題) しかしながら、窒化アルミニウムセラミックスは、ア
ルミナなどに比べて熱収縮率が大きいため、マイクロス
トリップ構造における接地層のように一面に導体層を形
成する際に、窒化アルミニウム層と接地層となる導体ペ
ーストの印刷層を同時焼成した場合、接地層とその上に
積層形成された窒化アルミニウム層間の充分な接合強度
が得られないという問題が生じている。このように接地
層と窒化アルミニウム層との接合強度が弱いと、はがれ
などを発生させるまでに至らずとも熱応力の印加によっ
てクラックなどの欠点が発生しやく、信頼性に劣るもの
となってしまう。
(Problems to be Solved by the Invention) However, since aluminum nitride ceramics has a larger thermal contraction rate than alumina or the like, when forming a conductor layer on one surface like a ground layer in a microstrip structure, an aluminum nitride layer is used. When the printed layer of the conductive paste serving as the ground layer and the ground layer are simultaneously fired, there is a problem that a sufficient bonding strength between the ground layer and the aluminum nitride layer laminated thereon cannot be obtained. If the bonding strength between the ground layer and the aluminum nitride layer is weak in this way, defects such as cracks are likely to occur due to the application of thermal stress even before the occurrence of peeling or the like, resulting in poor reliability. .

このような問題は、マイクロストリップ構造における
接地層に限らず、各種低抵抗を要求される接地層におい
て発生している。
Such a problem occurs not only in the ground layer in the microstrip structure but also in a ground layer requiring various low resistances.

本発明は、このような従来技術の課題に対処するため
になされたもので、低抵抗化が必要な接地層と隣接する
窒化アルミニウム製セラミックス層との同時焼成時にお
ける接合強度を改善した多層構造を有するセラミックス
回路基板を提供することを目的としている。
The present invention has been made to address such a problem of the conventional technique, and has a multi-layer structure with improved bonding strength during simultaneous firing of a grounding layer that requires low resistance and an adjacent aluminum nitride ceramic layer. It is an object of the present invention to provide a ceramic circuit board having:

[発明の構成] (課題を解決するための手段) すなわち本発明のセラミックス回路基板は、半導体素
子が収容され多層構造を有する窒化アルミニウム製セラ
ミックス基板と、この多層構造の窒化アルミニウム製セ
ラミックス基板内の所望の位置に形成された内部配線層
と、前記多層構造の窒化アルミニウム製セラミックス基
板内に設けられた内部に隣接する窒化アルミニウム層ど
うしを当接させる空白部を有する接地層とを備え、前記
窒化アルミニウム製セラミックス基板と内部配線層およ
び接地層とが同時焼成されてなることを特徴としてい
る。
[Structure of the Invention] (Means for Solving the Problems) That is, the ceramic circuit board of the present invention includes an aluminum nitride ceramic substrate having a multilayer structure in which semiconductor elements are housed, and an aluminum nitride ceramic substrate having this multilayer structure. An internal wiring layer formed at a desired position, and a ground layer having a blank portion for abutting the aluminum nitride layers adjacent to each other provided inside the aluminum nitride ceramic substrate of the multilayer structure, It is characterized in that the aluminum ceramic substrate, the internal wiring layer and the ground layer are simultaneously fired.

(作 用) 本発明のセラミックス回路基板においては、接地層内
に空白部が設けられている。そして、この空白部によっ
て接地層を介して隣接する窒化アルミニウム層どうしの
接触面積が増大され、接合強度が大幅に改善され信頼性
に優れたものとなる。また、接地層の電気抵抗は空白部
の形成位置および形成面積を考慮することによって低く
保つことができる。
(Operation) In the ceramic circuit board of the present invention, a blank portion is provided in the ground layer. The blank area increases the contact area between the aluminum nitride layers adjacent to each other with the ground layer interposed therebetween, and the bonding strength is greatly improved, resulting in excellent reliability. Further, the electric resistance of the ground layer can be kept low by considering the formation position and formation area of the blank portion.

(実施例) 以下、本発明のセラミックス回路基板の実施例を図面
を参照して説明する。
(Example) Hereinafter, an example of a ceramic circuit board of the present invention will be described with reference to the drawings.

第1図は本発明を半導体素子用パッケージに適用した
一実施例のセラミックス回路基板の構造を示す分解斜視
図であり、第2図はそれに半導体素子を搭載した状態を
示す断面図である。
FIG. 1 is an exploded perspective view showing a structure of a ceramic circuit board according to an embodiment in which the present invention is applied to a package for a semiconductor element, and FIG. 2 is a sectional view showing a state where a semiconductor element is mounted thereon.

このセラミックス回路基板は、メッシュ状の接地層12
が形成された最下層の第1のAlNセラミックス層11と、
半導体素子搭載面となるメタライズ層14が形成された第
2のAlNセラミックス層13と、半導体素子収容部16およ
び入出力信号線や電力供給線となる内部配線層17が形成
された第3のAlNセラミックス層15と、内部配線層17の
保護層となる第4のAlNセラミックス層18とから主に構
成されており、これら各AlNセラミックス層11、13、1
5、18および各導体層は同時焼成によって多層化されて
いる。
This ceramic circuit board has a mesh-like ground layer 12
A lowermost first AlN ceramics layer 11 on which
The second AlN ceramics layer 13 on which the metallized layer 14 to be the semiconductor element mounting surface is formed, and the third AlN on which the semiconductor element housing 16 and the internal wiring layer 17 to be the input / output signal line and the power supply line are formed. It is mainly composed of a ceramic layer 15 and a fourth AlN ceramic layer 18 serving as a protective layer for the internal wiring layer 17, and these AlN ceramic layers 11, 13, 1
5, 18 and each conductor layer are multilayered by simultaneous firing.

第3のAlNセラミックス層15上に形成されている内部
配線層17は、ボンディング部すなわち第3のAlNセラミ
ックス層15中央部に穿設されている半導体素子収容部16
近傍部から外周方向に向けて放射状に形成されており、
配線パターンの一方の端部にボンディングパッドが、ま
た他方の端部にはスルーホール19が形成されている。
The internal wiring layer 17 formed on the third AlN ceramic layer 15 includes a bonding portion, that is, a semiconductor element housing portion 16 formed in the center of the third AlN ceramic layer 15.
It is formed radially from the vicinity to the outer peripheral direction,
A bonding pad is formed at one end of the wiring pattern, and a through hole 19 is formed at the other end.

第2のAlNセラミックス層13には、第3のAlNセラミッ
クス層15中央部に穿設されている半導体素子収容部16に
対応して半導体素子搭載面となるメタライズ層14が形成
されており、また第3のAlNセラミックス層15のスルー
ホール19形成位置に対応するスルーホール20が形成され
ている。
The second AlN ceramics layer 13 is provided with a metallization layer 14 serving as a semiconductor element mounting surface corresponding to the semiconductor element accommodating portion 16 formed at the center of the third AlN ceramics layer 15, and A through-hole 20 corresponding to the position where the through-hole 19 is formed in the third AlN ceramic layer 15 is formed.

また、第1のAlNセラミックス層11にも内部配線層17
の配線パターンの一方の端部位置に対応するスルーホー
ル21が形成されており、第1のAlNセラミックス層11の
下面にはこれらスルーホール21形成位置に対応して入出
力ピン接合パッド22が形成されており、この接合パッド
22を介して入出力ピン23が接合されて、電気的に接続さ
れている。そして、第1のAlNセラミックス層11上には
第3のAlNセラミックス層15上に形成された内部配線層1
7の配線パターン形成位置に対応した接地層12が形成さ
れており、内部配線層17と接地層12とによってマイクロ
ストリップ構造が構成されている。
The first AlN ceramic layer 11 also has an internal wiring layer 17.
A through-hole 21 corresponding to one end position of the wiring pattern is formed, and an input / output pin bonding pad 22 is formed on the lower surface of the first AlN ceramic layer 11 corresponding to the position where the through-hole 21 is formed. This is the bond pad
Input / output pins 23 are joined via 22 and are electrically connected. The internal wiring layer 1 formed on the third AlN ceramic layer 15 is formed on the first AlN ceramic layer 11.
The ground layer 12 corresponding to the wiring pattern formation position 7 is formed, and the internal wiring layer 17 and the ground layer 12 form a microstrip structure.

この接地層12はメッシュ状のパターンを有しており、
メッシュパターンの内部の空白部12aによって第1のAlN
セラミックス層11と第2のAlNセラミックス層13との接
触面積を増大させ接合強度を高めている。
This ground layer 12 has a mesh-like pattern,
The first AlN is formed by the blank portion 12a inside the mesh pattern.
The contact area between the ceramic layer 11 and the second AlN ceramic layer 13 is increased to increase the bonding strength.

そして、第2図に示すように、第2のAlNセラミック
ス層13のメタライズ層14上に半導体素子24を搭載すると
ともに、半導体素子24の各電極と第3のAlNセラミック
ス層15上に形成された内部配線層17のボンディングパッ
ドとをボンディングワイヤ25によって接続することによ
って、半導体装置が形成される。
Then, as shown in FIG. 2, the semiconductor element 24 is mounted on the metallized layer 14 of the second AlN ceramic layer 13 and formed on each electrode of the semiconductor element 24 and the third AlN ceramic layer 15. By connecting the bonding pads of the internal wiring layer 17 with the bonding wires 25, a semiconductor device is formed.

このようなセラミックス回路基板は、たとえば以下の
ようにして製造される。
Such a ceramic circuit board is manufactured, for example, as follows.

まず、各AlNセラミックス層11、13、15、18となるAlN
のグリーンシートに各層の形状に合せてスルーホールや
キャビティ用開口部を穿設する。次いで、内部配線層17
のパターンや接地層12のメッシュ状パターン形状、さら
に入出力ピン接合パッド22のパターン形状に応じて導体
ペーストをスクリーン印刷などによって塗布するととも
に、各スルーホール19、20、21に導体ペーストを充填す
る。使用する導体ペーストとしては、たとえばタングス
テン粉末にAlN粉末を適量添加し、この混合粉末を有機
系バインダとともに混練してペースト化したものなどを
使用する。
First, the AlN to be each of the AlN ceramic layers 11, 13, 15, 18
Through holes and cavity openings are made in the green sheet according to the shape of each layer. Next, the internal wiring layer 17
A conductor paste is applied by screen printing or the like according to the pattern of the ground layer, the mesh-like pattern shape of the ground layer 12, and the pattern shape of the input / output pin joint pad 22, and the conductor paste is filled into the through holes 19, 20, and 21. . As the conductor paste to be used, for example, a paste obtained by adding an appropriate amount of AlN powder to tungsten powder, kneading the mixed powder with an organic binder, and the like is used.

次に、各AlNグリーンシートを熱圧着によって積層一
体化した後、不活性雰囲気中でAlNグリーンシートと各
導体ペースト塗布層を1700℃〜1900℃程度の温度条件で
同時焼成して、目的とするメッシュ状の接地層を有する
半導体素子用パッケージとなるセラミックス回路基板を
得る。
Next, after laminating and integrating each AlN green sheet by thermocompression bonding, the AlN green sheet and each conductor paste coating layer are co-fired at a temperature condition of about 1700 ° C to 1900 ° C in an inert atmosphere to obtain an object. A ceramic circuit board serving as a semiconductor element package having a mesh-like ground layer is obtained.

ここで、接地層のメッシュ状パターン形状を形成する
導体ペーストは、上述したようにAlN粉末を添加した高
融点金属ペーストの使用が好ましい。AlN粉末を添加し
た導体ペーストを使用することによって、より接地層と
AlNセラミックス層との接合強度を高めることができ
る。ただし、AlN粉末の添加量が余り多すぎると電気抵
抗が高くなるため、40重量%以下とすることがよい。
Here, as the conductor paste for forming the mesh-shaped pattern of the ground layer, it is preferable to use a high melting point metal paste to which AlN powder is added as described above. By using a conductor paste to which AlN powder is added,
The joining strength with the AlN ceramic layer can be increased. However, if the addition amount of the AlN powder is too large, the electric resistance increases, so that the content is preferably set to 40% by weight or less.

このように、この実施例のセラミックス回路基板にお
いては、接地層をメッシュ形状としているので、メッシ
ュ状パターン内部の空白部によって接地層と隣接するAl
Nセラミックス層どうしの接触面積が増大し、接合強度
が大幅に向上し、熱応力などに対する信頼性を大幅に向
上させることが可能となる。また、接地層の空白部を形
成するために、接地層の形状をメッシュ状としているの
で、電気抵抗が増大することも極力防止できる。
As described above, in the ceramic circuit board of this example, since the ground layer has a mesh shape, the Al adjacent to the ground layer is formed by the blank portion inside the mesh pattern.
The contact area between the N ceramic layers is increased, the bonding strength is significantly improved, and the reliability against thermal stress can be significantly improved. Further, since the ground layer has a mesh shape in order to form the blank portion of the ground layer, it is possible to prevent the electric resistance from increasing as much as possible.

また、この実施例においては、接地層形成用導体ペー
ストとしてAlN粉末を適量含有するタングステンペース
トを用いているため、よりいっそう接合強度が向上して
いる。
Further, in this embodiment, since the tungsten paste containing an appropriate amount of AlN powder is used as the ground layer forming conductor paste, the bonding strength is further improved.

また、接地層の抵抗値が不足する場合には、メッシュ
状接地層を複数層設けることによって、ベタ状の接地層
と同様の効果が得られる。
When the resistance value of the ground layer is insufficient, the same effect as that of the solid ground layer can be obtained by providing a plurality of mesh ground layers.

なお、上記実施例では接地層のパターン形状をメッシ
ュ状としたが、本発明はこれに限定されるものではな
く、内部に空白部が形成される形状であれはばどのよう
な形状を用いてもよい。
In the above embodiment, the pattern shape of the ground layer is a mesh shape, but the present invention is not limited to this, and any shape may be used as long as a blank portion is formed inside. Good.

[発明の効果] 以上説明したように本発明のセラミックス回路基板
は、接地層の低抵抗化をほとんど妨げることなく、接地
層によるAlNセラミックス層間の接合不良を防止するこ
とによって熱応力などに対する信頼性を大幅に向上させ
たものであり、これによって信頼性に優れた半導体装置
を提供することが可能となる。
[Effects of the Invention] As described above, the ceramic circuit board of the present invention prevents reliability of thermal stress and the like by preventing the AlN ceramics layer from being defectively joined by the grounding layer while hardly preventing the resistance of the grounding layer from decreasing. Is greatly improved, whereby a highly reliable semiconductor device can be provided.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例のセラミックス回路基板の構
造を示す分解斜視図、第2図は第1図のセラミックス回
路基板を用いた半導体装置を示す断面図、第3図は従来
の半導体装置のパッケージ構造を示す分解斜視図であ
る。 11、13、15、18……AlNセラミックス層、12……接地
層、12a……空白部、14……半導体素子搭載部、17……
内部配線層。
FIG. 1 is an exploded perspective view showing the structure of a ceramic circuit board according to one embodiment of the present invention, FIG. 2 is a cross-sectional view showing a semiconductor device using the ceramic circuit board shown in FIG. 1, and FIG. FIG. 2 is an exploded perspective view showing a package structure of the device. 11, 13, 15, 18 ... AlN ceramics layer, 12 ... grounding layer, 12a ... blank space, 14 ... semiconductor element mounting part, 17 ...
Internal wiring layer.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体素子が収容され多層構造を有する窒
化アルミニウム製セラミックス基板と、この多層構造の
窒化アルミニウム製セラミックス基板内の所望の位置に
形成された内部配線層と、前記多層構造の窒化アルミニ
ウム製セラミックス基板内に設けられ内部に隣接する窒
化アルミニウム層どうしを当接させる空白部を有する接
地層とを備え、前記窒化アルミニウム製セラミックス基
板と内部配線層および接地層とが同時焼成されてなるこ
とを特徴とするセラミックス回路基板。
1. A multi-layered aluminum nitride ceramic substrate that accommodates semiconductor elements, an internal wiring layer formed at a desired position in the multi-layered aluminum nitride ceramic substrate, and the multi-layered aluminum nitride substrate. And a ground layer having a blank portion provided inside the ceramic substrate made of aluminum and abutting the adjacent aluminum nitride layers to each other, and the ceramic substrate made of aluminum nitride, the internal wiring layer and the ground layer are simultaneously fired. Ceramic circuit board characterized by.
JP64000535A 1989-01-06 1989-01-06 Ceramic circuit board Expired - Lifetime JP2667486B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP64000535A JP2667486B2 (en) 1989-01-06 1989-01-06 Ceramic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP64000535A JP2667486B2 (en) 1989-01-06 1989-01-06 Ceramic circuit board

Publications (2)

Publication Number Publication Date
JPH02181459A JPH02181459A (en) 1990-07-16
JP2667486B2 true JP2667486B2 (en) 1997-10-27

Family

ID=11476453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP64000535A Expired - Lifetime JP2667486B2 (en) 1989-01-06 1989-01-06 Ceramic circuit board

Country Status (1)

Country Link
JP (1) JP2667486B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02192198A (en) * 1989-01-20 1990-07-27 Nippon Cement Co Ltd Multilayer interconnection board mounted with ic chip

Also Published As

Publication number Publication date
JPH02181459A (en) 1990-07-16

Similar Documents

Publication Publication Date Title
JPH098217A (en) Package for storing semiconductor devices
US11145587B2 (en) Electronic component mounting substrate, electronic device, and electronic module
JPH0613726A (en) Ceramics circuit board
JP2667486B2 (en) Ceramic circuit board
JP3520540B2 (en) Multilayer board
JP4013339B2 (en) Manufacturing method of electronic component having bump
JP2885477B2 (en) Multilayer wiring board and method of manufacturing the same
JP4036932B2 (en) Composite circuit element
JP2000340716A (en) Wiring board
JP2501278B2 (en) Semiconductor package
US20060236533A1 (en) Bonding arrangement and method for LTCC circuitry
JP3909285B2 (en) Wiring board
JPH11126853A (en) Method for manufacturing thick film circuit board
JPS60176296A (en) Method of producing glazed resistance element interal multilayer substrate
JP3872402B2 (en) Wiring board
JP3792425B2 (en) Wiring board for mounting electronic components
JPH10135637A (en) Ceramic multilayer wiring board
JP2001185675A (en) Semiconductor device
JP4183172B2 (en) Circuit board
JP3420362B2 (en) Semiconductor device mounting structure
JPH0555718A (en) Circuit board
JP3752409B2 (en) Multilayer wiring board
JP2975491B2 (en) Chip resistor
JPH0636601Y2 (en) Circuit board
JP3662910B2 (en) Aluminum nitride multilayer substrate

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080627

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080627

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 12