Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2669892B2 - Package for storing semiconductor devices - Google Patents
[go: Go Back, main page]

JP2669892B2 - Package for storing semiconductor devices - Google Patents

Package for storing semiconductor devices

Info

Publication number
JP2669892B2
JP2669892B2 JP11168689A JP11168689A JP2669892B2 JP 2669892 B2 JP2669892 B2 JP 2669892B2 JP 11168689 A JP11168689 A JP 11168689A JP 11168689 A JP11168689 A JP 11168689A JP 2669892 B2 JP2669892 B2 JP 2669892B2
Authority
JP
Japan
Prior art keywords
metal layer
ceramic
package
ceramic base
terminal mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11168689A
Other languages
Japanese (ja)
Other versions
JPH02291152A (en
Inventor
覚 冨江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP11168689A priority Critical patent/JP2669892B2/en
Publication of JPH02291152A publication Critical patent/JPH02291152A/en
Application granted granted Critical
Publication of JP2669892B2 publication Critical patent/JP2669892B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パッケージ、特に、半導体素子を収納する
ための半導体素子収納用パッケージに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a package, and more particularly to a semiconductor element housing package for housing a semiconductor element.

〔従来の技術およびその課題〕[Conventional technology and its problems]

半導体素子を収納するためのパッケージとして、中央
部に半導体素子が配置されるセラミック基体と、半導体
素子を取り囲むようにセラミック基体上に設けられたセ
ラミック枠体とを備えたものがすでに知られている。
As a package for accommodating a semiconductor element, there is already known a package including a ceramic base body in which the semiconductor element is arranged in the central portion and a ceramic frame body provided on the ceramic base body so as to surround the semiconductor element. .

第4図に示すように、従来の半導体素子収納用パッケ
ージは、端子取付け部51に、セラミック基体52上に形成
されたストリップライン53を有している。また、ストリ
ップライン53を両側から挟むように、セラミック基体52
上にグランドパターン54が形成されている。グランドパ
ターン54は、セラミック基体52に形成されたスルーホー
ル55を介して金属放熱板56に接続されている。また、セ
ラミック枠体57内に形成されたスルーホール58を介し
て、セラミック枠体57の上面に形成されたシール用メタ
ライズ層59にグランドパターン54が接続されている。こ
こでは、グランドパターン54とスルーホール55,58と金
属放熱板56とシール用メタライズ層59とによってストリ
ップライン53は取り囲まれており、この結果ストリップ
ライン53がシールドされていることになる。
As shown in FIG. 4, the conventional semiconductor element housing package has a strip line 53 formed on a ceramic base 52 in the terminal mounting portion 51. In addition, the ceramic base 52 is sandwiched so that the strip line 53 is sandwiched from both sides.
A ground pattern 54 is formed on top. The ground pattern 54 is connected to the metal heat dissipation plate 56 via a through hole 55 formed in the ceramic base 52. Further, the ground pattern 54 is connected to the sealing metallization layer 59 formed on the upper surface of the ceramic frame 57 through the through hole 58 formed in the ceramic frame 57. Here, the strip line 53 is surrounded by the ground pattern 54, the through holes 55 and 58, the metal heat dissipation plate 56, and the sealing metallization layer 59, and as a result, the strip line 53 is shielded.

ところが、前記従来の構成では、セラミック基体・枠
体に小さなスルーホールを形成する必要があり、製造が
容易でない。また、スルーホールによりシールドでは、
平面的はシールドに比べて放射損が大きくなる。さら
に、この構成では、ストリップラインからシールドまで
の距離が比較的長くなるため、セラミックによる誘導体
損が大きくならざるを得ない。
However, in the above-mentioned conventional structure, it is necessary to form a small through hole in the ceramic base body / frame body, which is not easy to manufacture. Moreover, in the shield by the through hole,
In plan view, the radiation loss is larger than that of the shield. Further, in this configuration, the distance from the strip line to the shield becomes relatively long, so that the dielectric loss due to the ceramic is inevitably large.

一方、基体及び枠体を金属で構成し、枠体下部に切欠
きを設け、ストリップラインが形成された小型セラミッ
ク部材をその切欠き内に挿入する構成もすでに知られて
いる。
On the other hand, it is already known that the base body and the frame body are made of metal, a cutout is provided in the lower portion of the frame body, and a small ceramic member having a strip line is inserted into the cutout.

この従来の構成では、放射損や誘導体損を小さくする
ことはできるが、この枠体に形成された切欠き内に小型
セラミック部材を高精度で嵌め込む必要が生じる。この
ため、高い加工精度が要求されるようになり、組立が困
難となって量産性が低下する。
With this conventional configuration, radiation loss and dielectric loss can be reduced, but it is necessary to fit a small ceramic member in the notch formed in the frame with high precision. Therefore, high processing accuracy is required, assembly becomes difficult, and mass productivity decreases.

本発明の目的は、製造容易で量産性が高く、しかも放
射損や誘導体損を小さくできる半導体素子収納用パッケ
ージを提供することにある。
An object of the present invention is to provide a semiconductor element housing package that is easy to manufacture, has high mass productivity, and can reduce radiation loss and dielectric loss.

〔課題を解決するための手段〕[Means for Solving the Problems]

本発明に係る半導体素子収納用パッケージは、端子取
付け部を有するセラミック基体と、セラミック基体上に
設けられたセラミック枠体と、セラミック基体下に取り
付けられた金属放熱板とを備えている。前記端子取付け
部は、セラミック基体内に形成された端子取付け用金属
層と、端子取付け用金属層の両側方に間隔を隔てて形成
された切欠きと、セラミック基体上面から切欠きを経て
金属放熱板に到るシールド用金属層とを有している。
A semiconductor element housing package according to the present invention includes a ceramic base having a terminal mounting portion, a ceramic frame body provided on the ceramic base, and a metal radiator plate mounted under the ceramic base. The terminal mounting portion includes a metal layer for terminal mounting formed in the ceramic base, notches formed at intervals on both sides of the metal layer for terminal mounting, and metal heat dissipation through the notch from the upper surface of the ceramic base. And a shield metal layer reaching the plate.

〔作用〕[Action]

本発明に係る半導体素子収納用パッケージでは、セラ
ミック基体内に端子取付け用金属層が形成されており、
セラミック基体上面から切欠きを経て金属放熱板に到る
シールド用金属層によって端子取付け用金属層がシール
ドされる。このため、端子取付け用金属層を平面的なシ
ールド層によって取り囲むことができるようになり、放
射損が小さくなる。また、端子取付け用金属層とシール
ド用金属層との間隔が近くなるため、セラミック部材に
より誘導体損も小さくなる。しかも、この構成によれ
ば、小型セラミック部材を高精度で加工したり、小さく
スルーホールを形成したりする必要がなくなるため、製
造が容易となり量産性が向上する。
In the package for accommodating semiconductor elements according to the present invention, the metal layer for terminal attachment is formed in the ceramic base,
The metal layer for terminal attachment is shielded by the metal layer for shielding which reaches from the upper surface of the ceramic substrate to the metal heat dissipation plate through the notch. Therefore, the metal layer for attaching terminals can be surrounded by the planar shield layer, and the radiation loss is reduced. Moreover, since the distance between the metal layer for attaching the terminal and the metal layer for shielding becomes close, the dielectric loss is reduced by the ceramic member. Moreover, according to this configuration, it is not necessary to process the small ceramic member with high precision or to form a small through hole, which facilitates manufacturing and improves mass productivity.

〔実施例〕〔Example〕

第1図は、本発明の一実施例として、電界効果トラン
ジスタを収納するための半導体素子収納用パッケージを
示している。第1図において、この半導体素子収納用パ
ッケージは、矩形平板状のセラミック基体1と、セラミ
ック基体1上に設けられたセラミック枠体2と、セラミ
ック枠体2の上面に固定され得る金属製蓋体3と、セラ
ミック基体1の下面に固着された金属製放熱板4とを有
している。セラミック基体1の中央には、電界効果トラ
ンジスタ(図示せず)を収納するための孔5が形成され
ており、放熱板4は孔5から上方に露出している。前記
枠体2は、一定間隔を隔てて孔5を取り囲む位置に配置
されている。セラミック基体1の長辺と孔5との間に
は、1対の端子取付け部6が配置されている。この端子
取付け部6は、それぞれセラミック基体1の中央部に対
向姿勢で配置されている。
FIG. 1 shows a semiconductor element housing package for housing a field effect transistor as an embodiment of the present invention. In FIG. 1, this semiconductor element housing package includes a rectangular flat ceramic base 1, a ceramic frame 2 provided on the ceramic base 1, and a metal lid that can be fixed to the upper surface of the ceramic frame 2. 3 and a metal heat dissipation plate 4 fixed to the lower surface of the ceramic substrate 1. A hole 5 for accommodating a field effect transistor (not shown) is formed in the center of the ceramic base 1, and the heat sink 4 is exposed upward from the hole 5. The frame 2 is arranged at a position surrounding the hole 5 at a constant interval. A pair of terminal mounting portions 6 is arranged between the long side of the ceramic base 1 and the hole 5. The terminal mounting portions 6 are arranged in the central portion of the ceramic base body 1 so as to face each other.

第2図に示すように、端子取付け部6は、パッケージ
外部側に配置された外部端子取付け用凹部11と、その凹
部11に対応する位置において孔5側に設けられた内部端
子取付け用凹部12とを有している。面凹部11の両側方に
は、間隔を隔てて、それぞれ上下方向に延びる溝13,14
が配置されている。溝13,14の下端は、放熱板4によっ
て閉じられている。
As shown in FIG. 2, the terminal mounting portion 6 includes an external terminal mounting concave portion 11 arranged on the outside of the package and an internal terminal mounting concave portion 12 provided on the hole 5 side at a position corresponding to the concave portion 11. And have. Grooves 13 and 14 extending in the up-and-down direction are formed on both sides of the surface recessed portion 11 at intervals.
Is arranged. The lower ends of the grooves 13 and 14 are closed by the heat dissipation plate 4.

凹部11,12の底面には、1本の帯状の端子取付け用金
属層15が形成されている。金属層15は、凹部11側からセ
ラミック基体1内を連続的に延び凹部12に達している。
凹部11内において金属層15には、入出力端子16の一端が
接続されている。また、凹部12内において金属層15に
は、図示しない電界効果トランジスタの端子が接続され
る。1対の溝13,14間において、セラミック基体1の上
面にはシールド用金属層17が形成されている。金属層17
は、凹部11をわずかな間隔を隔てて取り囲んでいる。金
属層17は、凹部11側から凹部12側に連続的に延び、凹部
12を取り囲むように孔5側に延びている。なお、枠体2
の下方に配置された金属層14の部分は、幅が狭く設定さ
れている。これは、枠体2と基体1とのセラミック同士
の接触面積を大きくすることによって、枠体2の固着強
度を向上させるためである。凹部11周辺の金属層17は、
溝13の側壁面を連続的に下方に延び、金属製放熱板2に
達している。また、凹部12周辺の金属層17は、溝14内を
連続的に下方に延び、金属製放熱板4に達している。こ
れによって、金属層17が接地された状態となる。セラミ
ック基体1の下面全面には、放熱板4を接着するための
金属層18が形成されている。また、枠体2の上端面に
は、蓋体3を接着するための金属層19が設けられてい
る。
On the bottom surfaces of the recesses 11 and 12, one strip-shaped metal layer 15 for attaching terminals is formed. The metal layer 15 continuously extends in the ceramic substrate 1 from the recess 11 side to reach the recess 12.
One end of the input / output terminal 16 is connected to the metal layer 15 in the recess 11. In addition, a terminal of a field effect transistor (not shown) is connected to the metal layer 15 in the recess 12. A shield metal layer 17 is formed on the upper surface of the ceramic substrate 1 between the pair of grooves 13 and 14. Metal layer 17
Surrounds the recess 11 with a slight distance. The metal layer 17 continuously extends from the recess 11 side to the recess 12 side,
It extends to the hole 5 side so as to surround 12. The frame 2
The width of the portion of the metal layer 14 disposed below the is set narrow. This is to improve the fixing strength of the frame body 2 by increasing the contact area between the ceramics of the frame body 2 and the base body 1. The metal layer 17 around the recess 11 is
The side wall surface of the groove 13 continuously extends downward and reaches the metal radiator plate 2. The metal layer 17 around the recess 12 continuously extends downward in the groove 14 and reaches the metal heat dissipation plate 4. As a result, the metal layer 17 is grounded. A metal layer 18 for bonding the heat dissipation plate 4 is formed on the entire lower surface of the ceramic substrate 1. Further, a metal layer 19 for adhering the lid body 3 is provided on the upper end surface of the frame body 2.

なお、金属層15,17,18,19は、たとえば、タングステ
ン、モリブテン、マンガン等の高融点金属から構成され
ている。
The metal layers 15, 17, 18, 19 are made of a high melting point metal such as tungsten, molybdenum, or manganese.

上述の構成によれば、端子取付け部6の金属層15は、
金属層17,18によって比較的近い位置で取り囲まれてい
る。また、金属層17,18は、金属層15を面状に取り囲ん
でいる。したがって、金属フレームを使用しなくても、
信号の放射損を極力押さえることができる。また、セラ
ミックによる誘導体損を押されることもできる。
According to the above configuration, the metal layer 15 of the terminal mounting portion 6 is
It is surrounded by metal layers 17 and 18 at a relatively close position. Further, the metal layers 17 and 18 surround the metal layer 15 in a planar shape. Therefore, without using a metal frame,
The radiation loss of the signal can be suppressed as much as possible. Also, the dielectric loss due to the ceramic can be suppressed.

次に、上述の半導体素子収納用パッケージの製造方法
を説明する。
Next, a method for manufacturing the above-mentioned package for housing a semiconductor element will be described.

まず、第1図に示すような矩形状に形成された未焼成
セラミック基体(グリーンシート)を製造する。この場
合には、孔5を有する2枚のグリーンシート1a,1bを重
ね合わせることによって製造される。第3図に示すよう
に、上側のグリーンシート1aには、孔5及び凹部形成用
の切欠き11a,12aが形成される。また、両切欠き11a,12a
の両側方には、溝形成用の切欠き13a,14aが形成され
る。さらに、グリーンシート1aの上面及び切欠き13a,14
aの側壁面には、金属層17が形成される。一方、グリー
ンシート1aの下側に重ね合わされるグリーンシート1bに
は、切欠き11a,12aに対応する位置に金属層15が形成さ
れる。また、切欠き13a,14aに対応する位置には、切欠
き13b,14bが形成される。切欠き13b,14bの側壁面及び切
欠き13bと切欠き14bとの間のグリーンシート上面には金
属層17が形成される。さらに、グリーンシート1bの裏面
全面には金属層18が形成される。さらに、上面に金属層
19が塗布されたセラミック枠体2と、グリーンシート1
a,1bと同じ大きさに形成された金属製放熱板4とを用意
する。
First, an unfired ceramic substrate (green sheet) formed in a rectangular shape as shown in FIG. 1 is manufactured. In this case, it is manufactured by stacking two green sheets 1a and 1b having holes 5. As shown in FIG. 3, the upper green sheet 1a is provided with holes 5 and notches 11a and 12a for forming recesses. Also, both notches 11a, 12a
Notches 13a and 14a for forming grooves are formed on both sides of the. Furthermore, the upper surface of the green sheet 1a and the notches 13a, 14
A metal layer 17 is formed on the side wall surface of a. On the other hand, the metal sheet 15 is formed at the positions corresponding to the notches 11a and 12a in the green sheet 1b which is superposed on the lower side of the green sheet 1a. Further, notches 13b and 14b are formed at positions corresponding to the notches 13a and 14a. A metal layer 17 is formed on the side wall surfaces of the cutouts 13b and 14b and on the upper surface of the green sheet between the cutouts 13b and 14b. Further, the metal layer 18 is formed on the entire back surface of the green sheet 1b. In addition, a metal layer on top
Ceramic frame 2 coated with 19 and green sheet 1
A metal heat radiating plate 4 having the same size as a and 1b is prepared.

次に、グリーンシート1a,1bと枠体2とを重ね合わせ
て焼成し、基体1と枠体2とが一体的に固定された部材
を得る。そして、セラミック基体1の下面に放熱板4を
ろう付けする。
Next, the green sheets 1a, 1b and the frame 2 are superposed and fired to obtain a member in which the base 1 and the frame 2 are integrally fixed. Then, the heat dissipation plate 4 is brazed to the lower surface of the ceramic base 1.

次に、孔5内に電界効果トランジスタ等を収納・固定
し、電界効果トランジスタ等の各電極と凹部12内の金属
層15との間をワイヤーボンディングによって接続する。
また、外側の凹部11内の金属層15に入出力端子16を接続
する。さらに、枠体2の上面に蓋体3をろう付けするこ
とにより枠体2内を気密封止する。
Next, a field effect transistor or the like is housed and fixed in the hole 5, and each electrode of the field effect transistor or the like and the metal layer 15 in the recess 12 are connected by wire bonding.
Further, the input / output terminal 16 is connected to the metal layer 15 in the recess 11 on the outside. Further, the inside of the frame 2 is hermetically sealed by brazing the lid 3 on the upper surface of the frame 2.

この場合には、小さなスルーホールを設けたり、小型
で扱いにくいセラミック部材を使用する必要がないの
で、製造が容易となり、量産性が高い。
In this case, since it is not necessary to provide a small through hole or use a ceramic member that is small and difficult to handle, manufacturing becomes easy and mass productivity is high.

なお、上述の実施例では1つの端子取付け部に1つの
端子が取り付けられる構造を説明したが、複数の端子が
取り付けられる製造としても本発明を同様に実施するこ
とができる。この場合には、第1図及び第2図に示す取
付け部の構造が並列的に複数配置されることになる。ま
た、枠体と基体との接着強度が問題にならない場合に
は、枠体2の下方における金属層17の幅を狭くする必要
はない。
In addition, although the structure in which one terminal is attached to one terminal attachment portion has been described in the above-described embodiment, the present invention can be similarly implemented even in the manufacturing in which a plurality of terminals are attached. In this case, a plurality of structures of the mounting portion shown in FIGS. 1 and 2 are arranged in parallel. If the adhesive strength between the frame body and the base body does not matter, it is not necessary to narrow the width of the metal layer 17 below the frame body 2.

〔発明の効果〕〔The invention's effect〕

本発明に係る半導体素子収納用パッケージによれば、
上述のような端子取付け用金属層と切欠きとシールド用
金属層とを端子取付け部に設けたので、製造が容易で量
産性が高く、しかも放射損や誘導体損を小さくできる半
導体素子収納用パッケージを実現できる。
According to the semiconductor element housing package of the present invention,
Since the terminal mounting metal layer, the notch, and the shielding metal layer as described above are provided in the terminal mounting portion, the semiconductor element storage package can be manufactured easily and has high mass productivity, and radiation loss and dielectric loss can be reduced. Can be realized.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例の一部分解斜視図、第2図は
その拡大部分図、第3図は第2図に相当する部分の分解
斜視図、第4図は従来例の第2図に相当する図である。 1……セラミック基体、2……セラミック枠体、4……
放熱板、6……端子取付け部、13,14……溝、15……端
子取付け用金属層、17……シールド用金属層。
FIG. 1 is a partially exploded perspective view of an embodiment of the present invention, FIG. 2 is an enlarged partial view thereof, FIG. 3 is an exploded perspective view of a portion corresponding to FIG. 2, and FIG. It is a figure equivalent to a figure. 1 ... Ceramic substrate, 2 ... Ceramic frame, 4 ...
Heat sink, 6 ... terminal mounting part, 13,14 ... groove, 15 ... terminal mounting metal layer, 17 ... shielding metal layer.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体素子を収納するための半導体素子収
納用パッケージであって、 端子取付け部を有するセラミック基体と、 前記セラミック基体上に設けられたセラミック枠体と、 前記セラミック基体下に取り付けられた金属放熱板とを
備え、 前記端子取付け部は、前記セラミック基体内に形成され
た端子取付け用金属層と、前記端子取り付け用金属層の
両側方に間隔を隔てて形成された切欠きと、前記セラミ
ック基体上面から前記切欠きを経て前記金属放熱板に到
るシールド用金属層とを有している、 半導体素子収納用パッケージ。
1. A semiconductor element housing package for housing a semiconductor element, comprising a ceramic base having a terminal mounting portion, a ceramic frame body provided on the ceramic base, and mounted under the ceramic base. A metal heat dissipation plate, the terminal mounting portion, the terminal mounting metal layer formed in the ceramic base, and a notch formed at a distance on both sides of the terminal mounting metal layer, A package for accommodating a semiconductor element, comprising: a metal layer for shielding, which extends from the upper surface of the ceramic base body to the metal heat dissipation plate through the notch.
JP11168689A 1989-04-28 1989-04-28 Package for storing semiconductor devices Expired - Fee Related JP2669892B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11168689A JP2669892B2 (en) 1989-04-28 1989-04-28 Package for storing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11168689A JP2669892B2 (en) 1989-04-28 1989-04-28 Package for storing semiconductor devices

Publications (2)

Publication Number Publication Date
JPH02291152A JPH02291152A (en) 1990-11-30
JP2669892B2 true JP2669892B2 (en) 1997-10-29

Family

ID=14567606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11168689A Expired - Fee Related JP2669892B2 (en) 1989-04-28 1989-04-28 Package for storing semiconductor devices

Country Status (1)

Country Link
JP (1) JP2669892B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3500268B2 (en) * 1997-02-27 2004-02-23 京セラ株式会社 High frequency input / output terminal and high frequency semiconductor element storage package using the same
JP3346752B2 (en) 1999-11-15 2002-11-18 日本電気株式会社 High frequency package

Also Published As

Publication number Publication date
JPH02291152A (en) 1990-11-30

Similar Documents

Publication Publication Date Title
US6426537B2 (en) Ultra-thin piezoelectric resonator
JPH0770641B2 (en) Semiconductor package
JPH0794627A (en) Semiconductor device
JP2669892B2 (en) Package for storing semiconductor devices
JPS6348183B2 (en)
EP0781982A1 (en) Infrared detector
JPH0810198Y2 (en) Package for storing semiconductor devices
JP2511136Y2 (en) Metal package for electronic parts
JP2891385B2 (en) Electronic component storage device and manufacturing method thereof
JP2854460B2 (en) Package for storing semiconductor elements
JP3051319B2 (en) Film carrier type semiconductor device
JPH071799Y2 (en) Package for storing semiconductor devices
US20250047257A1 (en) Base for piezoelectric device, manufacturing method therefor, and piezoelectric device
JPH083012Y2 (en) Package for storing electronic components
JP2002110834A (en) High frequency package equipment
JP2548871Y2 (en) Package for storing semiconductor elements
JPS6340909Y2 (en)
JPH0619201Y2 (en) Package for microwave equipment
JPH0631723Y2 (en) Semiconductor device
JPH04130756A (en) Semiconductor device
JP2798334B2 (en) Semiconductor device
JP3271735B2 (en) Package for encapsulating semiconductor elements
JPS6336688Y2 (en)
JPH0799367A (en) Semiconductor laser device
JPS5999745A (en) Vessel for microwave low noise field-effect transistor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees