JP2672664B2 - Recording / playback switching circuit - Google Patents
Recording / playback switching circuitInfo
- Publication number
- JP2672664B2 JP2672664B2 JP19846089A JP19846089A JP2672664B2 JP 2672664 B2 JP2672664 B2 JP 2672664B2 JP 19846089 A JP19846089 A JP 19846089A JP 19846089 A JP19846089 A JP 19846089A JP 2672664 B2 JP2672664 B2 JP 2672664B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- recording
- capacitor
- emitter
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Magnetic Recording (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明はディジタル・オーディオ・テープレコーダ
(DAT)等の磁気記録再生装置において、磁気テープに
記録された信号をヘッドを介して得られる再生信号を増
幅するための再生増幅回路に用いられ、特に集積化に適
した記録再生切換回路に関する。DETAILED DESCRIPTION OF THE INVENTION Object of the Invention (Industrial field of application) The present invention relates to a magnetic recording / reproducing apparatus such as a digital audio tape recorder (DAT) for transmitting a signal recorded on a magnetic tape through a head. The present invention relates to a recording / reproducing switching circuit which is used in a reproducing / amplifying circuit for amplifying a reproduced signal obtained as a result and is particularly suitable for integration.
(従来の技術) 第10図は従来から知られている磁気記録再生増幅回路
を示している。まず、記録系の回路構成について、図中
Hは回転式の磁気ヘッドであり、ロータリートランスを
介して電気的に接続されるものである。Arecは記録アン
プであり、その入力は記録入力端子RECINに、出力はヘ
ッドHにつながり、スイッチS1により記録時のみ動作す
る。(Prior Art) FIG. 10 shows a conventionally known magnetic recording / reproducing amplifier circuit. First, regarding the circuit configuration of the recording system, H in the figure is a rotary magnetic head, which is electrically connected via a rotary transformer. Arec is a recording amplifier, the input of which is connected to the recording input terminal RECIN and the output of which is connected to the head H, which operates only when recording by the switch S1.
次に、再生系の回路構成について説明する。ヘッドH
にはカップリングコンデンサC1を介して入力トランジス
タQ1のベースが接続されるが、同時にこのベースは抵抗
R1、R2で電源Vccを分割してバイアスとして与えられて
いる。トランジスタQ1のエミッタは定電流I1で駆動され
るとともにコンデンサC2で接地され、またトランジスタ
Q6のエミッタにもつながっており、トランジスタQ6のベ
ースはスイッチS2で記録時のみ電源Vccに接続されるよ
うにしてある。トランジスタQ1のコレクタは抵抗R3を介
して電源Vccに接続されるとともに、ベースがダイオー
ドQ3、Q4を介して電源Vccに接続されてベース接地回路
となっているトランジスタQ2のエミッタに接続されてい
る。トランジスタQ2のコレクタは負荷抵抗R4を介して電
源Vccに接続されているとともに、エミッタ・ホロワト
ランジスタQ5のベースに接続されている。トランジスタ
Q5のエミッタは定電流I3で引つ張られているとともに、
再生出力端子P Boutに出力されている。Next, the circuit configuration of the reproduction system will be described. Head H
Is connected to the base of the input transistor Q1 via a coupling capacitor C1.
The power supply Vcc is divided by R1 and R2 and is given as a bias. The emitter of transistor Q1 is driven by constant current I1 and is grounded by capacitor C2.
It is also connected to the emitter of Q6, and the base of the transistor Q6 is connected to the power supply Vcc only when recording with the switch S2. The collector of the transistor Q1 is connected to the power supply Vcc via the resistor R3, and the base is connected to the power supply Vcc via the diodes Q3 and Q4 and is connected to the emitter of the transistor Q2 which is a grounded base circuit. The collector of the transistor Q2 is connected to the power supply Vcc via the load resistor R4, and is also connected to the base of the emitter follower transistor Q5. Transistor
The emitter of Q5 is pulled by a constant current I3,
It is output to the playback output terminal P Bout.
まず、再生時はスイッチS1、S2はP側にあるので記録
アンプArecは非動作状態になっており、トランジスタQ6
はつながっていないのと同じである。トランジスタQ1は
定電流で動作しているがエミッタがコンデンサC1で接地
してあるため、交流的にはエミッタ接地のアンプとして
動作する。トランジスタQ2のベースはトランジスタQ3、
Q4で電源Vccにつなげてあるが、トランジスタQ3、Q4の
動作抵抗は定電流源I2=1mAとすると26Ωと小さく、ト
ランジスタQ2はベース接地のアンプとして動作する。し
たがって、トランジスタQ1、Q2はカスコードアンプを構
成している。トランジスタQ1は微小信号を増幅しなけれ
ばならないので、高利得低雑音増幅でなければならず、
定電流源I1は比較的大きな500μA〜5mA程度の電流値に
設置する必要がある。そのため抵抗R3がないと抵抗R4の
電圧降下が大きくなりすぎて低い電源電圧では動作しな
いようになってしまうが、抵抗R3を入れることにより、
トランジスタQ1のコレクタ電流を抵抗R3に分流して抵抗
R4の電圧降下を小さくするものである。First, at the time of reproduction, since the switches S1 and S2 are on the P side, the recording amplifier Arec is in a non-operating state, and the transistor Q6
Is the same as not connected. The transistor Q1 operates at a constant current, but since the emitter is grounded by the capacitor C1, it operates as an emitter-grounded amplifier in terms of AC. The base of transistor Q2 is transistor Q3,
Although it is connected to the power supply Vcc by Q4, the operating resistance of the transistors Q3 and Q4 is as small as 26Ω when the constant current source I2 = 1mA, and the transistor Q2 operates as a grounded base amplifier. Therefore, the transistors Q1 and Q2 form a cascode amplifier. Since the transistor Q1 has to amplify a very small signal, it must have high gain and low noise amplification.
The constant current source I1 needs to be installed at a relatively large current value of about 500 μA to 5 mA. Therefore, without the resistor R3, the voltage drop of the resistor R4 will be too large and it will not operate at low power supply voltage, but by inserting the resistor R3,
The collector current of transistor Q1 is shunted to resistor R3
It reduces the voltage drop across R4.
以上のことからヘッドHからの再生信号はコンデンサ
C1を介してトランジスタQ1のベースに印加され、ここで
増幅されたトランジスタQ2のコレクタに現われ、さらに
トランジスタQ5のエミッタ・ホロワでインピーダンス変
換され、再生出力端子PB outに出力されるものである。From the above, the reproduced signal from the head H is
It is applied to the base of the transistor Q1 via C1, appears in the collector of the transistor Q2 amplified here, is further impedance-converted by the emitter follower of the transistor Q5, and is output to the reproduction output terminal PB out.
次に、記録時はスイッチS1、S2はR側になるので、記
録アンプArecは動作状態となり、トランジスタQ6はダイ
オードとして働くのでトランジスタQ1のエミッタ電位は
Vcc−VBE(Q6)に引上げられる。トランジスタQ1のエ
ミッタを上に引上げる理由は、記録電流をヘッドに流し
ているときは記録アンプArecの出力電位は電源Vccを基
準にして10Vp−pもの電圧が現われ、これがコンデンサ
C1を通してトランジスタQ1のベースに印加されるた
め、トランジスタQ1のエミッタ電位を上にしておかない
と、トランジスタQ1がON/OFFして記録波形に悪影響を与
えるからである。Next, at the time of recording, the switches S1 and S2 are on the R side, the recording amplifier Arec is in an operating state, and the transistor Q6 functions as a diode. Therefore, the emitter potential of the transistor Q1 is
Pulled up to Vcc-VBE (Q6). The reason for pulling up the emitter of the transistor Q1 is that the output potential of the recording amplifier Arec appears as high as 10 Vp-p with reference to the power source Vcc when the recording current is flowing to the head.
To be applied the base of the transistor Q 1 in through C1, unless you have on the emitter potential of the transistor Q1, because the transistor Q1 adversely affect the ON / OFF to the recording waveform.
ここで、記録から再生状態に切換ったときを考えてみ
る。記録時はトランジスタQ1のエミッタ電位は上に上が
っている(Vcc−VBE(Q6))が再生になるとスイッチS
1、S2がP側になるため、記録アンプArecは非動作状態
になり、トランジスタQ6はコンデンサC2につながってい
ないのと等価となる。ところが、再生になった瞬間はコ
ンデンサC2に電荷がたまっているので、トランジスタQ1
のエミッタ電位は元の高いままにある。この状態ではト
ランジスタQ1のカットオフしていて再生アンプは全く動
作できない状態にある。このとき、定電流源I1は全てコ
ンデンサC2に流れコンデンサC2の電荷を放電し、これに
伴ってトランジスタQ1のエミッタ電位も低下し、定常の
電位になって定電流源I1の電流はコンデンサC2に流れな
くなり、再生アンプは正常な増幅動作をするようにな
る。すなわち、スイッチS1、S2がR→Pに切り換って
も、すぐに再生動作をスタートするわけでなく、多少の
遅れ時間があってその後、動作をスタートするというこ
とである。この遅れ時間は定数設定によっても異なる
が、通常、百μsec〜数m sec程度である。Now, consider the case where the recording mode is switched to the reproduction mode. During recording, the emitter potential of the transistor Q1 rises (Vcc-VBE (Q6)), but the switch S
Since 1 and S2 are on the P side, the recording amplifier Arec is in a non-operating state, which is equivalent to the transistor Q6 being not connected to the capacitor C2. However, since the electric charge is accumulated in the capacitor C2 at the moment of reproduction, the transistor Q1
The emitter potential of remains at its original high. In this state, the reproduction amplifier cannot operate at all because the transistor Q1 is cut off. At this time, the constant current source I1 all flows into the capacitor C2 and discharges the electric charge of the capacitor C2, and the emitter potential of the transistor Q1 also drops accordingly, becoming a steady potential and the current of the constant current source I1 flows to the capacitor C2. It stops flowing, and the reproduction amplifier comes to perform normal amplification operation. That is, even if the switches S1 and S2 are switched from R to P, the reproducing operation is not started immediately, but after a certain delay time, the operation is started. Although this delay time varies depending on the constant setting, it is usually about 100 μsec to several msec.
一方、コンデンサC1については、コンデンサC1の記録
アンプArec出力側の電圧は記録信号に対応して変化する
ものの、反対のトランジスタQ1のベース側のインピーダ
ンスはトランジスタQ1のベースの入力インピーダンス無
限大であることから、抵抗R1、R2の値で決まり、比較的
高いので、コンデンサC1の電荷は再生時も記録時も変化
しない。これはコンデンサC1の両端の電位差は再生時
も記録時も変わらないということである。したがって、
記録から再生になった瞬間からトランジスタQ1のベース
電位は正常な電位になるということである。On the other hand, regarding the capacitor C1, the voltage on the output side of the recording amplifier Arec of the capacitor C1 changes in response to the recording signal, but the impedance on the opposite side of the transistor Q1 is the input impedance of the base of the transistor Q1 is infinite. Therefore, the charge of the capacitor C1 does not change during reproduction and recording because it is determined by the values of the resistors R1 and R2 and is relatively high. This means that the potential difference across the capacitor C 1 does not change during reproduction or recording. Therefore,
It means that the base potential of the transistor Q1 becomes a normal potential from the moment the recording is started to be reproduced.
(発明が解決しようとする課題) 上記した従来の回路では、記録から再生に切り換えた
ときに正常な再生動作に入るまでに若干の遅れ時間があ
り、単なる記録から再生への切り換えには全く問題のな
い短さであるものの、DAT(ディジタル・オーディオ・
テープレコーダ)のアフレコ動作のように1トラックの
中で記録と再生を切り換えるようなときは高速動作が要
求され、数百μsec/数m secもの遅れ時間があっては、
到底アフレコ動作を行うことができない。(Problems to be Solved by the Invention) In the above-mentioned conventional circuit, there is a slight delay time before a normal reproduction operation is started when switching from recording to reproduction, and there is no problem in simply switching from recording to reproduction. DAT (digital audio
A high-speed operation is required when switching between recording and reproduction in one track, such as after-recording operation of a tape recorder), and if there is a delay time of several hundred μsec / several msec,
It is impossible to perform after-recording operation.
この発明は記録から再生への遅れ時間を充分短くして
DATのアフレコ動作のような高速切り換えを必要とする
用途に適合可能な記録再生切換回路を提供することを目
的とするものである。This invention makes the delay time from recording to playback sufficiently short
It is an object of the present invention to provide a recording / reproducing switching circuit adaptable to an application requiring high-speed switching such as a post-recording operation of a DAT.
[発明の構成] (課題を解決するための手段) この発明の記録再生切換回路は、記録状態において記
録電流を磁気ヘッドに供給する記録アンプと、ベースが
第1のコンデンサを介して前記磁気ヘッドに接続され、
エミッタが第2のコンデンサを介して交流的に接地され
るとともに、定電流回路が接続される第1のトランジス
タと、再生状態において磁気ヘッドの出力再生信号を増
幅する再生アンプと、出力端子を前記第2のコンデンサ
に接続し、再生状態から記録状態への遷移期間の間だけ
動作状態となり前記第2のコンデンサを急速充電する第
1のコンデンサ充放電回路と、第1の入力端子を前記第
1のトランジスタのエミッタに接続し、第2の入力端子
を第1の基準電位に接続した電圧検出回路と、この電圧
検出回路の出力端子に被制御端子を接続し、自身の出力
端子を前記第2のコンデンサに接続し、記録状態から再
生状態への遷移期間の間だけ動作状態となり前記第2の
コンデンサを急速充電する第2のコンデンサ充放電回路
とからなるものである。[Structure of the Invention] (Means for Solving the Problems) A recording / reproducing switching circuit of the present invention is a recording amplifier for supplying a recording current to a magnetic head in a recording state, and the magnetic head has a base via a first capacitor. Connected to the
The emitter is AC grounded via the second capacitor, the first transistor to which the constant current circuit is connected, the reproduction amplifier for amplifying the output reproduction signal of the magnetic head in the reproduction state, and the output terminal A first capacitor charging / discharging circuit which is connected to a second capacitor and is in an operating state only during a transition period from a reproducing state to a recording state to rapidly charge the second capacitor, and a first input terminal is connected to the first capacitor. A voltage detection circuit connected to the emitter of the transistor and a second input terminal connected to the first reference potential, and a controlled terminal connected to the output terminal of the voltage detection circuit, the output terminal of which is the second And a second capacitor charging / discharging circuit that is connected to the capacitor and is in an operating state only during a transition period from a recording state to a reproducing state to rapidly charge the second capacitor. That.
(作用) 上記した手段により、記録から再生に移った瞬間には
第2のコンデンサの電荷で第1のトランジスタのエミッ
タ電位は高くなっているが、これを電圧検出回路で第1
の基準電位と比較してエミッタ電位が定常電位よりも高
い場合は、第2のコンデンサ充放電回路で第2のコンデ
ンサを放電し、第1のトランジスタのエミッタ電位を急
速に引き下げる。エミッタ電位が下がってほぼ定常電位
になったならばそれを電圧検出回路で検出し、第2のコ
ンデンサ充放電回路をオフして第1のトランジスタのエ
ミッタ電位の引き下げを止める。(Operation) By the means described above, the electric potential of the second capacitor causes the emitter potential of the first transistor to become high at the moment when the recording operation is changed to the reproduction operation.
When the emitter potential is higher than the steady potential as compared with the reference potential of, the second capacitor charging / discharging circuit discharges the second capacitor, and the emitter potential of the first transistor is rapidly lowered. When the emitter potential drops to a substantially steady potential, the voltage detection circuit detects it, and the second capacitor charge / discharge circuit is turned off to stop the reduction of the emitter potential of the first transistor.
電圧検出回路の出力端子と第2のコンデンサ充放電回
路の非制御端子の間に比較回路を入れた場合も同様で、
比較回路が途中に入っただけで動作は同じである。The same applies when a comparison circuit is inserted between the output terminal of the voltage detection circuit and the non-control terminal of the second capacitor charging / discharging circuit.
The operation is the same except that the comparison circuit is inserted in the middle.
(実施例) 以下、この発明の一実施例を図面を参照して詳細に説
明する。(Embodiment) An embodiment of the present invention will be described below in detail with reference to the drawings.
第1図において、まず記録系を説明すると、記録アン
プArecの入力端子は記録入力端子RECINに接続されてお
り、出力端子は回転式の磁気ヘッドHに接続されてお
り、スイッチS1により記録状態のときのみ記録アンプAr
ecは動作状態となる。In FIG. 1, the recording system will be described first. The input terminal of the recording amplifier Arec is connected to the recording input terminal RECIN, and the output terminal is connected to the rotary magnetic head H. Only when recording amplifier Ar
ec becomes operational.
次に、再生系は以下のようになる。入力トランジスタ
Q1のベースには抵抗R1、R2によりバイアス電圧が加えら
れているが、同時にコンデンサC1を介してヘッドHが接
続されている。トランジスタQ1のコレクタはベースがダ
イオードQ3、Q4を介して電源Vccに接続されてベース接
地回路となっているトランジスタQ2のエミッタに接続さ
れているが、同時に抵抗R8を介して電源Vccに接続され
ている。トランジスタQ2のコレクタは負荷抵抗R9を介し
て電源Vccに接続されるとともに、エミッタ・ホロワQ17
のベースに接続されており、トランジスタQ17のエミッ
タは再生出力端子P Boutに接続されて、これが再生出力
になっている。Next, the reproduction system is as follows. Input transistor
A bias voltage is applied to the base of Q1 by resistors R1 and R2, and at the same time, a head H is connected via a capacitor C1. The base of the collector of the transistor Q1 is connected to the power supply Vcc through the diodes Q3 and Q4 and is connected to the emitter of the transistor Q2 which is a grounded base circuit, but at the same time is connected to the power supply Vcc through the resistor R8. There is. The collector of the transistor Q2 is connected to the power supply Vcc via the load resistor R9, and the emitter follower Q17
Of the transistor Q17, and the emitter of the transistor Q17 is connected to the reproduction output terminal P Bout, which serves as the reproduction output.
一方、トランジスタQ1のエミッタはトランジスタQ18
のコレクタが接続されて動作電流が与えられているが、
同時にコンデンサC2により交流的に接続されており、ト
ランジスタQ1はエミッタ接地として働いている。トラン
ジスタQ1のエミッタはトランジスタQ5、Q6で構成される
差動アンプのトランジスタQ5のベースにもつながってお
り、トランジスタQ6のベースは抵抗R15、トランジスタQ
15、抵抗R13と抵抗R14による電源Vccの分圧点に接続さ
れている。トランジスタQ6のコレクタはトランジスタQ8
のベースに接続されると同時にダイオードQ7と抵抗R10
の直列回路により接地されている。トランジスタQ8のコ
レクタは電源Vccに接続されており、エミッタは抵抗R12
を介してトランジスタQ9のベースに接続されるととも
に、抵抗R11で接地されている。トランジスタQ9のコレ
クタはトランジスタQ1のエミッタに接続されており、エ
ミッタは接地されている。トランジスタQ10、Q11のベー
スは互いに結合されており、抵抗R3を介して再生時Lレ
ベル、記録時HレベルとなるR/P端子に接続されてい
る。トランジスタQ10のコレクタはトランジスタQ9のベ
ースに接続されており、トランジスタQ11のコレクタは
抵抗R4を介してダイオードQ12、トランジスタQ13からな
るカレントミラーの入力側に接続されており、このカレ
ントミラーの出力側はベース・エミッタ間が抵抗R7で接
続されたトランジスタQ14のベースに接続されており、
トランジスタQ14のエミッタはトランジスタQ1のエミッ
タに接続されている。On the other hand, the emitter of transistor Q1 is transistor Q18.
The collector of is connected and operating current is given,
At the same time, it is AC-connected by the capacitor C2, and the transistor Q1 acts as a grounded emitter. The emitter of the transistor Q1 is also connected to the base of the transistor Q5 of the differential amplifier composed of the transistors Q5 and Q6. The base of the transistor Q6 is the resistor R15 and the transistor Q5.
15, connected to the voltage dividing point of the power supply Vcc by the resistors R13 and R14. The collector of transistor Q6 is transistor Q8
Connected to the base of diode Q7 and resistor R10
It is grounded by the series circuit. The collector of transistor Q8 is connected to power supply Vcc, and the emitter is resistor R12.
It is connected to the base of the transistor Q9 via and is grounded by the resistor R11. The collector of the transistor Q9 is connected to the emitter of the transistor Q1 and the emitter is grounded. The bases of the transistors Q10 and Q11 are coupled to each other, and are connected via a resistor R3 to an R / P terminal which is at L level during reproduction and H level during recording. The collector of the transistor Q10 is connected to the base of the transistor Q9, the collector of the transistor Q11 is connected to the input side of the current mirror composed of the diode Q12 and the transistor Q13 via the resistor R4, and the output side of this current mirror is The base and emitter are connected to the base of a transistor Q14, which is connected by a resistor R7,
The emitter of the transistor Q14 is connected to the emitter of the transistor Q1.
ここで、Arecは記録アンプ、C1は第1のコンデンサ、
C2は第2のコンデンサ、Q1は第1のトランジスタ、Q1〜
Q4、Q17、R8、R9で構成される部分が再生アンプ、Q11〜
Q14、R4、R7で構成される部分が第1のコンデンサ充電
回路、Q5、Q6、Q16、R16で構成される部分が電圧検出回
路、Q7〜Q10、R10〜R12で構成される部分が第2のコン
デンサ充電回路に相当する。Where Arec is the recording amplifier, C1 is the first capacitor,
C2 is the second capacitor, Q1 is the first transistor, Q1-
The part consisting of Q4, Q17, R8, and R9 is the playback amplifier, Q11-
The part composed of Q14, R4, and R7 is the first capacitor charging circuit, the part composed of Q5, Q6, Q16, and R16 is the voltage detection circuit, and the part composed of Q7 to Q10 and R10 to R12 is the second. It corresponds to the capacitor charging circuit of.
次に動作について考える。まず、再生のときはスイッ
チS1はP側になっていることから記録アンプArecは非動
作状態になっている。このとき、R/P端子はLレベルで
あることからトランジスタQ10、Q11はオフとなり、再生
系は動作状態になっている。つまり、入力のトランジス
タQ1のベースは電源Vccを抵抗R1、R2で分圧した電圧で
バイアスされており、エミッタはトランジスタQ18によ
る定電流回路で引張られているが、同時にコンデンサC2
で接地されているので、交流的にはエミッタ接地となっ
ている。トランジスタQ2はベース接地回路になってお
り、トランジスタQ1とでカスコード回路を形成してい
る。抵抗R8はトランジスタQ1のコレクタ電流を全部はト
ランジスタQ2に流さないように、トランジスタQ1のコレ
クタ電流を分流するためのものである。トランジスタQ2
のコレクタに現れた信号はトランジスタQ17のエミッタ
・ホロワでインピーダンス変換されて再生出力端子P Bo
utに出力される。このとき、トランジスタQ6のベース電
位がトランジスタQ1のベース電位よりも数百mV程度(V
BE−数百mV)低く設定されていれば、トランジスタQ6は
カットオフしてトランジスタQ16のコレクタ電流は全て
トランジスタQ5に流れる。したがって、ダイオードQ7、
トランジスタQ8、Q9もオフしている。これは、すなわち
第2のコンデンザ充電回路が非動作状態になっていると
いうことである。また、トランジスタQ11がオフしてい
るので、トランジスタQ12〜Q14もオフしており、第1の
コンデンサ充電回路も非動作状態になっているというこ
とである。Next, consider the operation. First, at the time of reproduction, since the switch S1 is on the P side, the recording amplifier Arec is inactive. At this time, since the R / P terminal is at the L level, the transistors Q10 and Q11 are turned off and the reproducing system is in the operating state. That is, the base of the input transistor Q1 is biased by the voltage obtained by dividing the power supply Vcc by the resistors R1 and R2, and the emitter is pulled by the constant current circuit by the transistor Q18.
Since it is grounded at, the emitter is grounded in terms of AC. The transistor Q2 is a grounded base circuit, and the transistor Q1 and the transistor Q1 form a cascode circuit. The resistor R8 divides the collector current of the transistor Q1 so that the entire collector current of the transistor Q1 does not flow to the transistor Q2. Transistor Q2
The signal appearing at the collector of is impedance-converted by the emitter follower of the transistor Q17, and is reproduced output terminal P Bo
It is output to ut. At this time, the base potential of the transistor Q6 is about several hundred mV (V
BE-several hundred mV) If set low, transistor Q6 will be cut off and all collector current of transistor Q16 will flow to transistor Q5. Therefore, diode Q7,
Transistors Q8 and Q9 are also off. This means that the second condenser charging circuit is inactive. Further, since the transistor Q11 is off, the transistors Q12 to Q14 are also off, and the first capacitor charging circuit is also in the non-operation state.
記録時はスイッチS1がR側になっているので、記録ア
ンプArecは動作状態になっており、記録入力端子RECIN
に入力される信号に対応する電流が記録アンプArecから
出力され、この電流はヘッドHに流れて磁気テープに信
号を記録する。Since the switch S1 is set to the R side during recording, the recording amplifier Arec is in the operating state, and the recording input terminal RECIN
A current corresponding to the signal input to is output from the recording amplifier Arec, and this current flows to the head H to record the signal on the magnetic tape.
また、記録時はR/P端子がHレベルになっているの
で、トランジスタΩ10、Q11はオンしており、トランジ
スタQ10のオンによりトランジスタQ8のON/OFFにかかわ
らずトランジスタQ9はオフする。これは、言い換える
と、第2のコンデンサ充電回路が非動作状態になってい
るということである。Further, since the R / P terminal is at the H level during recording, the transistors Ω10 and Q11 are turned on, and the transistor Q9 is turned on regardless of whether the transistor Q8 is turned on or off when the transistor Q10 is turned on. In other words, this means that the second capacitor charging circuit is inactive.
また、トランジスタQ11のオンによりダイオードQ12に
はI(Q12)=[Vcc−VF(Q12)−VCE(Q11(SAT))
/(R4+R5)]なる電流が流れ、この電流はダイオード
Q12、トランジスタQ13のカレントミラーで折返されてト
ランジスタQ14をオンにしてトランジスタQ1のエミッタ
電位をVcc−VR6−VCE(Q13(SAT))−VBE(Q14)
まで引上げる。Further, when the transistor Q11 is turned on, I (Q12) = [Vcc-VF (Q12) -VCE (Q11 (SAT)) appears in the diode Q12.
/ (R4 + R5)] current flows, and this current is a diode
It is turned back by the current mirror of Q12 and transistor Q13 to turn on transistor Q14 so that the emitter potential of transistor Q1 is Vcc-VR6-VCE (Q13 (SAT))-VBE (Q14).
Up to.
これは、言い換えると、第1のコンデンサ充電回路
は、再生状態から記録状態へ遷移する時にコンデンサC2
を急速充電するということであり、トランジスタQ1のエ
ミッタ電位が所定の電圧に達し充電が終了した後は電圧
を維持する働きはあるものの充電作用はなくなる。In other words, the first capacitor charging circuit causes the capacitor C2 at the time of transition from the reproducing state to the recording state.
Is to be rapidly charged, and after the emitter potential of the transistor Q1 reaches a predetermined voltage and charging is completed, there is a function of maintaining the voltage, but the charging function is lost.
トランジスタQ1のエミッタ電位が引上げられてトラン
ジスタQ5のベース電位VB(Q5)の方がトランジスタQ6
のベース電位よりも高くなると、トランジスタQ5はカッ
トオフし、トランジスタQ16のコレクタ電流は全てトラ
ンジスタQ6に流れてダイオードQ7、トランジスタQ8をオ
ンするが、トランジスタQ10がオンしているためトラン
ジスタQ9はオンせず、トランジスタQ1のエミッタ電位は
高いままである。The emitter potential of the transistor Q1 is raised so that the base potential VB (Q5) of the transistor Q5 is the transistor Q6.
When it becomes higher than the base potential of the transistor Q5, the transistor Q5 is cut off, the collector current of the transistor Q16 all flows to the transistor Q6 and turns on the diode Q7 and the transistor Q8, but since the transistor Q10 is on, the transistor Q9 is turned on. However, the emitter potential of the transistor Q1 remains high.
ここで、記録から再生に切り換えたときの過渡的な動
作について考えてみる。以下の説明はコンデンサの時定
数に比べてトランジスタの遅れ時間は十分短く無視でき
るものとしている。記録から再生になるとスイッチS1は
P側になり記録アンプArecはオフし、同時にR/P端子は
LレベルになるのでトランジスタQ10、Q11はオフし、ダ
イオードQ12とトランジスタQ13、Q14もオフする。この
瞬間はトランジスタQ1のエミッタ電位はコンデンサC2の
電荷があることからVE(Q1)=Vcc−VR6−VCE(Q13
(SAT))−VBE(Q14)と高い状態にある。これによ
り、トランジスタQ5はオフしてトランジスタQ16のコレ
クタ電流は全てトランジスタQ6に流れ、ダイオードQ7、
トランジスタQ8がオンし、トランジスタQ10がオフ状態
にあることからトランジスタQ9がオンする。トランジス
タQ9がオンするとそのコレクタ電流でコンデンサC2を急
速に放電し、トランジスタQ1のエミッタ電位は速やかに
低下する。トランジスタQ1のエミッタ電位が低下してト
ランジスQ5のベース電位とトランジスタQ6のベース電位
がほぼ等しくなるとトランジスタQ16のコレクタ電流は
トランジスタQ5、Q6の両方に流れる。トランジスタQ1の
エミッタ電位が低下するとVB(Q5)<VB(Q6)とな
り、トランジスタQ6はオフしてダイオードQ7、トランジ
スタQ8もオフして急速放電を止める。これは、言い換え
ると、第2のコンデンサ充電回路は、記録状態から再生
状態へ遷移する時にコンデンサC2を急速充電するという
ことである。Here, let us consider the transient operation when switching from recording to reproduction. In the following description, the delay time of the transistor is sufficiently short compared to the time constant of the capacitor and can be ignored. When recording is reproduced, the switch S1 is set to the P side and the recording amplifier Arec is turned off. At the same time, the R / P terminal is set to the L level, so that the transistors Q10 and Q11 are turned off and the diode Q12 and the transistors Q13 and Q14 are also turned off. At this moment, the emitter potential of the transistor Q1 is VE (Q1) = Vcc-VR6-VCE (Q13 because there is charge in the capacitor C2.
(SAT))-VBE (Q14) and high. As a result, the transistor Q5 is turned off, the collector current of the transistor Q16 all flows to the transistor Q6, and the diode Q7,
Since the transistor Q8 is turned on and the transistor Q10 is in the off state, the transistor Q9 is turned on. When the transistor Q9 is turned on, the collector current rapidly discharges the capacitor C2, and the emitter potential of the transistor Q1 rapidly drops. When the emitter potential of the transistor Q1 decreases and the base potential of the transistor Q5 and the base potential of the transistor Q6 become almost equal, the collector current of the transistor Q16 flows in both the transistors Q5 and Q6. When the emitter potential of the transistor Q1 drops, VB (Q5) <VB (Q6), the transistor Q6 turns off and the diode Q7 and the transistor Q8 also turn off to stop the rapid discharge. In other words, the second capacitor charging circuit rapidly charges the capacitor C2 when the recording state transits to the reproducing state.
このときトランジスタQ1のエミッタ電位は定常電圧よ
りも数百mV高いだけであることから、あとはトランジス
タQ18による電流だけでもさほど時間もかからずにトラ
ンジスタQ1のエミッタ電位は定常状態に達することがで
きる。At this time, the emitter potential of the transistor Q1 is only several hundred mV higher than the steady voltage, so that the current of the transistor Q18 alone can reach the steady state of the emitter potential of the transistor Q1 in a short time. .
この実施例によれば、記録状態から再生状態に速やか
に移ることができる。適切な定数を選んでやればDATの
アフターレコーディングのときに必要な切り換え時間で
ある数十μsec以下を十分に達成できる。According to this embodiment, it is possible to quickly shift from the recording state to the reproducing state. If an appropriate constant is selected, the switching time required for DAT after-recording, which is tens of microseconds or less, can be sufficiently achieved.
第2図はこの発明の第2の実施例を示すものである。
第1図と同一部分については同一の符号を付し、ここで
は異なる部分を中心にして説明する。FIG. 2 shows a second embodiment of the present invention.
The same parts as those in FIG. 1 are designated by the same reference numerals, and different parts will be mainly described here.
入力のトランジスタQ1のエミッタはエミッタ同志が接
続された互いに逆極性のトランジスタQ5、Q6のトランジ
スタQ6のベースに抵抗R13を介してつながっており、ト
ランジスタQ5のベースは抵抗R14とR15それにダイオード
Q7、抵抗R10による電源Vccの分圧点と接続されている。
トランジスタQ8のコレクタはダイオードQ9、トランジス
タQ10のカレントミラーのダイオードQ9のカソード側に
接続されており、トランジスタQ10のエミッタ側がコン
デンサC2の接続されるトランジスタQ1のエミッタにつな
がっている。トランジスタQ11、Q12のベースは互いに結
ばれており、抵抗R3を介してR/P端子に、トランジスタ
Q12のコレクタは抵抗R4を介してダイオードQ9のカソー
ドに、トランジスタQ11のコレクタはトランジスタQ8の
ベースにそれぞれ接続されている。The emitter of the input transistor Q1 is connected through a resistor R13 to the bases of the transistors Q5 and Q6 of opposite polarities to which the emitters are connected, and the base of the transistor Q5 is resistors R14 and R15 and a diode.
It is connected to the voltage dividing point of power supply Vcc by Q7 and resistor R10.
The collector of the transistor Q8 is connected to the cathode side of the diode Q9 of the diode Q9 and the current mirror of the transistor Q10, and the emitter side of the transistor Q10 is connected to the emitter of the transistor Q1 to which the capacitor C2 is connected. The base of transistor Q11, Q12 are connected to each other via a resistor R3 to the R / P terminals, the cathode collector via a resistor R4 diode Q9 transistor Q 12, the collector of the transistor Q11 is the transistor Q8 the base Respectively connected to.
再生時の定常状態ではR/P端子はLレベルであること
からトランジスタQ12はオフしており、ダイオードQ13、
トランジスタQ14、Q15はオフしている。これは、第1の
コンデンサ充電回路が非動作状態になっているというこ
とである。Since the R / P terminal is at the L level in the steady state during reproduction, the transistor Q12 is off and the diode Q13,
Transistors Q14 and Q15 are off. This means that the first capacitor charging circuit is inactive.
トランジスタQ5のベース電位をトランジスタQ1のベー
ス電位よりもVBE+数百mVに相当する1V程度高く設定す
れば、トランジスタQ5、Q6はオンしてトランジスタQ8の
エミッタ電位を引上げて、トランジスタQ8をオフする。
これにより、ダイオードQ9、トランジスタQ10もオフと
なり、カレントミラーを構成するダイオードQ9、トラン
ジスタQ10はコンデンサC2につながっていないように見
える。これは、すなわち第2のコンデンサ充電回路が非
動作状態になっているということである。If the base potential of the transistor Q5 is set higher than the base potential of the transistor Q1 by about 1V corresponding to VBE + several hundred mV, the transistors Q5 and Q6 are turned on, the emitter potential of the transistor Q8 is raised, and the transistor Q8 is turned off.
As a result, the diode Q9 and the transistor Q10 are also turned off, and the diode Q9 and the transistor Q10 forming the current mirror do not appear to be connected to the capacitor C2. This means that the second capacitor charging circuit is inactive.
記録時はR/P端子がHレベルとなり、トランジスタQ1
1、Q12はオンし、トランジスタQ6のON/OFFにかかわら
ず、トランジスタQ8はオフしてダイオードQ9、トランジ
スタQ10もオフとなり、ダイオードQ9、トランジスタQ10
のカレンミラーはコンデンサC2にはつながっていないよ
うに見える。これは、言い換えると、第2のコンデンサ
充電回路が非動作状態になっているということである。During recording, the R / P terminal goes high and transistor Q1
1, Q12 is turned on, regardless of whether transistor Q6 is ON or OFF, transistor Q8 is turned off and diode Q9 and transistor Q10 are also turned off.
Karen Miller does not appear to be connected to capacitor C2. In other words, this means that the second capacitor charging circuit is inactive.
また、トランジスタQ12のオンによりダイオードQ13に
はI(Q13)=[Vcc−VF(Q13)−VCE(Q12(SA
T))]/(R4+R5)なる電流が流れ、この電流はダイ
オードQ13、トランジスタQ14のカレントミラーで折返さ
れてトランジスタQ15をオンして、トランジスタQ1のエ
ミッタ電位を引き上げる。When the transistor Q12 is turned on, the diode Q13 has a current I (Q13) = [Vcc-VF (Q13) -VCE (Q12 (SA
T))] / (R4 + R5) flows, and this current is turned back by the current mirror of the diode Q13 and the transistor Q14 to turn on the transistor Q15 and raise the emitter potential of the transistor Q1.
これは、言い換えると、第1のコンデンサ充電回路
は、再生状態から記録状態へ遷移する時にコンデンサC2
を急速充電するということであり、トランジスタQ1のエ
ミッタ電位が所定の電圧に達し充電が終了した後は電圧
を維持する働きはあるものの充電作用はなくなる。In other words, the first capacitor charging circuit causes the capacitor C2 at the time of transition from the reproducing state to the recording state.
Is to be rapidly charged, and after the emitter potential of the transistor Q1 reaches a predetermined voltage and charging is completed, there is a function of maintaining the voltage, but the charging function is lost.
この引き上げでトランジスタQ1のベース電位が上昇
してトランジスタQ1のエミッタ電位がトランジスタQ5の
ベース電位よりも2VBE低い電圧よりも高くなると、トラ
ンジスタQ5、Q6はカットオフしてトランジスタQ8のエミ
ッタ電位が下がりトランジスタQ8はオンになろうとする
が、トランジスタQ11がオンしているためにトランジス
タQ8はオンしないで、トランジスタQ1のエミッタ電位は
高いままの状態である。When the emitter potential of the transistor Q1 the pulled at elevated base potential of the transistor Q 1 is becomes higher than 2VBE voltage lower than the base potential of the transistors Q5, transistors Q5, Q6 emitter potential of the transistor Q8 is lowered to cut off The transistor Q8 tries to turn on, but the transistor Q8 does not turn on because the transistor Q11 is on, and the emitter potential of the transistor Q1 remains high.
記録から再生になるとスイッチS1はP側になり、記録
アンプArecはオフし、同時にR/P端子はLレベルになる
のでトランジスタQ11、Q12はオフしてダイオードQ13、
トランジスタQ14、Q15もオフする。When recording is changed to reproduction, the switch S1 is set to the P side, the recording amplifier Arec is turned off, and at the same time, the R / P terminal is set to the L level.
The transistors Q14 and Q15 are also turned off.
再生に切り換えた瞬間の過渡的なとき、トランジスタ
Q1のエミッタ電位はコンデンサC2の電荷により高い状態
にある。このためトランジスタQ6はオフ、トランジスタ
Q11もオフしていることから、トランジスタQ8がオンす
る。トランジスタQ8がオンすると、そのコレクタ電流が
ダイオードQ9、トランジスタQ10のカレントミラーをオ
ンする。ダイオードQ9、トランジスタQ10の電流により
コンデンサC2を急速に放電し、コンデンサC2の電圧、す
なわちトランジスタQ1のエミッタ電位は速やかに低下す
る。この低下によりトランシスタQ1のエミッタ電位がト
ランジスタQ5のベース電位よりも2VBE低い電圧よりも低
くなると、その時点でトランジスタQ5、Q6はオンする。
トランジスタQ6のコレクタ電流によってトランジスタQ8
のエミッタ電位が上がりトランジスタQ8はオフになり、
コンデンサC2の急速放電を停止する。こは、言い換える
と、第2のコンデンサ充電回路は、記録状態から再生状
態へ遷移する時にコンデンサC2を急速放電するというこ
とである。このとき、トランジスタQ1のエミッタ電位は
定常電圧よりも数百mV高いだけのため、あとはトランジ
スタQ18による電流だけでもさほど時間もかからずに、
トランジスタQ1のエミッタ電位は定常に達することがで
きる。このようにして記録から再生状態に移るのに速や
かに移ることができる。Transistor during the transition at the moment of switching to playback
The emitter potential of Q1 is higher due to the charge of capacitor C2. Therefore, transistor Q6 is off and transistor
Since Q11 is also off, transistor Q8 is on. When the transistor Q8 turns on, its collector current turns on the current mirror of the diode Q9 and the transistor Q10. The capacitor C2 is rapidly discharged by the current of the diode Q9 and the transistor Q10, and the voltage of the capacitor C2, that is, the emitter potential of the transistor Q1 is rapidly decreased. When this decrease causes the emitter potential of the transistor Q1 to become lower than the voltage lower than the base potential of the transistor Q5 by 2VBE, the transistors Q5 and Q6 are turned on at that point.
Depending on the collector current of transistor Q6, transistor Q8
The emitter potential of the transistor rises and the transistor Q8 turns off,
Stop rapid discharge of capacitor C2. In other words, the second capacitor charging circuit rapidly discharges the capacitor C2 when the recording state transits to the reproducing state. At this time, since the emitter potential of the transistor Q1 is only several hundred mV higher than the steady voltage, the current from the transistor Q18 alone does not take much time.
The emitter potential of the transistor Q1 can reach a steady state. In this way, it is possible to quickly shift from the recording state to the reproducing state.
第3図はこの発明の第3の実施例を示すものである。
記録系および再生系の信号を増幅する経路は第1図と同
様であり、ここでは異なる点を中心に説明する。FIG. 3 shows a third embodiment of the present invention.
The paths for amplifying the signals of the recording system and the reproducing system are the same as those in FIG. 1, and the different points will be mainly described here.
入力のトランジスタQ1のエミッタは、ベースがR11、
ダイオードQ12、Q13と抵抗R12におる電源Vccの分圧点に
接続されたトランジスタQ5のエミッタに電流制限用抵抗
R10を介して接続されている。トランジスタQ5のコレク
タはダーリントン接続されたトランジスタQ6、Q7のトラ
ンジスタQ6のベースに、トランジスタQ7のコレクタはト
ランジスタQ1のエミッタにそれぞれ接続されている。ト
ランジスタQ8、Q9のベースは互いに結ばれており、抵抗
R3を介してR/P端子に接続されている。トランジスタQ8
のコレクタはトランジスタQ6のベースに、トランジスタ
Q9のコレクタは抵抗R4を介してダイオードQ10、トラン
ジスタQ11のカレントミラーのダイオードQ10のカソード
側に接続されている。The input transistor Q1 has an emitter whose base is R11,
A current limiting resistor is connected to the emitter of transistor Q5 connected to the voltage dividing point of power supply Vcc in diodes Q12 and Q13 and resistor R12.
Connected via R10. The collector of the transistor Q5 is connected to the bases of the transistors Q6 of the transistors Q6 and Q7 connected in Darlington, and the collector of the transistor Q7 is connected to the emitter of the transistor Q1. The bases of transistors Q8 and Q9 are tied together,
It is connected to the R / P terminal via R3. Transistor Q8
The collector of the transistor is the base of the transistor Q6
The collector of Q9 is connected to the cathode side of the diode Q10 and the diode Q10 of the current mirror of the transistor Q11 via the resistor R4.
ここで、Arecは記録アンプ、C1は第1のコンデンサ、
C2は第2のコンデンサ、Q1は第1のトランジスタ、Q1〜
Q4、Q14、Q15、R6、R7で構成される部分が再生アンプ、
Q9〜Q11、R4、R5で構成される部分が第1のコンデンサ
充電回路、Q5が電圧検出回路、Q6〜Q8、R8、R9で構成さ
れる部分が第2のコンデンサ充電回路に相当する。Where Arec is the recording amplifier, C1 is the first capacitor,
C2 is the second capacitor, Q1 is the first transistor, Q1-
The part consisting of Q4, Q14, Q15, R6, R7 is a reproduction amplifier,
The portion composed of Q9 to Q11, R4 and R5 corresponds to the first capacitor charging circuit, Q5 corresponds to the voltage detection circuit, and the portion composed of Q6 to Q8, R8 and R9 corresponds to the second capacitor charging circuit.
再生時定数状態ではR/P端子はLレベルであり、トラ
ンジスタQ9はオフしていることから、ダイオードQ10、
トランジスタQ11はオフしている。ダイオードQ12のアノ
ード側電位をトランジスタQ1のベース電位よりも数百mV
高く設定していれば、トランジスタQ5はオフし、これに
伴ってトランジスタQ6、Q7もオフして、先のトランジス
タQ11のオフとにより、コンデンサC2への充放電は行わ
ない。In the reproduction time constant state, the R / P terminal is at L level and the transistor Q9 is off, so the diode Q10,
Transistor Q11 is off. The anode potential of the diode Q12 is several hundred mV higher than the base potential of the transistor Q1.
If it is set high, the transistor Q5 is turned off, the transistors Q6 and Q7 are also turned off accordingly, and the previous transistor Q11 is turned off, so that the capacitor C2 is not charged or discharged.
記録時はR/P端子はHレベルになっているので、トラ
ンジスタQ8、Q9はオフとなる。トランジスタQ8のオン
により、トランジスタQ5のON/OFFにかかわらずトランジ
スタQ6のベースは接地とシャントされるので、トランジ
スタQ6はオフしてトランジスタQ7もオフとなる。これ
は、言い換えると、第2のコンデンサ充電回路が非動作
状態になっているということである。また、トランジス
タQ9のオンにより、トランジスタQ10に電流が流れてト
ランジスタQ11はオンになり、トランジスタQ1のエミッ
タ電位を引上げる。これは、言い換えると、第1のコン
デンサ充電回路は、再生状態から記録状態へ遷移する時
にコンデンサC2を急速充電するということであり、トラ
ンジスタQ1のエミッタ電位が所定の電圧に達し充電が終
了した後は電圧を維持する働きはあるものの充電作用は
なくなる。これによりトランジスタQ5がオンするが、ラ
ンジスタQ8がオンしているためトランジスタQ7はオンし
ないので、トランジスタQ1のエミッタ電位は高く引上げ
られたままになっている。Since the R / P terminal is at the H level during recording, the transistors Q8 and Q9 are turned off. By turning on the transistor Q 8, the base of the transistor Q6 regardless of the ON / OFF state of the transistor Q5 is because it is grounded and the shunt, the transistor Q6 transistor Q7 is also turned off and off. In other words, this means that the second capacitor charging circuit is inactive. Further, when the transistor Q9 is turned on, a current flows through the transistor Q10, the transistor Q11 is turned on, and the emitter potential of the transistor Q1 is raised. In other words, the first capacitor charging circuit rapidly charges the capacitor C2 when transitioning from the reproducing state to the recording state, and after the emitter potential of the transistor Q1 reaches a predetermined voltage and charging is completed. Has the function of maintaining the voltage but loses the charging function. As a result, the transistor Q5 is turned on, but the transistor Q7 is not turned on because the transistor Q8 is turned on. Therefore, the emitter potential of the transistor Q1 remains high.
記録から再生になるとスイッチS1はP側になり、記録
アンプArecはオフし、同時にR/P端子はLレベルになる
ので、トランジスタQ8、Q9はオフして、ダイオードQ1
0、トランジスタQ11もオフする。記録から再生に切り換
えられた瞬間の過渡的なときトランジスタQ1のエミッタ
電位はコンデンサC2の電荷があり、高い電位のままであ
る。したがって、トランジスタQ5はオンし、トランジス
タQ8がオフしているので、トランジスタQ6、Q7はオンす
る。オンしたトランジスタQ7のコレクタ電流により、コ
ンデンサC2を急速に放電し、コンデンサC2の電圧、すな
わちトランジスタQ1のベースの電位は速やかに低下す
る。このベース電位がダイオードQ12のアノード側の電
位と同程度か低くなると、トランジスタQ5はオフしてト
ランジスタQ6、Q7もオフして、コンデンサC2の急速放電
を停止する。これは言い換えると、第2のコンデンサ充
電回路は、記録状態から再生状態へ遷移する時にコンデ
ンサC2を急速充電するということである。このときのト
ランジスタQ1のエミッタ電位は定常電圧よりも数百mV高
いだけのため、あとはトランジスタQ16による電流だけ
でもさほど時間もかからずに定常に達することができ
る。このようにして記録状態から再生状態に速やかに移
ることができる。When recording is changed to reproduction, the switch S1 is set to the P side, the recording amplifier Arec is turned off, and at the same time the R / P terminal is set to the L level, so the transistors Q8 and Q9 are turned off and the diode Q1 is turned on.
0, the transistor Q11 is also turned off. At the moment of transition at the moment of switching from recording to reproduction, the emitter potential of the transistor Q1 remains high because of the charge of the capacitor C2. Therefore, since the transistor Q5 is on and the transistor Q8 is off, the transistors Q6 and Q7 are on. The collector current of the turned-on transistor Q7 rapidly discharges the capacitor C2, and the voltage of the capacitor C2, that is, the potential of the base of the transistor Q1 rapidly drops. When the base potential becomes equal to or lower than the potential on the anode side of the diode Q12, the transistor Q5 is turned off, the transistors Q6 and Q7 are also turned off, and the rapid discharge of the capacitor C2 is stopped. In other words, the second capacitor charging circuit rapidly charges the capacitor C2 when transitioning from the recording state to the reproducing state. Since the emitter potential of the transistor Q1 at this time is only several hundred mV higher than the steady voltage, it is possible to reach the steady state with only the current of the transistor Q16 in a short time. In this way, the recording state can be quickly changed to the reproducing state.
第4図はこの発明の第4の実施例を示すものである。
まず記録系について説明する。記録アンプArecの入力端
子は記録入力端子RECINに接続されており、出力端子は
磁気ヘッドHに接続されて、スイッチS1により記録状態
のときのみ記録アンプArecは動作状態となる。FIG. 4 shows a fourth embodiment of the present invention.
First, the recording system will be described. The input terminal of the recording amplifier Arec is connected to the recording input terminal RECIN, the output terminal is connected to the magnetic head H, and the recording amplifier Arec is in the operating state only in the recording state by the switch S1.
再生系は入力のトランジスタQ1のベースには抵抗R1、
R2によりバイス電圧が加えられるが、同時にコンデンサ
C1を介してヘッドHが接続されている。トランジスタQ1
のコレクタはベースがダイオードQ3、Q4を介して電源Vc
cに接続されてベース接地になっているトランジスタQ2
のエミッタに接続されるとともに、抵抗R3を介して電源
Vccに接続されている。トランジスタQ2のコレクタは負
荷抵抗R4が接続されるとともに、エミッタ・ホロワトラ
ンジスタQ8のベースに、トランジスタQ8のエミッタは再
生出力端子P Boutにそれぞれ接続されて、これが再生出
力になっている。トランジスタQ1のエミッタは電流源I1
が接続されて動作電流が与えられているが、同時にコン
デンサC2により交流的に接地されて、トランジスタQ1は
エミッタ接地として働いている。トランジスタQ1のエミ
ッタはトランジスタQ5、Q6で構成される差動アンプのト
ランジスタQ5のベースにもつながり、トランジスタQ6の
ベースは抵抗R6、ダイオードQ7と抵抗R7による電源Vcc
の分圧点に接続されている。トランジスタQ6のコレクタ
は負荷抵抗R5で電源Vccに接続されるとともに、差動ア
ンプA1の非反転入力+に接続されている。差動アンプA
1の反転入力−は基準電圧V1に接続されており、出力は
抵抗R8を介してトランジスタQ10のベースに接続されて
いる。トランジスタQ10のベースはベースが抵抗R9とス
イッチS3を介して電源Vccに接続されたトランジスタQ9
のコレクタに接続されている。エミッタが接地されたト
ランジスタQ10のコレクタはトランジスタQ1のエミッタ
に接続されている。また、トランジスタQ1のエミッタに
はトランジスタQ11のエミッタが接続されており、トラ
ンジスタQ11のコレクタは直接、ベースはスイッチS2を
介して電源Vccにつながっている。The reproduction system has a resistor R1 at the base of the input transistor Q1,
The vice voltage is added by R2, but at the same time the capacitor
The head H is connected via C1. Transistor Q1
The collector of the base has a power supply Vc via diodes Q3 and Q4.
Transistor Q2 connected to c and grounded
Is connected to the emitter of the
Connected to Vcc. The collector of the transistor Q2 is connected to the load resistor R4, the emitter-follower transistor Q8 is connected to the base, and the emitter of the transistor Q8 is connected to the reproduction output terminal P Bout, which serves as a reproduction output. The emitter of transistor Q1 is current source I1
Are connected to each other to provide an operating current, but at the same time, they are AC-grounded by the capacitor C2, and the transistor Q1 functions as a grounded emitter. The emitter of the transistor Q1 is also connected to the base of the transistor Q5 of the differential amplifier composed of the transistors Q5 and Q6. The base of the transistor Q6 is the power supply Vcc due to the resistor R6, the diode Q7 and the resistor R7.
Is connected to the partial pressure point of. The collector of the transistor Q6 is connected to the power supply Vcc by the load resistor R5 and is also connected to the non-inverting input + of the differential amplifier A1. Differential amplifier A
The inverting input of 1- is connected to the reference voltage V1 and the output is connected to the base of the transistor Q10 via the resistor R8. The base of the transistor Q10 is a transistor Q9 whose base is connected to the power supply Vcc through a resistor R9 and a switch S3.
Connected to the collector. The collector of the transistor Q10 whose emitter is grounded is connected to the emitter of the transistor Q1. The emitter of the transistor Q1 is connected to the emitter of the transistor Q11, and the collector of the transistor Q11 is directly connected to the base of the transistor Q11 via the switch S2 and the power supply Vcc.
ここで、Arecは記録アンプ、C1は第1のコンデンサ、
C2は第2のコンデンサ、Q1は第1のトランジスタ、Q1〜
Q4、Q8、R3、R4で構成される部分が再生アンプ、Q11が
第1のコンデンサ充電回路、Q5、Q6、R5、I3で構成され
る部分が電圧検出回路、Q9、Q10、R9で構成される部分
が第2のコンデンサ充電回路に相当する。Where Arec is the recording amplifier, C1 is the first capacitor,
C2 is the second capacitor, Q1 is the first transistor, Q1-
The part consisting of Q4, Q8, R3 and R4 is the reproduction amplifier, Q11 is the first capacitor charging circuit, and the part consisting of Q5, Q6, R5 and I3 is the voltage detecting circuit, Q9, Q10 and R9. The corresponding portion corresponds to the second capacitor charging circuit.
再生時の動作について述べる。このとき、スイッチS1
はP側にあり、記録アンプArecは非動作状態になってい
る。スイッチS2、S3はP側にあることから再生系は動作
状態にある。入力のトランジスタQ1のベースは抵抗R1、
R2で分圧した電圧でバイアスされており、エミッタは定
電流源I1で引つ張られているが、同時にコンデンサC2で
接地されているので、交流的にはエミッタ接地回路にな
っている。トランジスタQ2はベース接地となっており、
トランジスタQ1とでカスコード回路を形成している。抵
抗R3はトランジスタQ1のコレクタ電流を全部はトランジ
スタQ2に流さないように、トランジスタQ1のコレクタ電
流を分流するものである。トランジスタQ2のコレクタに
現れた信号はトランジスタQ8のエミッタ・ホロワでイン
ピーダンス変換されて再生出力端子PBoutに出力する。
このとき、トランジスタQ7のアノード側電位がトランジ
スタQ1のベース電位よりも低く数百mV程度高く設定され
ていれば、トランジスタQ5はカットオフして定電流I3は
全てトランジスタQ6に流れ、抵抗R5の電圧降下で差動ア
ンプA1の非反転入力+の電圧は基準電圧V1よりも低くな
っている。これにより、差動アンプA1の出力はLレベル
となり、トランジスタQ9のON/OFFに関係なくトランジス
タQ10はオフの状態を保持する。これは、すなわち第2
のコンデンサ充電回路が非動作状態になっているという
ことである。またトランジスタQ11はスイッチS2がP側
になっているのでオフしており、第1のコンデンサ充電
回路も非動作状態になっているということである。The operation during playback will be described. At this time, switch S1
Is on the P side, and the recording amplifier Arec is in a non-operating state. Since the switches S2 and S3 are on the P side, the reproducing system is in operation. The base of the input transistor Q1 is a resistor R1,
It is biased by the voltage divided by R2, and the emitter is stretched by the constant current source I1. At the same time, however, it is grounded by the capacitor C2, so it is an emitter grounded circuit in terms of AC. Transistor Q2 is grounded base,
A cascode circuit is formed with the transistor Q1. The resistor R3 divides the collector current of the transistor Q1 so that the collector current of the transistor Q1 does not entirely flow to the transistor Q2. The signal appearing at the collector of the transistor Q2 is impedance-converted by the emitter / follower of the transistor Q8 and output to the reproduction output terminal PBout.
At this time, if the anode potential of the transistor Q7 is set lower than the base potential of the transistor Q1 and higher by about several hundred mV, the transistor Q5 is cut off and the constant current I3 all flows to the transistor Q6 and the voltage of the resistor R5. Due to the drop, the voltage of the non-inverting input + of the differential amplifier A1 becomes lower than the reference voltage V1. As a result, the output of the differential amplifier A1 becomes L level, and the transistor Q10 maintains the OFF state regardless of ON / OFF of the transistor Q9. This is the second
It means that the capacitor charging circuit of is in the non-operating state. Further, the transistor Q11 is off because the switch S2 is on the P side, and the first capacitor charging circuit is also in the non-operating state.
記録時はスイッチS1がR側に切り換えられ、記録アン
プArecは動作状態になっている。このとき、記録入力端
子RECINに入力される信号に対応する電流が記録アンプA
recから出力され、この電流はヘッドHに流れて磁気テ
ープに信号を記録する。再生系についてはスイッチS2が
R側であることからトランジスタQ11がダイオードして
動作し、トランジスタQ1のエミッタ電位をVcc−VBE(Q
11)まで引き上げる。これは、言い換えると、第1のコ
ンデンサ充電回路は、再生状態から記録状態へ遷移する
時にコンデンサC2を急速充電するということであり、ト
ランジスタQ1のエミッタ電位が所定の電圧に達し充電が
終了した後は電圧を維持する働きはあるものの充電作用
はなくなる。これにより、トランジスタQ5のベース電位
がトランジスタQ6のベース電位よりも高くなると、定電
流源I3の電流は全てトランジスタQ5に流れてIc(Q5)=
0となることから、抵抗R5の電圧降下も0になる。する
と、差動アンプA1の非反転入力+の電圧は反転入力−の
基準電圧V1よりも高くなるので、差動アンプA1の出力は
Hレベルとなり、トランジスタQ10をオンしようとする
が、スイッチS3もR側になっていることから、トランジ
スタQ9がオンしてトランジスタQ10はオンせず、以下こ
の状態を保持する。これは、言い換えると、第2のコン
デンサ充電回路が非動作状態になっているということで
ある。During recording, the switch S1 is switched to the R side, and the recording amplifier Arec is in an operating state. At this time, the current corresponding to the signal input to the recording input terminal RECIN is
The current is output from rec, and this current flows to the head H to record a signal on the magnetic tape. In the reproducing system, since the switch S2 is on the R side, the transistor Q11 operates as a diode, and the emitter potential of the transistor Q1 is Vcc-VBE (Q
Up to 11). In other words, the first capacitor charging circuit rapidly charges the capacitor C2 when transitioning from the reproducing state to the recording state, and after the emitter potential of the transistor Q1 reaches a predetermined voltage and charging is completed. Has the function of maintaining the voltage but loses the charging function. As a result, when the base potential of the transistor Q5 becomes higher than the base potential of the transistor Q6, all the current of the constant current source I3 flows to the transistor Q5 and Ic (Q5) =
Since it becomes 0, the voltage drop of the resistor R5 also becomes 0. Then, the voltage of the non-inverting input + of the differential amplifier A1 becomes higher than the reference voltage V1 of the inverting input −, so the output of the differential amplifier A1 becomes H level, and the transistor Q10 tries to turn on, but the switch S3 also Since it is on the R side, the transistor Q9 turns on and the transistor Q10 does not turn on, and this state is maintained thereafter. In other words, this means that the second capacitor charging circuit is inactive.
記録から再生に切換えたときの過渡的な動作は以下の
ようになる。記録から再生状態に切り換わると、スイッ
チS1はP側になって記録アンプArecは非動作状態とな
る。同時にスイッチS2もP側になることから、トランジ
スタQ11はオフする。この瞬間はトランジスタQ1のエミ
ッタ電位はコンデンサC2の電荷があるので、VE(Q1)
=Vcc−VBE(Q11)と高い状態にある。したがって、ト
ランジスタQ5、Q6のベース電位はVB(Q5)>VB(Q6)
の関係にあり、トランジスタQ6はオフして抵抗R5の電圧
降下も0となっている。このとき、差動アンプA1の非反
転入力+の電圧は反転入力−にかかる基準電圧V1より高
いので、差動アンプA1の出力はHレベルとなりトランジ
スタQ10をオンしようとし、今後はスイッチS3がP側に
なってしまうことからトランジスタQ9がオフしており、
トランジスタQ16はそのままオフし、そのコレクタ電流
でコンデンサC2を急速に放電し、コンデンサC2の電圧、
つまりトランジスタQ1のエミッタ電圧は速やかに低下す
る。トランジスタQ1のエミッタ電位が低下し、トランジ
スタQ5、Q6のベース電位がほぼ等しくなると、定電流源
I3の電流はトランジスタQ5、Q6に流れる。さらに、トラ
ンジスタQ1のエミッタ電位が低下してVB(Q5)<VB
(Q6)となる。トランジスタQ5はオフして定電流源I3の
電流はトランジスタQ6に流れ、抵抗R5の電圧降下で差動
アンプA1の非反転入力+の電圧が基準電圧V1よりも低く
なる。これにより、差動アンプA1の出力はLレベルとな
り、トランジスタQ10をオフして急速放電を止める。こ
れは、言い換えると、第2のコンデンサ充電回路は、記
録状態から再生状態へ遷移する時にコンデンサC2を急速
充電するということである。このとき、トランジスタQ1
のエミッタ電位は定常電圧よりも数百mV高いだけのた
め、あとは定電流源I1の電流だけでもさほど時間がかか
らずにトランジスタQ1のエミッタ電位は定常電位に達す
ることができる。以上のように、この実施例においても
記録から再生の状態に速やかに移ることができる。The transitional operation when switching from recording to reproduction is as follows. When the recording mode is switched to the reproducing mode, the switch S1 is set to the P side, and the recording amplifier Arec is deactivated. At the same time, since the switch S2 is also on the P side, the transistor Q11 is turned off. At this moment, the emitter potential of the transistor Q1 has the electric charge of the capacitor C2, so VE (Q1)
= Vcc-VBE (Q11), which is in a high state. Therefore, the base potentials of the transistors Q5 and Q6 are VB (Q5)> VB (Q6)
Therefore, the transistor Q6 is turned off and the voltage drop across the resistor R5 is zero. At this time, since the voltage of the non-inverting input + of the differential amplifier A1 is higher than the reference voltage V1 applied to the inverting input −, the output of the differential amplifier A1 becomes the H level and tries to turn on the transistor Q10. Since it is on the side, the transistor Q9 is off,
The transistor Q 16 is turned off as it is, the capacitor C 2 is rapidly discharged by its collector current, and the voltage of the capacitor C 2,
That is, the emitter voltage of the transistor Q1 rapidly drops. When the emitter potential of transistor Q1 drops and the base potentials of transistors Q5 and Q6 become almost equal, a constant current source
The current of I3 flows through the transistors Q5 and Q6. Furthermore, the emitter potential of the transistor Q1 drops and VB (Q5) <VB
(Q6) The transistor Q5 is turned off, the current of the constant current source I3 flows into the transistor Q6, and the voltage drop of the resistor R5 causes the voltage of the non-inverting input + of the differential amplifier A1 to become lower than the reference voltage V1. As a result, the output of the differential amplifier A1 becomes L level, and the transistor Q10 is turned off to stop the rapid discharge. In other words, the second capacitor charging circuit rapidly charges the capacitor C2 when the recording state transits to the reproducing state. At this time, the transistor Q1
Since the emitter potential of is only several hundred mV higher than the stationary voltage, the emitter potential of the transistor Q1 can reach the stationary potential in a short time only with the current of the constant current source I1. As described above, also in this embodiment, it is possible to quickly shift from the recording state to the reproducing state.
第5図はこの発明の第5の実施例を示している。ここ
では、記録アンプと磁気ヘッドは省略している。上側の
電源Vccに接続された回路が実際に信号を増幅する部分
であり、この回路は第4図のダイオードQ7に替えてトラ
ンジスタQ7をエミッタ・ホロワにしている点と、定電流
源を具体的に示してある点が異なるだけであるため、そ
の説明を省略する。ここでは、下側の電源Vccに接続さ
れた記録と再生の状態に切り換える回路について説明す
る。FIG. 5 shows a fifth embodiment of the present invention. Here, the recording amplifier and the magnetic head are omitted. The circuit connected to the power supply Vcc on the upper side is the part that actually amplifies the signal. This circuit uses a transistor Q7 as an emitter follower instead of the diode Q7 in FIG. Since only the points shown in are different, the description thereof will be omitted. Here, a circuit connected to the lower power source Vcc for switching between the recording and reproducing states will be described.
下側の電源Vccに接続されたトランジスタQ14、Q15の
差動アンプはトランジスタQ22のコレクタ電位とトラン
ジスタQ16のコレクタ電位とを比較する比較回路であ
る。トランジスタQ14の出力はトランジスタQ16、Q17の
カレントミラーを介してトランジスタQ25、Q26のターリ
ントン回路を駆動する。また、R/P端子に入力される制
御信号によりON/OFFされるトランジスタQ24はトランジ
スタQ25、Q26をON/OFF制御し、トランジスタQ23はダイ
オードQ27、トランジスタQ28で構成するカレントミラー
を介してトランジスタQ29をON/OFF制御する。The differential amplifier of the transistors Q14 and Q15 connected to the lower power supply Vcc is a comparison circuit for comparing the collector potential of the transistor Q22 and the collector potential of the transistor Q16. The output of the transistor Q14 drives the Turlington circuit of the transistors Q25 and Q26 via the current mirrors of the transistors Q16 and Q17. Also, the transistor Q24, which is turned on / off by the control signal input to the R / P terminal, turns on / off the transistors Q25 and Q26, and the transistor Q23 passes through the current mirror composed of the diode Q27 and the transistor Q28. ON / OFF control.
再生時はトランジスタQ7のベース電位がトランジスタ
Q1のベース電位よりも数百mV程度高く設定されていれ
ば、トランジスタQ5はカットオフしてトランジスタQ11
のコレクタを流れる電流I3は全てトランジスタQ6に流れ
て抵抗Rの電圧降下が大きくなり、差動アンプのトラン
ジスタQ14、Q15のベース電位はVB(Q14)<VB(Q15)
となり、トランジスタQ14はオフする。これにより、ト
ランジスタQ16、Q17がオフし、トランジスタQ25、Q26も
オフする。R/P端子はLレベルになっていることからト
ランジスタQ23はオフしており、ダイオードQ27、トラン
ジスタQ28、Q29もオフ状態にある。During playback, the base potential of transistor Q7 is a transistor
If it is set several hundred mV higher than the base potential of Q1, transistor Q5 will be cut off and transistor Q11 will be cut off.
All the current I3 flowing through the collector of the transistor Q6 flows to the transistor Q6 and the voltage drop across the resistor R becomes large, and the base potentials of the transistors Q14 and Q15 of the differential amplifier are VB (Q14) <VB (Q15).
And transistor Q14 turns off. As a result, the transistors Q16 and Q17 are turned off, and the transistors Q25 and Q26 are also turned off. Since the R / P terminal is at the L level, the transistor Q23 is off, and the diode Q27 and the transistors Q28 and Q29 are also off.
記録時はR/P端子がHレベルになっているので、トラ
ンジスタQ23、Q24はオンする。これにより、トランジス
タQ17のコレクタ電流の有無に関係なくトランジスタQ2
5、Q26はオフしている。また、トランジスタQ23がオン
であることからダイオードQ27、トランジスタQ28、Q29
もオンして、トランジスタQ26がオフであるこに併せて
トランジスタQ1のエミッタ電位をVcc−VCE(Q28(SA
T))−VBE(Q29)の値に引き上げている。Since the R / P terminal is at the H level during recording, the transistors Q23 and Q24 are turned on. This allows transistor Q2 to be used with or without the collector current of transistor Q17.
5, Q26 is off. Further, since the transistor Q23 is on, the diode Q27, the transistors Q28, Q29
When the transistor Q26 is turned off, the emitter potential of the transistor Q1 is changed to Vcc-VCE (Q28 (SA
T))-VBE (Q29).
記録から再生に切り換えると、R/P端子はH→Lレベ
ルになるのでとトランジスタQ23はオフし、これによ
り、トランジスタQ27、トランジスタQ28、Q29もオフす
る。切り換えた瞬間はコンデンサC2の電荷によりトラン
ジスタQ1のエミッタ電位は高いままのため、VB(Q5)
>VB(Q6)となり、トランジスタQ6には電流が流れな
いのでVB(Q14)>VB(Q15)となり、トランジスタQ1
4はオンしてトランジスタQ16、Q17もオンになる。この
とき、R/P端子はLレベルになっているのでトランジス
タQ23はオフしている。これにより、トランジスタQ25、
Q26はオンとなりコンデンサC2の急速放電を行いトラン
ジスタQ1のエミッタ電位は速やかに低下する。トランジ
スタQ1のエミッタ電位が低下してトランジスタQ5のエミ
ッタ電位がトランジスタQ6のベースよりも低くなるとト
ランジスタQ6に電流が流れ、VB(Q14)<VB(Q15)と
なり、トランジスタQ14はオフし、トランジスタQ16、Q1
7もオフする。したがって、トランジスタQ25、Q26はオ
フする。このとき、トランジスタQ1のエミッタ電位は定
常電圧よりも数百mV高いだけのため、あとはトランジス
タQ9に流れる定電流I1だけでもさほど時間もかからずに
トランジスタQ1のエミッタ電位は定常電位に達すること
ができる。このように、この実施例においても記録状態
から再生状態に速やかに移ることができる。When switching from recording to reproduction, the R / P terminal goes from the H level to the L level, so that the transistor Q23 is turned off, which also turns off the transistor Q27, the transistors Q28, and Q29. At the moment of switching, the emitter potential of transistor Q1 remains high due to the charge of capacitor C2, so VB (Q5)
> VB (Q6) and no current flows in transistor Q6, so VB (Q14)> VB (Q15) and transistor Q1
4 turns on and transistors Q16 and Q17 also turn on. At this time, since the R / P terminal is at the L level, the transistor Q23 is off. This allows the transistor Q25,
Q26 turns on, the capacitor C2 discharges rapidly, and the emitter potential of the transistor Q1 drops rapidly. When the emitter potential of the transistor Q1 decreases and the emitter potential of the transistor Q5 becomes lower than the base of the transistor Q6, current flows in the transistor Q6, VB (Q14) <VB (Q15), the transistor Q14 turns off, and the transistor Q16, Q1
7 is also turned off. Therefore, the transistors Q25 and Q26 are turned off. At this time, the emitter potential of the transistor Q1 is only several hundred mV higher than the steady state voltage, so the emitter potential of the transistor Q1 can reach the steady state potential only in a short time with the constant current I1 flowing in the transistor Q9. You can Thus, also in this embodiment, it is possible to quickly shift from the recording state to the reproducing state.
第6図はこの発明の第6の実施例を示すものである。
記録アンプおよび再生系の信号を増幅する経路は第4図
と同じであり、異なるのはトランジスタQ1のエミッタ電
位の検出手段だけである。トランジスタQ1のエミッタは
エミッタが基準電位V1に接続されるトランジスタQのベ
ースに接続され、トランジスタQ5のコレクタは負荷抵抗
R6を介して電源Vccに接続されるとともに、エミッタ・
ホロワトランジスタQ6のベースにつながっている。トラ
ンジスタQ6のエミッタは非反転入力+が基準電位V2に接
続された差動アンプA1の反転入力−に接続されており、
下側の電源Vccに接続された以外の回路は第4図と全く
同じである。FIG. 6 shows a sixth embodiment of the present invention.
The paths for amplifying the signals of the recording amplifier and the reproduction system are the same as those in FIG. 4, and the only difference is the means for detecting the emitter potential of the transistor Q1. The emitter of the transistor Q1 is connected to the base of the transistor Q whose emitter is connected to the reference potential V1, and the collector of the transistor Q5 is a load resistor.
It is connected to the power supply Vcc via R6 and
It is connected to the base of the follower transistor Q6. The emitter of the transistor Q6 is connected to the inverting input − of the differential amplifier A1 whose non-inverting input + is connected to the reference potential V2,
The circuit is the same as that of FIG. 4 except that it is connected to the lower power supply Vcc.
再生時の動作は、スイッチS1はP側になっているの
で、記録アンプArecは非動作状態になっている。スイッ
チS2、S3もP側になっているので、再生系は動作状態に
なっている。基準電位V1がトランジスタQ1のベース電位
よりも1V程度(2×VBE−数百mV)低く設定されていれ
ば、トランジスタQ5はカットオフして電流は流れないの
で、抵抗R6の電圧降下は0で差動アンプA1の反転入力−
の電圧は基準電位V2より高くなっている。すると、差動
アンプA1の出力レベルはLレベルになり、トランジスタ
Q8のON/OFFによらずトランジスタQ9はオフしている。In the reproducing operation, the switch S1 is on the P side, so that the recording amplifier Arec is in the non-operating state. Since the switches S2 and S3 are also on the P side, the reproducing system is in operation. If the reference potential V1 is set lower than the base potential of the transistor Q1 by about 1V (2 × VBE−several hundred mV), the transistor Q5 cuts off and no current flows, so the voltage drop of the resistor R6 is 0. Inverting input of differential amplifier A1 −
Is higher than the reference potential V2. Then, the output level of the differential amplifier A1 becomes L level, and the transistor
The transistor Q9 is off regardless of the ON / OFF state of Q8.
記録時はスイッチS2がR側にあることからトランジス
タQ10がダイオードとして働き、トランジスタQ1のエミ
ッタ電位を引き上げるが、VE(Q1)−V1が0.7V(VB
E)よりも高くなると、トランジスタQ5はオンして抵抗R
5の電圧降下が大きくなる。差動アンプA1の反転入力−
の電圧は非反転入力+電圧(V2)よりも低くなるので、
差動アンプA1の出力はHレベルとなりトランジスタQ9を
オンしようとするが、スイッチS3がR側になっているの
で、トランジスタQ8はオン、トランジスタQ9はオフとな
る。Since the switch S2 is on the R side during recording, the transistor Q10 acts as a diode to raise the emitter potential of the transistor Q1, but VE (Q1) -V1 is 0.7V (VB
E), transistor Q5 turns on and the resistance R
The voltage drop of 5 becomes large. Inverting input of differential amplifier A1 −
Since the voltage of is lower than the non-inverting input + voltage (V2),
The output of the differential amplifier A1 goes high and tries to turn on the transistor Q9, but since the switch S3 is on the R side, the transistor Q8 is on and the transistor Q9 is off.
記録から再生に切り換えたときは、スイッチS1はP側
になり記録アンプArecは非動作状態となり、同時にスイ
ッチS2もP側になるのでトランジスタQ10はオフする。
この瞬間はトランジスタQ1のエミッタ電位はコンデンサ
C2の電荷により高い状態であり、トランジスタQ5はオン
し、抵抗R5の電圧降下も大きくなっている。このとき、
差動アンプA1の反転入力−の電圧は非暗転入力+の電圧
(V2)よりも低い状態となる。差動アンプA1の出力はH
レベルでトランジスタQ9はオンしようとし、スイッチS3
もP側にあることからトランジスタQ8がオフし、トラン
ジスタQ9はそのままオンし、そのコレクタ電流でコンデ
ンサC2を急速に放電し、トランジスタQ1のエミッタは速
やかに低下する。トランジスタQ1のエミツタがVE(Q
1)−V1が0.7Vより小さくなるとトランジスタQ5はオフ
し、抵抗R5の電圧降下は0となる。反転入力−の電圧が
基準電圧V2より高くなり、差動アンプA1の出力はLレベ
ルとなりトランジスタQ10をオフして急速放電を止め
る。このとき、トランジスタQ1のエミッタ電位は定常電
圧よりも数百mV高いだけであり、あとは定電流I1の電流
だけでもそれほど時間もかからずにトランジスタQ1のエ
ミッタ電位は定常電位に達することができる。以上のよ
うにこの実施例においても記録から再生の状態に速やか
に移ることができる。When switching from recording to reproduction, the switch S1 is on the P side and the recording amplifier Arec is in the non-operating state, and at the same time, the switch S2 is also on the P side, so that the transistor Q10 is turned off.
At this moment, the emitter potential of the transistor Q1 is the capacitor
The state is high due to the charge of C2, the transistor Q5 is turned on, and the voltage drop across the resistor R5 is also large. At this time,
The voltage of the inverting input − of the differential amplifier A1 is lower than the voltage (V2) of the non-dark input +. The output of the differential amplifier A1 is H
At the level transistor Q9 tries to turn on and switch S3
Since it is also on the P side, the transistor Q8 is turned off, the transistor Q9 is turned on as it is, the capacitor C2 is rapidly discharged by its collector current, and the emitter of the transistor Q1 is rapidly lowered. The emitter of the transistor Q1 is VE (Q
1) When -V1 becomes smaller than 0.7V, the transistor Q5 turns off and the voltage drop across the resistor R5 becomes zero. The voltage of the inverting input-becomes higher than the reference voltage V2, the output of the differential amplifier A1 becomes L level, and the transistor Q10 is turned off to stop the rapid discharge. At this time, the emitter potential of the transistor Q1 is only several hundred mV higher than the steady-state voltage, and then the emitter potential of the transistor Q1 can reach the steady-state potential with the constant current I1 alone in less time. . As described above, also in this embodiment, it is possible to quickly shift from the recording state to the reproducing state.
第7図はこの発明の第7の実施例を示すものである。
記録アンプおよび再生系の信号を増幅する経路は第4図
と同様であり、異なるところはトランジスタQ1のエミッ
タ電位の検出手段である。トランジスタQ1のエミッタ
は、エミッタが逆極性のトランジスタQ6のエミッタに接
続されたトランジスタQ5のエミッタにつながり、トラン
ジスタQ6のコレクタは負荷抵抗R8を介して接地されてい
るとともに、差動アンプA1の反転入力−に、差動アンプ
A1の非反転入力+は基準電位V1にそれぞれ接続されてい
る。差動アンプA1の出力はトランジスタQ12のベース
に、トランジスタQ12のエミッタはトランジスタQ1のエ
ミッタにそれぞれ接続されている。FIG. 7 shows a seventh embodiment of the present invention.
The paths for amplifying the signals of the recording amplifier and the reproduction system are the same as those in FIG. 4, except for the emitter potential detecting means of the transistor Q1. The emitter of the transistor Q1 is connected to the emitter of the transistor Q5 whose emitter is connected to the emitter of the transistor Q6 of opposite polarity, the collector of the transistor Q6 is grounded via the load resistor R8, and the inverting input of the differential amplifier A1. −, Differential amplifier
The non-inverting input + of A1 is connected to the reference potential V1. The output of the differential amplifier A1 is connected to the base of the transistor Q12, and the emitter of the transistor Q12 is connected to the emitter of the transistor Q1.
再生時は、スイッチS2、S3もP側になり再生系は動作
状態になっている。ダイオードQ7のアノード側電位がト
ランジスタQ1のベース電位よりも数百mV高く設定されて
いれば、トランジスタQ5、Q6はカットオフし電流は流れ
ず、抵抗R8の電圧降下はなく、差動アンプA1の反転入力
−の電圧は基準電圧V1よりも低くなっている。このた
め、差動アンプA1の出力はHレベルになりトランジスタ
Q12のベース電位を上に上げるためトランジスタQ12はオ
フし、等価的にトランジスタQ12はコンデンサC2につな
がっていないことと同じになる。During reproduction, the switches S2 and S3 are also on the P side, and the reproduction system is operating. If the anode potential of the diode Q7 is set several hundred mV higher than the base potential of the transistor Q1, the transistors Q5 and Q6 will be cut off and no current will flow, there will be no voltage drop across the resistor R8 and the differential amplifier A1 The voltage of the inverting input-is lower than the reference voltage V1. Therefore, the output of the differential amplifier A1 becomes H level and the transistor
Since the base potential of Q12 is raised, the transistor Q12 is turned off, which is equivalent to the fact that the transistor Q12 is not connected to the capacitor C2.
記録時はスイッチS2がR側になっているので定電流源
I1の定電流I1がコンデンサC2に流れ込む。このとき、定
電流源I2の定電流I2との関係をI1>I2に設定する必要が
ある。これにより、トランジスタQ1のエミッタ電位を引
き上げるが、VE(Q1)−VB(Q6)が1.4V(2×VBE)
よりも高くなると、トランジスタQ5、Q6はオンして抵抗
R8の電圧降下は大きくする。すると差動アンプA1の反転
入力−の電圧は非反転入力+の電圧(V1)よりも高くな
るが、スイッチS3がR側になっていることから差動アン
プA1は入力の状態に関係なく非動作状態にある。差動ア
ンプA1の出力はハイインピーダンス(Hレベルでもよ
い。)でトランジスタQ2はオフしたままの状態を保持す
る。When recording, switch S2 is on the R side, so a constant current source
The constant current I1 of I1 flows into the capacitor C2. At this time, the relation with the constant current I2 of the constant current source I2 needs to be set to I1> I2. This raises the emitter potential of the transistor Q1, but VE (Q1) -VB (Q6) is 1.4V (2 x VBE).
Higher than, transistors Q5 and Q6 turn on and resistance
Increase the voltage drop across R8. Then, the voltage of the inverting input − of the differential amplifier A1 becomes higher than the voltage (V1) of the non-inverting input +, but since the switch S3 is on the R side, the differential amplifier A1 is not affected by the input state. It is in operation. The output of the differential amplifier A1 has a high impedance (it may be at H level), and the transistor Q2 maintains the OFF state.
記録から再生に切り換えたときには、スイッチS1はP
側になり記録アンプArecは非動作状態になり、同時にス
ッチS2もP側になるので、定電流源I1の定電流はコンデ
ンサC2に流れ込まなくなる。この瞬間はトランジスタQ1
のエミッタ電位はコンデンサC2の電荷によりまだ高い状
態にあり、トランジスタQ5、Q6はオンして抵抗R8の電圧
降下も大きくなっている。したがって、差動アンプA1の
反転入力−の電圧は非反転入力+の電圧(V1)よりも高
く、またスイッチS3はP側で差動アンプA1は動作状態で
あることから、差動アンプA1の出力はLレベルでトラン
ジスタQ12はエミッタ・ホロワとして働き、トランジス
タQ1のエミッタ電位は速やかに低下する。このエミッタ
電位が低下してVE(Q1)−VB(Q6)が1.4V(2×VB
E)よりも小さくなるとトランジスタQ5、Q6はオフし、
抵抗R28の電圧降下は0になる。すると、差動アンプA1
の反転入力−の電圧は非反転入力+の電圧(V1)よりも
低くなり、差動アンプA1の出力は上に行きトランジスタ
Q12はカットオフする。このとき、トランジスタQ1のエ
ミッタ電位は定常電圧よりも数百mV高いだけのため、あ
とは、定電流源I2だけでもそれほどは時間はかからずに
トランジスタQ1のエミッタ電位は定常電圧に達すること
ができる。このように、この実施例は記録から再生の状
態に速やかに移ることができる。When switching from recording to playback, switch S1 is set to P
Since the recording amplifier Arec is in the non-operating state and the switch S2 is also in the P side at the same time, the constant current of the constant current source I1 does not flow into the capacitor C2. This moment the transistor Q1
The emitter potential of is still high due to the charge of the capacitor C2, the transistors Q5 and Q6 are turned on, and the voltage drop of the resistor R8 is also large. Therefore, the voltage of the inverting input − of the differential amplifier A1 is higher than the voltage (V1) of the non-inverting input +, and the switch S3 is on the P side and the differential amplifier A1 is in the operating state. The output is at the L level, the transistor Q12 acts as an emitter follower, and the emitter potential of the transistor Q1 rapidly drops. This emitter potential decreases and VE (Q1) -VB (Q6) is 1.4V (2 x VB
When it becomes smaller than E), transistors Q5 and Q6 turn off,
The voltage drop across the resistor R28 becomes zero. Then the differential amplifier A1
The voltage at the inverting input of − becomes lower than the voltage at the non-inverting input + (V1), the output of the differential amplifier A1 goes up, and
Q12 is cut off. At this time, since the emitter potential of the transistor Q1 is only several hundred mV higher than the steady voltage, the constant current source I2 alone can reach the steady voltage of the emitter potential of the transistor Q1 in a short time. it can. In this way, this embodiment can quickly shift from recording to playback.
第8図はこの発明の第8の実施例を示すものである。
なお、ここでは第5図に示す実施例と同様記録アンプ、
磁気ヘッドは省略している。実際に信号を増幅する部分
はこれまでの回路と変らず、切り換えに関する部分の回
路だけが異なる。トランジスタQ6、Q7およびトランジス
タQ14、Q15は共にエミッタが互いに接続された逆極性の
トランジスタで、コンプリメンタリ差動アンプを形成し
ており、電圧の比較検出に使っている。FIG. 8 shows an eighth embodiment of the present invention.
Incidentally, here, a recording amplifier similar to the embodiment shown in FIG.
The magnetic head is omitted. The part that actually amplifies the signal is the same as the circuit up to now, and only the part related to switching is different. Transistors Q6 and Q7 and transistors Q14 and Q15 are transistors of opposite polarities whose emitters are connected to each other and form a complementary differential amplifier, which is used for voltage comparison and detection.
再生時は、トランジスタQ6のベース電位がトランジス
タQ1のベース電位よりも1V程度(VBE+数百mV)高く設
定されていれば、トランジスタQ6、Q7はカットオフして
抵抗R5の電圧降下=0となり、トランジスタQ8のエミッ
タ電位はVcc−VBE(Q8)となる。一方、トランジスタQ
15のベース電位はVcc(vR15+VBE+VF(Q16)+VF
(Q17))である。At the time of reproduction, if the base potential of the transistor Q6 is set higher than the base potential of the transistor Q1 by about 1 V (VBE + several hundred mV), the transistors Q6 and Q7 are cut off and the voltage drop of the resistor R5 becomes 0, The emitter potential of the transistor Q8 becomes Vcc-VBE (Q8). On the other hand, transistor Q
The base potential of 15 is Vcc (vR15 + VBE + VF (Q16) + VF)
(Q17)).
ここで、抵抗R15の電圧降下が数百mV以上であれば、
トランジスタQ14、Q15はオフになる。トランジスタQ15
がオフしているので、トランジスタQ29はオフのままで
ある。R/P端子はLレベルになっているので、トランジ
スタQ25はオフしており、トランジスタQ19の電流はトラ
ンジスタQ26に流れ込み、トランジスタQ27にもこの電流
は流れ、トランジスタQ20をオフさせ、トランジスタQ21
もオフとなる。Here, if the voltage drop of the resistor R15 is several hundred mV or more,
The transistors Q14 and Q15 are turned off. Transistor Q15
Is off, transistor Q29 remains off. Since the R / P terminal is at the L level, the transistor Q25 is off, the current of the transistor Q19 flows into the transistor Q26, and this current also flows into the transistor Q27, turning off the transistor Q20 and turning off the transistor Q21.
Will also be off.
記録時はR/P端子がHレベルになっているので、トラ
ンジスタQ24、Q25はオンする。トランジスタQ24がオン
であることにより、トランジスタQ15の電流の有無によ
らず、トランジスタQ29はオフしている。また、トラン
ジスタQ25がオンであることにより、ダイオードQ26、ト
ランジスタQ27がオフして、トランジスタQ20の電流が流
れトランジスタQ21をオンさせ、トランジスタQ29がオフ
であることと併せてトランジスタQ1のエミッタ電位を上
に引き上げている。Since the R / P terminal is at the H level during recording, the transistors Q24 and Q25 are turned on. Since the transistor Q24 is on, the transistor Q29 is off regardless of the presence / absence of current in the transistor Q15. Further, since the transistor Q25 is turned on, the diode Q26 and the transistor Q27 are turned off, the current of the transistor Q20 flows, the transistor Q21 is turned on, and the transistor Q29 is turned off. Have been raised to.
記録から再生に切り換えると、R/P端子はH→Lレベ
ルになるのでトランジスタQ25はオフする。これによ
り、トランジスタQ26、Q27はオンし、トランジスタQ2
0、Q21はオフする。ところで、切り換えた瞬間はコンデ
ンサC2の電荷によりトランジスタQ1のエミッタ電位は高
いままであることからトランジスタQ6、Q7はオフしてい
る。これにより、トランジスタQ14、Q15はオンし、トラ
ンジスタQ24はオフなので、トランジスタQ29はオンとな
り、コンデンサC2の急速放電を行い、トランジスタQ1の
エミッタ電位を速やかに低下させる。トランジスタQ1の
ベース電位が下がるとトランジスタQ6、Q7がオンし、抵
抗R5の電圧降下でトランジスタQ8のエミッタ電位が下が
り、トランジスタQ14、Q15をオフ、トランジスタQ29を
オフして急速放電を停止する。このとき、トランジスタ
Q1のエミッタ電位は定常電圧よりも数百mV高いだけであ
るため、あとはトランジスタQ10の定電流だけでもさほ
ど時間もかからずにトランジスタQ1のエミッタ電位は定
常電位に達することができる。このようにして、記録か
ら再生状態への切り換えが速やかにできる。When recording is switched to reproduction, the R / P terminal goes from the H level to the L level, so that the transistor Q25 is turned off. As a result, the transistors Q26 and Q27 are turned on, and the transistor Q2
0 and Q21 are turned off. By the way, at the moment of switching, since the emitter potential of the transistor Q1 remains high due to the charge of the capacitor C2, the transistors Q6 and Q7 are off. As a result, the transistors Q14 and Q15 are turned on, and the transistor Q24 is turned off, so that the transistor Q29 is turned on, the capacitor C2 is rapidly discharged, and the emitter potential of the transistor Q1 is rapidly lowered. When the base potential of the transistor Q1 drops, the transistors Q6 and Q7 turn on, the voltage drop of the resistor R5 lowers the emitter potential of the transistor Q8, turns off the transistors Q14 and Q15, and turns off the transistor Q29 to stop the rapid discharge. At this time, the transistor
Since the emitter potential of Q1 is only several hundred mV higher than the steady voltage, the constant potential of the transistor Q10 can reach the steady potential of the transistor Q1 in a short time. In this way, it is possible to quickly switch from recording to reproduction.
第9図はこの発明の第9の実施例を示すものである。
なお、第5図と同様に記録アンプと磁気ヘッドは省略し
ている。実際に信号を増幅する部分はこれまでの回路と
変わらず、ここでも切り換えに関する部分の回路だけが
異なる。つまり、トランジスタQ1のエミッタはトランジ
スタQ5の電流制限抵抗R6を介してトランジスタQ5のエミ
ッタにも接続されており、トランジスタQ6のコレクタは
差動アンプを形成するトランジスタQ14、Q15のトランジ
スタQ14のベースに接続されていて、この差動アンプQ1
4、Q15の出力がコンデンサC2を放電するようにされてい
る。FIG. 9 shows a ninth embodiment of the present invention.
Incidentally, the recording amplifier and the magnetic head are omitted as in FIG. The part that actually amplifies the signal is the same as the circuit up to now, and only the circuit related to switching is different here. That is, the emitter of the transistor Q1 is also connected to the emitter of the transistor Q5 via the current limiting resistor R6 of the transistor Q5, and the collector of the transistor Q6 is connected to the bases of the transistors Q14 and Q15 forming the differential amplifier. And this differential amplifier Q1
4, The output of Q15 is designed to discharge capacitor C2.
再生時はトランジスタQ5のベース電位がトランジスタ
Q1のベース電位よりも数百mV程度高く設定されていれ
ば、トランジスタQ5はオンして抵抗R5の電圧降下により
VB(Q15)>VB(Q14)となるので、トランジスタQ21
の電流は全てトランジスタQ15に流れ、トランジスタQ14
はオフする。したがって、ダイオードQ16、トランジス
タQ17、ダイオードQ25、トランジスタQ26もオフのまま
である。なお、R/P端子はLレベルになっているので、
トランジスタQ22はオンしており、ダイオードQ23、トラ
ンジスタQ24をオフさせ、トランジスタQ18、Q19もオフ
となる。During playback, the base potential of transistor Q5 is a transistor
If it is set higher than the base potential of Q1 by about several hundred mV, the transistor Q5 turns on and the voltage drop of the resistor R5 results in VB (Q15)> VB (Q14).
Current flows through transistor Q15 and transistor Q14
Turns off. Therefore, the diode Q16, the transistor Q17, the diode Q25, and the transistor Q26 also remain off. Since the R / P terminal is at L level,
The transistor Q22 is turned on, the diode Q23 and the transistor Q24 are turned off, and the transistors Q18 and Q19 are also turned off.
記録時はR/P端子がHレベルになっているので、トラ
ンジスタQ20はオンし、トランジスタQ8〜Q12、Q21の電
流源のラインをGNDと接地し、これらのトランジスタを
オフしてしまい再生アンプは非動作状態となる。トラン
ジスタQ22もオフするので、ダイオードQ23、トランジス
タQ24、ダイオードQ18、トランジスタQ19はオンとな
り、トランジスタQ1のエミッタ電位を引き上げる。Since the R / P terminal is at H level during recording, the transistor Q20 turns on, the current source lines of the transistors Q8 to Q12, Q21 are grounded to GND, these transistors are turned off, and the playback amplifier Inactive state. Since the transistor Q22 is also turned off, the diode Q23, the transistor Q24, the diode Q18, and the transistor Q19 are turned on, and the emitter potential of the transistor Q1 is raised.
記録から再生に切り換えると、R/P端子はH→Lレベ
ルになるのでQ8〜Q12、Q21の電流源のトランジスタは動
作するようになる。また、トランジスタQ22もオンする
ので、今後はダイオードQ23、トランジスタQ24、ダイオ
ードQ18、トランジスタQ19はオフとなり、トランジスタ
Q1のエミッタ電位を上に引き上げる働きはなくなる。と
ころで、切り換えた瞬間のトランジスタQ1のエミッタ電
位はコンデンサC2の電荷により高い状態にあり、トラン
ジスタQ5はオフしている。したがって、VB(Q15)<V
B(Q14)であり、これにより、トランジスタQ14はオン
してダイオードQ16、トランジスタQ17、ダイオードQ2
5、トランジスタQ26もオンしてコンデンサC2の電荷を急
速に放電し、トランジスタQ1のエミッタ電位は速やかに
低下する。トランジスタQ1のベース電位が下がると、ト
ランジスタQ5がオンし、抵抗R5の電圧降下でVB(Q15)
>VB(Q14)となり、トランジスタQ14をオフし、トラ
ンジスタQ26をオフして急速充電を停止する。このと
き、トランジスタQ1のエミッタ電位は定常電圧よりも数
百mV高いだけのため、あとはトランジスタQ8の定電流だ
けでもさほど時間をかけずにトランジスタQ1のエミッタ
電位は定常電位に達することができる。このようにして
記録から再生への切り換えを速やかに行うことができ
る。When recording is switched to reproduction, the R / P terminal goes from the H level to the L level, so that the current source transistors of Q8 to Q12 and Q21 are activated. In addition, since the transistor Q22 also turns on, the diode Q23, the transistor Q24, the diode Q18, and the transistor Q19 will be turned off in the future.
There is no function to raise the emitter potential of Q1. By the way, the emitter potential of the transistor Q1 at the moment of switching is high due to the charge of the capacitor C2, and the transistor Q5 is off. Therefore, VB (Q15) <V
B (Q14), which causes transistor Q14 to turn on and turn on diode Q16, transistor Q17, and diode Q2.
5. The transistor Q26 is also turned on to rapidly discharge the electric charge of the capacitor C2, and the emitter potential of the transistor Q1 rapidly drops. When the base potential of the transistor Q1 drops, the transistor Q5 turns on, and the voltage drop across the resistor R5 causes VB (Q15).
> VB (Q14), the transistor Q14 is turned off and the transistor Q26 is turned off to stop the rapid charging. At this time, since the emitter potential of the transistor Q1 is only several hundred mV higher than the steady voltage, only the constant current of the transistor Q8 can reach the steady potential of the transistor Q1 in a short time. In this way, it is possible to quickly switch from recording to reproduction.
[発明の効果] 以上記載したようにこの発明の記録再生切換回路によ
れば、記録から速やかに再生状態に移行できることから
定常状態に落着かせるまでの時間の短縮化が計れる。[Effects of the Invention] As described above, according to the recording / reproducing switching circuit of the present invention, the time from the recording to the reproducing state can be rapidly changed to the reduction to the steady state.
第1図は本発明の第1の実施例(請求項1、3に対応)
を示す回路図。 Arec……記録アンプ C1……第1のコンデンサ C2……第2のコンデンサ Q1……第1のトランジスタ Q1〜Q4、Q17、R8、R9……再生アンプ Q11〜Q14、R4〜R7……第1のコンデンサ充電回路 Q5、Q6、Q16、R16……電圧検出回路 Q7〜Q10、R10、R12……第2のコンデンサ充電回路 第2図は本発明の第2の実施例(請求項1、4に対応)
を示す回路図。 Arec……記録アンプ C1……第1のコンデンサ C2……第2のコンデンサ Q1……第1のトランジスタ Q1〜Q4、Q16、Q17、R8、R9……再生アンプ Q12〜Q15、R4〜R7……第1のコンデンサ充電回路 Q5、Q6……電圧検出回路 Q7〜Q11、R10、R12……第2のコンデンサ充電回路 第3図は本発明の第3の実施例(請求項1、6に対応)
を示す回路図。 Arec……記録アンプ C1……第1のコンデンサ C2……第2のコンデンサ Q1……第1のトランジスタ Q1〜Q4、Q14、Q15、R6、R7……再生アンプ Q9〜Q11、R4、R5……第1のコンデンサ充電回路 Q5……電圧検出回路 Q6〜Q8、R8、R9……第2のコンデンサ充電回路 第4図は本発明の第4の実施例(請求項2、3に対応)
を示す回路図。 Arec……記録アンプ C1……第1のコンデンサ C2……第2のコンデンサ Q1……第1のトランジスタ Q1〜Q4、Q8、R3、R4……再生アンプ Q11……第1のコンデンサ充電回路 Q5、Q6、R5、I3……電圧検出回路 Q9、Q10、R9……第2のコンデンサ充電回路 第5図は本発明の第5の実施例(請求項2、3に対応)
を示す回路図。 Arec……記録アンプ C1……第1のコンデンサ C2……第2のコンデンサ Q1……第1のトランジスタ Q1〜Q4、Q8、R3、R4……再生アンプ Q23、Q27〜Q29、R22、R26……第1のコンデンサ充電回
路 Q5、Q6、Q11、R5、R10……電圧検出回路 Q14〜Q17、Q21、R17、R19〜R21……比較回路 Q24〜Q26、R24、R25……第2のコンデンサ充電回路 第6図は本発明の第6の実施例(請求項2、4に対応)
を示す回路図。 Arec……記録アンプ C1……第1のコンデンサ C2……第2のコンデンサ Q1……第1のトランジスタ Q1〜Q4、Q7、R3、R4……再生アンプ Q10……第1のコンデンサ充電回路 Q5、Q6、R6、I3……電圧検出回路 A1……比較回路 Q8、Q9、R8……第2のコンデンサ充電回路 第7図は本発明の第7の実施例(請求項2、5に対応)
を示す回路図。 Arec……記録アンプ C1……第1のコンデンサ C2……第2のコンデンサ Q1……第1のトランジスタ Q1〜Q4、Q10、Q11、R3、R4……再生アンプ I1……第1のコンデンサ充電回路 Q5、Q6、R8……電圧検出回路 A1……比較回路 Q12……第2のコンデンサ充電回路 第8図は本発明の第8の実施例(請求項2、5に対応)
を示す回路図。 Arec……記録アンプ C1……第1のコンデンサ C2……第2のコンデンサ Q1……第1のトランジスタ Q1〜Q4、Q5、Q9、R3、R4……再生アンプ Q20、Q21、Q27、R17、R18……第1のコンデンサ充電回
路 Q6〜Q8、R12、R5……電圧検出回路 Q14、Q15……比較回路 Q24、Q28、Q29、R24……第2のコンデンサ充電回路 第9図は本発明の第9実施例(請求項2、6に対応)を
示す回路図。 Arec……記録アンプ C1……第1のコンデンサ C2……第2のコンデンサ Q1……第1のトランジスタ Q1〜Q4、Q6、Q7、R3、R4……再生アンプ Q18、Q19、Q22〜Q24、R20、R21……第1のコンデンサ充
電回路 Q5、R5……電圧検出回路 Q14、Q15、Q21、R19……比較回路 Q16、Q17、Q25、Q26、R15、R22……第2のコンデンサ充
電回路 第10図は従来の回路図。FIG. 1 shows a first embodiment of the present invention (corresponding to claims 1 and 3).
FIG. Arec ...... Recording amplifier C1 ...... First capacitor C2 ...... Second capacitor Q1 ...... First transistor Q1 to Q4, Q17, R8, R9 ...... Reproducing amplifier Q11 to Q14, R4 to R7 ...... First Capacitor charging circuit Q5, Q6, Q16, R16 ... Voltage detecting circuit Q7 to Q10, R10, R12 ... Second capacitor charging circuit FIG. 2 shows a second embodiment of the present invention (claims 1 and 4). Correspondence)
FIG. Arec ...... Recording amplifier C1 ...... First capacitor C2 ...... Second capacitor Q1 ...... First transistor Q1 to Q4, Q16, Q17, R8, R9 ...... Reproducing amplifier Q12 to Q15, R4 to R7 ...... First capacitor charging circuit Q5, Q6 ... Voltage detection circuit Q7 to Q11, R10, R12 ... Second capacitor charging circuit FIG. 3 shows a third embodiment of the present invention (corresponding to claims 1 and 6).
FIG. Arec ...... Recording amplifier C1 ...... First capacitor C2 ...... Second capacitor Q1 ...... First transistor Q1 to Q4, Q14, Q15, R6, R7 ...... Reproducing amplifier Q9 to Q11, R4, R5 ...... First capacitor charging circuit Q5 ... Voltage detection circuit Q6 to Q8, R8, R9 ... Second capacitor charging circuit FIG. 4 is a fourth embodiment of the present invention (corresponding to claims 2 and 3).
FIG. Arec ...... Recording amplifier C1 ...... First capacitor C2 ...... Second capacitor Q1 ...... First transistor Q1 to Q4, Q8, R3, R4 ...... Reproducing amplifier Q11 ...... First capacitor charging circuit Q5, Q6, R5, I3 ... Voltage detection circuit Q9, Q10, R9 ... Second capacitor charging circuit FIG. 5 shows a fifth embodiment of the present invention (corresponding to claims 2 and 3).
FIG. Arec ...... Recording amplifier C1 ...... First capacitor C2 ...... Second capacitor Q1 ...... First transistor Q1 to Q4, Q8, R3, R4 ...... Reproducing amplifier Q23, Q27 to Q29, R22, R26 ...... First capacitor charging circuit Q5, Q6, Q11, R5, R10 ... voltage detection circuit Q14 to Q17, Q21, R17, R19 to R21 ... comparison circuit Q24 to Q26, R24, R25 ... second capacitor charging circuit FIG. 6 shows a sixth embodiment of the present invention (corresponding to claims 2 and 4).
FIG. Arec ...... Recording amplifier C1 ...... First capacitor C2 ...... Second capacitor Q1 ...... First transistor Q1 to Q4, Q7, R3, R4 ...... Reproducing amplifier Q10 ...... First capacitor charging circuit Q5, Q6, R6, I3 ... Voltage detection circuit A1 ... Comparison circuit Q8, Q9, R8 ... Second capacitor charging circuit FIG. 7 shows a seventh embodiment of the present invention (corresponding to claims 2 and 5).
FIG. Arec ...... Recording amplifier C1 ...... First capacitor C2 ...... Second capacitor Q1 ...... First transistor Q1 to Q4, Q10, Q11, R3, R4 ...... Reproducing amplifier I1 ...... First capacitor charging circuit Q5, Q6, R8 ...... Voltage detection circuit A1 ...... Comparison circuit Q12 ...... Second capacitor charging circuit Fig. 8 shows an eighth embodiment of the present invention (corresponding to claims 2 and 5).
FIG. Arec …… Recording amplifier C1 …… First capacitor C2 …… Second capacitor Q1 …… First transistor Q1 to Q4, Q5, Q9, R3, R4 …… Reproducing amplifier Q20, Q21, Q27, R17, R18 ...... First capacitor charging circuit Q6 to Q8, R12, R5 ...... Voltage detection circuit Q14, Q15 ...... Comparison circuit Q24, Q28, Q29, R24 ...... Second capacitor charging circuit Fig. 9 shows the present invention. The circuit diagram which shows 9th Example (corresponding to Claim 2 and 6). Arec …… Recording amplifier C1 …… First capacitor C2 …… Second capacitor Q1 …… First transistor Q1 to Q4, Q6, Q7, R3, R4 …… Reproducing amplifier Q18, Q19, Q22 to Q24, R20 , R21 …… 1st capacitor charging circuit Q5, R5 …… Voltage detection circuit Q14, Q15, Q21, R19 …… Comparison circuit Q16, Q17, Q25, Q26, R15, R22 …… 2nd capacitor charging circuit 10th The figure is a conventional circuit diagram.
Claims (7)
供給する記録アンプと、 ベースを前記磁気ヘッドに第1のコンデンサを介して接
続し、エミッタを交流的に第2のコンデンサを介して接
地するとともに、定電流源を接続した第1のトランジス
タを含み、再生状態において前記磁気ヘッドの出力再生
信号を増幅する再生アンプと、 出力端子を前記第2のコンデンサに接続し、再生状態か
ら記録状態への遷移期間の間だけ動作状態となり前記第
2のコンデンサを急速充電する第1のコンデンサ充電回
路と、 第1の入力端子を前記トランジスタのエミッタに接続
し、第2の入力端子を第1の基準電位に接続した電圧検
出回路と、 この電圧検出回路の出力端子に被制御端子を接続し、自
身の出力端子を前記第2のコンデンサに接続し、記録状
態から再生状態への遷移期間の間だけ動作状態となり前
記第2のコンデンサを急速充電する第2のコンデンサ充
放電回路と からなる記録再生切換回路。1. A recording amplifier for supplying a recording current to a magnetic head in a recording state, a base is connected to the magnetic head via a first capacitor, and an emitter is AC-grounded via a second capacitor. A reproducing amplifier including a first transistor connected to a constant current source for amplifying an output reproduced signal of the magnetic head in a reproducing state, and an output terminal connected to the second capacitor to change the reproducing state to the recording state. A first capacitor charging circuit which is in an operating state only during the transition period of 1 to rapidly charge the second capacitor, a first input terminal is connected to the emitter of the transistor, and a second input terminal is a first reference. A voltage detection circuit connected to the electric potential, a controlled terminal is connected to the output terminal of the voltage detection circuit, and its own output terminal is connected to the second capacitor. A recording / reproducing switching circuit comprising a second capacitor charging / discharging circuit which is in an operating state only during a transition period from the state to the reproducing state and rapidly charges the second capacitor.
供給する記録アンプと、 ベースが前記磁気ヘッドに第1のコンデンサを介して接
続し、エミッタを交流的に第2のコンデンサを介して接
地するとともに定電流源を接続した第1のトランジスタ
を含み、再生状態において磁気ヘッドの出力再生信号を
増幅する再生アンプと、 出力を前記第1のコンデンサに接続し、記録時のみ動作
状態となる第1のコンデンサ充放電回路と、 一方の入力を前記トランジスタのエミッタに接続し、他
の入力を第1の基準電位に接続した電圧検出回路と、 一方の入力を前記電圧検出回路の出力に接続し、他方の
入力を第2の基準電位に接続した比較回路と、 被制御入力端子を前記比較回路の出力端子に接続し、自
身の出力端子を前記第2のコンデンサに接続し、記録状
態から再生状態への遷移期間の間だけ動作状態となり前
記第2のコンデンサを急速充電する第2のコンデンサ充
放電回路と からなる記録再生切換回路。2. A recording amplifier which supplies a recording current to a magnetic head in a recording state, and a base which is connected to the magnetic head through a first capacitor, and an emitter which is AC-grounded through a second capacitor. And a reproduction amplifier which includes a first transistor connected to a constant current source and which amplifies an output reproduction signal of the magnetic head in a reproduction state, and an output which is connected to the first capacitor and is in an operating state only during recording. A capacitor charging / discharging circuit, a voltage detection circuit having one input connected to the emitter of the transistor and the other input connected to a first reference potential, and one input connected to the output of the voltage detection circuit, The other input is connected to the second reference potential, the controlled input terminal is connected to the output terminal of the comparison circuit, and its own output terminal is connected to the second capacitor. And, recording reproducing switching circuit consisting of a recording state and a second capacitor discharge circuit to rapidly charge said second capacitor becomes only the operation state during the transition period to the playback state.
ジスタのエミッタに接続し、第2の入力を第1の基準電
位に接続した差動増幅回路で構成してなることを特徴と
する請求項1または2記載の記録再生切換回路。3. The voltage detection circuit is composed of a differential amplifier circuit having a first input connected to the emitter of a first transistor and a second input connected to a first reference potential. The recording / reproducing switching circuit according to claim 1 or 2.
タのエミッタに接続し、エミッタを第1の基準電位に接
続し、コレクタから出力を取出す第2のトランスタから
構成してなることを特徴とする請求項1または2記載の
記録再生切換回路。4. A voltage detecting circuit comprising a second transformer having a base connected to an emitter of a first transistor, an emitter connected to a first reference potential, and an output from a collector. The recording / reproducing switching circuit according to claim 1 or 2.
タのエミッタに接続した第3のトランジスタおよびベー
スを第1の基準電位に接続し、エミッタを前記第3のト
ランジスタのエミッタに接続し、コレクタから出力を取
り出す前記第3のトランジスタとは逆極性の第4のトラ
ンジスタから構成してなることを特徴とする請求項1ま
たは2記載の記録再生切換回路。5. A voltage detection circuit comprising a third transistor having a base connected to the emitter of the first transistor and a base connected to a first reference potential, an emitter connected to the emitter of the third transistor, and a collector. 3. The recording / reproducing switching circuit according to claim 1, wherein the recording / reproducing switching circuit comprises a fourth transistor having a polarity opposite to that of the third transistor for extracting an output from the third transistor.
スタのエミッタに接続し、ベースを第1の基準電位に接
続し、コレクタから出力を取出す第5のトランジスタか
ら構成してなることを特徴とする請求項1または2記載
の記録再生切換回路。6. The voltage detection circuit comprises a fifth transistor having an emitter connected to the emitter of the first transistor, a base connected to a first reference potential, and an output from the collector. The recording / reproducing switching circuit according to claim 1 or 2.
供給する記録アンプと、 ベースを前記磁気ヘッドに第1のコンデンサを介して接
続し、エミッタを交流的に第2のコンデンサを介して接
地するとともに、定電流源を接続した第1のトランジス
タを含み、再生状態において前記磁気ヘッドの出力再生
信号を増幅する再生アンプと、 前記第1のトランジスタのエミッタに接続され、記録状
態および再生状態を検出する電圧検出回路と、 前記第2のコンデンサに接続され、外部からの記録再生
切換信号に応じて再生状態から記録状態への遷移期間の
間だけ動作状態となり前記第2のコンデンサを急速充電
する第1のコンデンサ充放電回路と、 前記第2のコンデンサに接続され、前記電圧検出回路の
出力と前記記録再生切換信号に応じて記録状態から再生
状態への遷移期間の間だけ動作状態となり前記第2のコ
ンデンサを急速充電する第2のコンデンサ充放電回路と からなる記録再生切換回路。7. A recording amplifier for supplying a recording current to a magnetic head in a recording state, a base is connected to the magnetic head via a first capacitor, and an emitter is grounded AC via a second capacitor. A reproducing amplifier, which includes a first transistor connected to a constant current source, amplifies an output reproduced signal of the magnetic head in a reproducing state, and a reproducing amplifier connected to an emitter of the first transistor to detect a recording state and a reproducing state. Connected to the second capacitor and a voltage detection circuit for operating a transition from a reproducing state to a recording state in response to a recording / reproducing switching signal from the outside to activate the second capacitor to rapidly charge the second capacitor. No. 1 capacitor charging / discharging circuit and the second capacitor are connected to record according to the output of the voltage detecting circuit and the recording / reproducing switching signal. A recording / reproducing switching circuit comprising a second capacitor charging / discharging circuit which is in an operating state only during a transition period from the state to the reproducing state and rapidly charges the second capacitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19846089A JP2672664B2 (en) | 1989-07-31 | 1989-07-31 | Recording / playback switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19846089A JP2672664B2 (en) | 1989-07-31 | 1989-07-31 | Recording / playback switching circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0362301A JPH0362301A (en) | 1991-03-18 |
| JP2672664B2 true JP2672664B2 (en) | 1997-11-05 |
Family
ID=16391477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19846089A Expired - Fee Related JP2672664B2 (en) | 1989-07-31 | 1989-07-31 | Recording / playback switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2672664B2 (en) |
-
1989
- 1989-07-31 JP JP19846089A patent/JP2672664B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0362301A (en) | 1991-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2749729B2 (en) | Magnetic recording / reproducing circuit | |
| US4879610A (en) | Protective circuit for a magnetoresistive element | |
| EP0805437B1 (en) | Reproducing circuit for a magnetic head | |
| US4631419A (en) | Transistor switch and driver circuit | |
| NL193415C (en) | Amplifier for controlling a coil of a magnetic head. | |
| JP2672664B2 (en) | Recording / playback switching circuit | |
| US4868691A (en) | Recording or reproducing apparatus | |
| JPH0787008B2 (en) | Recording / playback switching circuit | |
| US4462000A (en) | Amplifier comprising means for eliminating direct voltage transients on the amplifier output | |
| US5012356A (en) | Switching circuit | |
| US4423442A (en) | Tape recorder utilizing an integrated circuit | |
| US6594097B1 (en) | Reproduction amplifier circuit of hard disk drive | |
| JPH0320931Y2 (en) | ||
| JPS599446Y2 (en) | Muting control signal generation circuit | |
| KR910005774Y1 (en) | Control signal amplification reproduction circuit | |
| KR200158912Y1 (en) | Audio signal protecting circuit | |
| JPH039380Y2 (en) | ||
| JP2769048B2 (en) | Read / write amplifier | |
| JP3033696B2 (en) | Recording amplifier circuit | |
| KR910004667Y1 (en) | VCR regenerative control signal correction circuit | |
| JP3170936B2 (en) | Reproducing circuit for magnetic head | |
| JPH0548293Y2 (en) | ||
| JP2583356B2 (en) | Switching circuit between magnetic disk read circuit and write circuit | |
| KR900010750Y1 (en) | Switching control circuit for tape function selection of double deck cassette | |
| JP3327408B2 (en) | Power supply for laser |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |