JP2675201B2 - Light control device - Google Patents
Light control deviceInfo
- Publication number
- JP2675201B2 JP2675201B2 JP3060478A JP6047891A JP2675201B2 JP 2675201 B2 JP2675201 B2 JP 2675201B2 JP 3060478 A JP3060478 A JP 3060478A JP 6047891 A JP6047891 A JP 6047891A JP 2675201 B2 JP2675201 B2 JP 2675201B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- phase angle
- control
- dimming level
- lighting load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005286 illumination Methods 0.000 claims description 7
- 241000282414 Homo sapiens Species 0.000 claims 1
- 238000000034 method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 5
- 230000002457 bidirectional effect Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection
Landscapes
- Circuit Arrangement For Electric Light Sources In General (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、照明負荷の調光レベル
を連続的に変化させるための装置、特に家庭用などの低
価格、小形の調光装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device for continuously changing the dimming level of a lighting load, and more particularly to a low-priced, small dimming device for household use.
【0002】[0002]
【従来の技術】従来からの調光装置の電気的な構成を図
7に示す。交流電源1からの電力は、照明灯などの照明
負荷2に与えられる。この電力は、交流電源1および照
明負荷2と閉ループを形成する双方向性3端子サイリス
タなどのスイッチング素子3によって位相制御される。
照明負荷2が所望の明るさとなるように位相制御すべき
調光レベルは、入力手段4によって与えられる。制御手
段5は、交流電源1の出力電圧のゼロクロス点を検出す
るゼロクロス点検出手段6からの出力に応答し、交流電
源1の各半周期毎に調光レベルに応じたトリガタイミン
グで、スイッチング素子3のトリガ制御を繰返す。デジ
タル制御により位相制御を行うため、基準クロック回路
7から発生されるクロック信号は、計数手段8によって
計数される。計数手段8には、制御手段5によって調光
レベルに対応した計数値が設定される。この計数値に達
すると、トリガ駆動手段9を介してスイッチング素子3
が駆動される。2. Description of the Related Art FIG. 7 shows an electrical structure of a conventional light control device. Electric power from the AC power supply 1 is given to a lighting load 2 such as a lighting lamp. The phase of this electric power is controlled by a switching element 3 such as a bidirectional three-terminal thyristor that forms a closed loop with the AC power supply 1 and the lighting load 2.
The dimming level to be phase-controlled so that the lighting load 2 has a desired brightness is given by the input means 4. The control means 5 responds to the output from the zero-cross point detecting means 6 that detects the zero-cross point of the output voltage of the AC power supply 1, and switches the switching element at a trigger timing according to the dimming level for each half cycle of the AC power supply 1. Repeat 3 trigger control. Since the phase control is performed by digital control, the clock signal generated from the reference clock circuit 7 is counted by the counting means 8. The count value corresponding to the dimming level is set in the counting means 8 by the control means 5. When this count value is reached, the switching element 3 is driven through the trigger driving means 9.
Is driven.
【0003】図8は、図7図示の構成による動作を説明
するための波形図である。図8(1)は交流電源1の出
力電圧の変化に対して、スイッチング素子3が位相制御
される状態を示す。交流電源1の1周期Wの半周期であ
る、各半サイクル1/2W毎に、スイッチング素子3は
破線を施して示すような区間だけ導通するように位相制
御される。FIG. 8 is a waveform diagram for explaining the operation of the configuration shown in FIG. FIG. 8 (1) shows a state in which the switching element 3 is phase-controlled with respect to a change in the output voltage of the AC power supply 1. The phase of the switching element 3 is controlled so that the switching element 3 conducts only for each half cycle ½ W, which is a half cycle of one cycle W of the AC power supply 1.
【0004】図8(2)はゼロクロス点t10,t2
0,t30とトリガタイミングT1s,T2sとの関係
を示す。図8(3)は、基準クロック信号を示し、ゼロ
クロス点t10からN1個計数した時点がトリガタイミ
ングT1sであることを示す。フェード制御などにおい
ては、交流電源1の各半周期毎に、トリガタイミングT
1s,T2sを連続的に変化させることによって、照明
負荷2の明るさを連続的に変化させる。FIG. 8 (2) shows zero-cross points t10 and t2.
The relationship between 0, t30 and the trigger timings T1s, T2s is shown. FIG. 8C shows the reference clock signal, and indicates that the time point when N1 pieces have been counted from the zero-cross point t10 is the trigger timing T1s. In the fade control or the like, the trigger timing T is set every half cycle of the AC power supply 1.
The brightness of the lighting load 2 is continuously changed by continuously changing 1s and T2s.
【0005】従来からの調光装置においては、調光レベ
ルをきめ細かく設定するためには、交流電源1の各半サ
イクルに対して、基準クロック信号を細かく発生させる
必要がある。たとえば、交流電源1の周波数が50Hz
/60Hzのときの、10m秒、8.3m秒である半サ
イクル周期に対して、数10μ秒の周期の基準クロック
信号が必要である。In the conventional dimming device, in order to finely set the dimming level, it is necessary to finely generate the reference clock signal for each half cycle of the AC power supply 1. For example, the frequency of the AC power supply 1 is 50 Hz
For a half cycle period of 10 ms and 8.3 ms at / 60 Hz, a reference clock signal with a period of several tens of microseconds is required.
【0006】図7図示の従来からの調光装置において
は、そのような基準クロック信号を計数するため、大き
なビット数、たとえば8ビット以上の計数手段および制
御部を必要とする。なぜなら、50μ秒の基準クロック
信号で、交流電源1の周波数が50Hzの場合、200
カウントを計数する必要があるからである。In the conventional light control device shown in FIG. 7, in order to count such a reference clock signal, a counting means and a control unit having a large number of bits, for example 8 bits or more, are required. This is because if the frequency of the AC power supply 1 is 50 Hz with a reference clock signal of 50 μs, 200
This is because it is necessary to count the count.
【0007】調光レベルとして、数多くのレベルを必要
としない場合は、基準クロック信号の周期をより大きく
設定することも考えられるけれども、調光レベルを変化
させる場合には、人間に明るさの変化が段階的であるこ
とが識別されてしまう。If a large number of dimming levels are not required, it is conceivable to set the period of the reference clock signal larger, but when the dimming level is changed, it is possible for humans to change the brightness. Is identified as being gradual.
【0008】したがって、従来からの調光装置において
は、調光レベルの変化を滑らかに行うためには計数手段
およびこれに計数値を設定するための演算を行う制御手
段として、8ビットあるいはそれ以上のものを使用する
必要があり、調光装置を小形かつ安価に製造することが
困難である。Therefore, in the conventional dimming device, in order to smoothly change the dimming level, 8 bits or more are used as the counting means and the control means for performing the operation for setting the count value. Therefore, it is difficult to manufacture the dimmer in a small size and at a low cost.
【0009】[0009]
【発明が解決しようとする課題】本発明の目的は、照明
負荷の明るさを滑らかに変化させることができる小形で
安価な調光装置を提供することである。SUMMARY OF THE INVENTION An object of the present invention is to provide a small and inexpensive light control device which can smoothly change the brightness of a lighting load.
【0010】[0010]
【課題を解決するための手段】本発明は、照明負荷、交
流電源、スイッチング素子によって閉ループを形成し、
スイッチング素子のスイッチング動作によって照明負荷
を位相制御し、照明負荷の調光レベルを連続的に変化さ
せる調光装置において、連続的に変化する調光レベルを
与える入力手段と、照明負荷を駆動する交流電源からの
出力の各半周期を、連続する分割区間の間では位相制御
による調光レベルの変化が人間に識別困難な程度の複数
に分割するため、各分割区間毎にパルス信号を発生する
パルス発生手段と、前記複数を2進数で表現するのに要
するビット数よりも少数の予め定めるビット数で、パル
ス発生手段からのパルス信号を計数するカウンタと、交
流電源からの出力の各半周期を、各位相角区間内では前
記カウンタが前記パルス信号を計数可能である複数の位
相角区間に分割し、前記半周期毎に、入力手段から与え
られる調光レベルに対応して制御すべき位相角が前記複
数の位相角区間のうちのいずれに属するかを判別し、そ
の判別された位相角区間内でカウンタによって位相角に
対応する計数を行い、照明負荷を位相制御する制御手段
とを含むことを特徴とする調光装置である。According to the present invention, a closed loop is formed by a lighting load, an AC power supply and a switching element,
In a dimming device that controls the phase of a lighting load by a switching operation of a switching element to continuously change the dimming level of the lighting load, an input unit that provides a continuously changing dimming level and an alternating current that drives the lighting load. Since each half cycle of the output from the power supply is divided into multiple sections where the change in the dimming level due to phase control is difficult for humans to distinguish between consecutive divided sections, a pulse signal is generated for each divided section. The generating means, the counter for counting the pulse signals from the pulse generating means with a predetermined number of bits smaller than the number of bits required for expressing the plurality in binary numbers, and each half cycle of the output from the AC power supply. , Within each phase angle section, the counter divides the pulse signal into a plurality of phase angle sections capable of counting, and for each half cycle, a dimming level given from the input means. It is determined which one of the plurality of phase angle sections the corresponding controllable phase angle belongs to, and the counter corresponding to the phase angle is counted by the counter in the determined phase angle section to set the lighting load to the phase. It is a dimmer which is characterized by including control means for controlling.
【0011】[0011]
【作用】本発明に従えば、照明負荷を調光制御するため
の連続的に変化する調光レベルは入力手段によって与え
られる。制御手段は、調光レベルに対応する位相角でス
イッチング素子を位相制御し、交流電源から照明負荷に
供給される電力を制御する。制御手段は、スイッチング
素子を位相制御すべき位相角が、交流電源からの出力の
各半周期を複数に分割したいずれの位相角区間に属する
かを判別し、その判別された位相角区間内で、位相角に
対応する計数値となるようにパルス発生手段からのパル
ス信号をカウンタによって計数する。このパルス信号
は、交流電源からの出力の各半周期を、連続する分割区
間の間では位相制御による調光レベルの変化が人間に識
別困難な程度に分割される各区間毎に発生される。カウ
ンタのビット数は、交流電源の出力の各半周期を分割す
る複数を2進数で表現するのに要するビット数よりも少
数でよいので、カウンタに計数値を設定するための制御
手段などのビット数も小さくすることができ、装置を小
形にかつ低コストで構成することができる。したがっ
て、照明負荷の明るさの変化を滑らかに行うことがで
き、かつ小形で安価な調光装置を得ることができる。According to the invention, a continuously changing dimming level for dimming the lighting load is provided by the input means. The control means controls the phase of the switching element with a phase angle corresponding to the dimming level, and controls the electric power supplied from the AC power supply to the lighting load. The control means determines to which of the phase angle sections each half cycle of the output from the AC power supply is divided into a plurality, the phase angle for which the phase of the switching element should be controlled, and within the determined phase angle section. , The pulse signal from the pulse generating means is counted by the counter so that the count value corresponds to the phase angle. This pulse signal is generated for each section in which each half cycle of the output from the AC power supply is divided into continuous division sections to the extent that a change in the dimming level due to phase control is difficult for humans to identify. Since the number of bits of the counter may be smaller than the number of bits required to express a plurality of divisions of each half cycle of the output of the AC power supply in binary number, the number of bits of the control means for setting the count value in the counter or the like. The number can also be reduced, and the device can be made compact and at low cost. Therefore, the brightness of the illumination load can be smoothly changed, and a small and inexpensive dimmer can be obtained.
【0012】[0012]
【実施例】図1は、本発明の一実施例の電気的構成を示
すブロック図である。交流電源11と、照明灯などの照
明負荷12と、双方向性3端子サイリスタなどのスイッ
チング素子13とは閉ループを形成している。交流電源
11から照明負荷12を付勢するための電力は、スイッ
チング素子13によって位相制御される。照明負荷12
の明るさは、入力手段14によって与えられる調光レベ
ルに従って連続的に変化する。このような位相制御は、
少数ビットの制御手段15によって制御される。少数ビ
ットの制御手段15は、たとえば、4ビットの信号を並
列に処理するマイクロコンピュータやメモリなどを含
む。少数ビットの制御手段15には、ゼロクロス検出手
段16からの出力が与えられる。ゼロクロス検出手段1
6は、交流電源11の出力電圧が各半周期毎に零になる
ゼロクロス点を検出し、この検出したことを表す信号を
導出する。照明負荷12の明るさを滑らかに変化させる
ための位相制御は、基本クロック回路17からのクロッ
ク信号を、少数ビットの計数手段18によって計数して
行われる。クロック信号の周期は、各周期間で位相制御
をしても、照明負荷12の明るさの変化が人間に識別困
難であるように、数10μ秒程度に設定される。少数ビ
ットの計数手段18は、少数ビットの制御手段15と同
様のビット数、たとえば4ビットのカウンタによって構
成される。少数ビットの計数手段18からの出力はトリ
ガ駆動手段19を介してスイッチング素子13の制御入
力端子を駆動する。FIG. 1 is a block diagram showing an electrical configuration of an embodiment of the present invention. The AC power supply 11, the illumination load 12 such as an illumination lamp, and the switching element 13 such as a bidirectional three-terminal thyristor form a closed loop. The electric power for energizing the lighting load 12 from the AC power supply 11 is phase-controlled by the switching element 13. Lighting load 12
Brightness continuously changes according to the dimming level provided by the input means 14. Such phase control is
It is controlled by the control means 15 having a small number of bits. The minority bit control means 15 includes, for example, a microcomputer or a memory that processes a 4-bit signal in parallel. The output from the zero-cross detection means 16 is given to the control means 15 for a small number of bits. Zero cross detection means 1
Reference numeral 6 detects a zero-cross point at which the output voltage of the AC power supply 11 becomes zero every half cycle, and derives a signal indicating the detection. The phase control for smoothly changing the brightness of the illumination load 12 is performed by counting the clock signal from the basic clock circuit 17 by the counting unit 18 of a small number of bits. The cycle of the clock signal is set to about several tens of microseconds so that it is difficult for humans to identify the change in the brightness of the illumination load 12 even if the phase is controlled between the cycles. The minority bit counting means 18 is composed of a counter having the same number of bits as the minority bit control means 15, for example, a 4-bit counter. The output from the minority bit counting means 18 drives the control input terminal of the switching element 13 via the trigger driving means 19.
【0013】図2は、図1図示の実施例によるスイッチ
ング素子13の位相制御の状態を説明するための波形図
である。図2(1)は、交流電源11の出力電圧波形に
対して、スイッチング素子13が導通される位相角の区
間を斜線を施して示す。図2(2)は、基本クロック信
号および位相制御に関連する時間を示す。少数ビットの
制御手段15は、入力手段14によって与えられる調光
レベルに対応する位相角が、交流電源11の出力電圧波
形の半周期を、たとえば図2(2)においては4つに分
割した位相区間のうちのいずれに属するかを判別する。
各位相区間は、少数ビットの計数手段18が、基本クロ
ック信号を最大限まで計数したときの区間となるように
設定される。少数ビットの制御手段15は、ゼロクロス
点t10から、基本クロック信号を少数ビットの計数手
段18によって計数させ、少数ビットの計数手段18が
オーバフローする毎に、各位相区間1,2の経過を認識
する。位相制御すべき位相角が属する位相区間3におい
ては、少数ビットの制御手段15は、位相角に対応する
計数値n1を少数ビットの計数手段18に設定する。少
数ビットの計数手段18が、時刻t1nから基本クロッ
ク信号をn1個計数すると、位相角に対応する時刻t1
sとなる。時刻t10からこの時刻t1sまでスイッチ
ング素子13を遮断させ、次のゼロクロス点t20まで
スイッチング素子13を導通させる。ゼロクロス点t2
0から次のゼロクロス点t30までの交流電源の半周期
の期間においても、調光レベルに対応する位相角の値に
よって時刻t2sが設定され、ゼロクロス点t20から
t2sまでの区間はスイッチング素子13は遮断した状
態とされ、t2sから次のゼロクロス点t30までの区
間は、スイッチング素子13が導通するように位相制御
される。ゼロクロス点t10,t20を基準とした時刻
t1s,t2sのタイミングを変化させることによっ
て、調光レベルを変化させることができる。FIG. 2 is a waveform diagram for explaining the state of phase control of the switching element 13 according to the embodiment shown in FIG. FIG. 2 (1) shows, for the output voltage waveform of the AC power supply 11, the section of the phase angle in which the switching element 13 is conducted, with hatching. FIG. 2 (2) shows the time associated with the basic clock signal and the phase control. The phase number corresponding to the dimming level given by the input means 14 is the phase obtained by dividing the half cycle of the output voltage waveform of the AC power supply 11 into four in FIG. Which of the sections it belongs to is determined.
Each phase section is set to be a section when the decimal bit counting means 18 counts the maximum number of basic clock signals. The minority bit control means 15 causes the minority bit counting means 18 to count the basic clock signal from the zero-cross point t10, and recognizes the progress of the phase sections 1 and 2 each time the minority bit counting means 18 overflows. . In the phase section 3 to which the phase angle to be phase controlled belongs, the minority bit control means 15 sets the count value n1 corresponding to the phase angle in the minority bit count means 18. When the counting means 18 for a small number of bits counts n1 basic clock signals from the time t1n, the time t1 corresponding to the phase angle is obtained.
s. The switching element 13 is cut off from the time t10 to this time t1s, and the switching element 13 is made conductive until the next zero cross point t20. Zero cross point t2
Even during the half cycle of the AC power source from 0 to the next zero cross point t30, the time t2s is set by the value of the phase angle corresponding to the dimming level, and the switching element 13 is cut off in the section from the zero cross point t20 to t2s. In this state, the phase is controlled so that the switching element 13 becomes conductive in the section from t2s to the next zero cross point t30. The dimming level can be changed by changing the timing of times t1s and t2s with reference to the zero-cross points t10 and t20.
【0014】図3は、交流電源11の各半周期が、3つ
の位相区間に分割されており、スイッチング素子13の
導通が開始する位相角に対応する計数値がC11からC
31まで変化するようにフェード制御される状態を示
す。フェード制御開始時の位相角に対応する計数値C1
1は、1番目の位相区間C1に属する。フェード制御終
了時の位相角に対応する計数値C31は、3番目の位相
区間C3に属する。フェード制御時間は、1番目の位相
制御区間C1に対してはt1、2番目の位相区間C2に
対してはt2、3番目の位相区間C3に対してはt3の
時間だけ行われる。In FIG. 3, each half cycle of the AC power supply 11 is divided into three phase sections, and the count value corresponding to the phase angle at which the switching element 13 starts conducting is from C11 to C.
A state in which fade control is performed so as to change up to 31 is shown. Count value C1 corresponding to the phase angle at the start of fade control
1 belongs to the first phase section C1. The count value C31 corresponding to the phase angle at the end of the fade control belongs to the third phase section C3. The fade control time is t1 for the first phase control section C1, t2 for the second phase section C2, and t3 for the third phase section C3.
【0015】図4は、図1図示の実施例によって、図3
図示のようなフェード制御を行うための動作を説明する
フローチャートである。ステップa1において、ゼロク
ロス検出手段16からの出力により、少数ビットの制御
手段15が割り込み処理を開始する。次のステップa2
においては、フェード制御処理中であるか否かが判断さ
れる。フェード制御処理中であるときは、ステップa3
に移る。FIG. 4 shows the configuration of FIG. 3 according to the embodiment shown in FIG.
9 is a flowchart illustrating an operation for performing fade control as illustrated. At step a1, the output from the zero-cross detection means 16 causes the minority bit control means 15 to start interrupt processing. Next step a2
At, it is determined whether or not the fade control process is being performed. If the fade control process is in progress, step a3
Move on to
【0016】フェード制御の時間をttとしたとき、各
位相区間毎のフェード制御時間t1,t2,tn−1,
tnが、次の数1の関係にある。When the fade control time is tt, the fade control time t1, t2, tn-1,
tn is in the relationship of the following expression 1.
【0017】[0017]
【数1】t1+t2+…+tn−1+tn=tt 1番目の位相区間においては、次の数2によって表され
る計数値Cを少数ビットの計数手段18に設定する。## EQU1 ## t1 + t2 + ... + tn-1 + tn = tt In the first phase section, the count value C represented by the following expression 2 is set in the decimal bit counting means 18.
【0018】[0018]
【数2】 (Equation 2)
【0019】以下、2番目、…、n−1番目、n番目の
各位相区間に位相角が属するときの計数値Cは、次の数
3、数4および数5式によって求められる。The count value C when the phase angle belongs to each of the 2nd, ..., N-1th, and nth phase sections is obtained by the following equations 3, 4, and 5.
【0020】[0020]
【数3】 (Equation 3)
【0021】[0021]
【数4】 (Equation 4)
【0022】[0022]
【数5】 (Equation 5)
【0023】ここで、C1,C2,…,Cn−1は、1
番目、2番目、…、n−1番目の各位相区間全体に対応
するカウント値、Cn1はn番目の位相区間における最
終カウント値である。Here, C1, C2, ..., Cn-1 is 1
The count value corresponding to the entire 1st, 2nd, ..., N-1th phase section, Cn1 is the final count value in the nth phase section.
【0024】ステップa3において、フェード制御開始
からの経過時間tに対応して、カウント値Cが求められ
ると、ステップa4において、カウント値Cが少数ビッ
トの計数手段18に対して、ビット数でオーバフローす
るか否か判断される。ビット数のオーバフローがあると
き、ステップa5において、少数ビットの計数手段18
がオーバフローする回数によって、位相制御すべき位相
角が属する位相角区間が求められる。At step a3, the count value C is obtained corresponding to the elapsed time t from the start of the fade control. At step a4, the count value C overflows the counting means 18 having a small number of bits by the number of bits. It is determined whether or not to do it. When there is an overflow of the number of bits, in step a5, the counting means 18 for the small number of bits is used.
The phase angle section to which the phase angle to be phase-controlled belongs is determined by the number of overflows.
【0025】ステップa4において、ビット数のオーバ
フローがないときまたは、ステップa5の処理が終了し
たときは、ステップa6において、基準クロック信号の
カウント処理が行われる。基準クロック信号のカウント
処理によって位相制御すべき位相角に対応する時刻であ
ることが判明すると、ステップa7において、フェード
制御の最終調光レベルのカウントおよび位相角が属する
位相角区間に達しているか否かが判断される。最終調光
レベルに達しているときは、ステップa8において、フ
ェード完了を示すフラグがセットされる。このフェード
完了を知らせるフラグがセットされているときは、ステ
ップa2において、フェード制御処理中ではないと判断
される。ステップa7において、フェード制御の最終区
間でないと判断されるとき、ステップa8が終了したと
きおよびステップa2においてフェード制御処理中では
ないと判断されたときは、ステップa9に移り、区間毎
の位相制御が行われ、ステップa10において処理は終
了する。When there is no overflow of the number of bits in step a4 or when the processing in step a5 is completed, the reference clock signal is counted in step a6. When it is determined by the counting process of the reference clock signal that the time corresponds to the phase angle to be phase-controlled, in step a7, it is determined whether the count of the final dimming level of the fade control and the phase angle section to which the phase angle belongs have been reached. Is determined. When the final light control level is reached, the flag indicating the completion of fade is set in step a8. When the flag indicating the completion of the fade is set, it is determined in step a2 that the fade control process is not in progress. In step a7, when it is determined that the fade control is not in the final section, when step a8 is finished, and when it is determined that the fade control process is not in progress in step a2, the process proceeds to step a9, and the phase control for each section is performed. After that, the process ends in step a10.
【0026】図5は、カウント処理の動作を説明するフ
ローチャートである。ステップc1において、カウント
処理が開始される。ステップc2においては、位相角が
区間1を超える区間に属しているか否かが判断される。
区間が1を超えているときはステップc3において、少
数ビットの計数手段18のカウント値に零を設定する。
すなわち、C1,C2,…,Cn−1は4ビットの2進
数の最大値である16となる。次にステップc4におい
て、基準クロック回路17からの基準クロック信号を計
数し、カウンタのカウント値を1ずつ減少させてデクリ
メントする。カウント値として最初に零が設定されてい
るので、最初にデクリメントしたときは、カウンタの全
ビットが零から1に変化する。次にステップc5におい
ては、カウント値が再び零となるか否かが判断される。
ステップc4およびステップc5をカウント値が零にな
るまで繰返す。次にステップc6においては、区間の数
を1だけ減少させて区間のデクリメントを行い、ステッ
プc2に戻る。このようにして、位相角が属する位相区
間に到達するまで、区間のデクリメントが行われる。FIG. 5 is a flow chart for explaining the operation of the counting process. At step c1, the counting process is started. In step c2, it is determined whether or not the phase angle belongs to a section exceeding the section 1.
If the interval exceeds 1, in step c3, the count value of the minority bit counting means 18 is set to zero.
That is, C1, C2, ..., Cn-1 are 16 which is the maximum value of a 4-bit binary number. Next, in step c4, the reference clock signal from the reference clock circuit 17 is counted, the count value of the counter is decremented by decrementing by one. Since zero is initially set as the count value, all the bits of the counter change from 0 to 1 when decremented for the first time. Next, at step c5, it is judged if the count value becomes zero again.
Steps c4 and c5 are repeated until the count value becomes zero. Next, in step c6, the number of sections is decreased by 1, the sections are decremented, and the process returns to step c2. In this way, the section is decremented until the phase section to which the phase angle belongs is reached.
【0027】ステップc2において、区間の値が1を超
えないと判断されるときは、ステップc7に移る。この
とき、この位相区間内に位相制御を開始すべき位相角が
属しているので、ステップa3において求めたカウント
値Cを設定する。次にステップc8およびステップc9
において、基本クロック信号によってカウンタをデクリ
メントし、カウント値が零となるとステップc10にお
いて処理を終了する。このようにして、少数ビットの計
数手段18を用いて、より大きなビット数の計数手段を
用いたときと同様に、位相角の滑らかな変化を与えるこ
とができる。When it is determined in step c2 that the value of the section does not exceed 1, the process proceeds to step c7. At this time, since the phase angle for starting the phase control belongs to this phase section, the count value C obtained in step a3 is set. Next, step c8 and step c9
At step c10, the counter is decremented by the basic clock signal, and when the count value becomes zero, the process is terminated at step c10. In this way, by using the counting means 18 of a small number of bits, it is possible to give a smooth change of the phase angle, as in the case of using the counting means of a larger number of bits.
【0028】図6は、本発明の他の実施例によるフェー
ド制御の動作を説明するためのフローチャートである。
フェード制御のための動作は、図4図示の実施例と同様
に、ゼロクロス割り込みによってステップb1において
開始される。ステップb2においては、フェード制御中
であるか否かを示すフラグによって、フェード制御中で
あるか否かが判断される。フェード制御中であるとき
は、ステップb3において、クロック信号を計数すべき
カウント数が次の数6によって求められる。FIG. 6 is a flow chart for explaining the operation of fade control according to another embodiment of the present invention.
The operation for fade control is started in step b1 by a zero cross interrupt, as in the embodiment shown in FIG. In step b2, it is determined whether or not the fade control is being performed by a flag indicating whether or not the fade control is being performed. When the fade control is being performed, in step b3, the count number for counting the clock signal is obtained by the following equation 6.
【0029】[0029]
【数6】C+ΔC=C ここで、Cは少数ビットの計数手段18に設定すべきカ
ウント値である。ΔCは、各半周期毎に、カウント値を
変更すべき値であり、次の数7によって与えられる。[Equation 6] C + ΔC = C Here, C is a count value to be set in the counting means 18 of a small number of bits. ΔC is a value whose count value should be changed for each half cycle, and is given by the following equation 7.
【0030】[0030]
【数7】 (Equation 7)
【0031】ここでC1,C2,…,Cn−1は、1番
目、2番目、n−1番目の各位相区間全体に対応する各
カウント数を表し、それらが少数ビットの計数手段18
のフルカウント値であるときは等しい値となる。C11
は、フェード制御を開始するときの位相角に対応する1
番目の位相区間のカウント値である。Cn1は、フェー
ド制御を終了する位相角に対応する、n番目の位相区間
のカウント値である。Here, C1, C2, ..., Cn-1 represent respective count numbers corresponding to the entire first, second and n-1th phase sections, and they are the counting means 18 having a small number of bits.
When the full count value of is the same value. C11
Is 1 corresponding to the phase angle when the fade control is started.
It is the count value of the second phase section. Cn1 is the count value of the n-th phase section corresponding to the phase angle at which the fade control ends.
【0032】次にステップa4において、カウント値C
が、少数ビットの計数手段18のビット数をオーバして
いるか否かが判断される。ビット数のオーバフローがあ
るときは、ステップb5に移り、位相角が属する区間が
求められる。ステップb4において、ビット数のオーバ
フローがないときおよびステップb5が終了したとき
は、ステップb6において、図6と同様のカウント処理
が行われる。Next, in step a4, the count value C
However, it is determined whether or not the number of bits of the minority bit counting means 18 is exceeded. If there is an overflow of the number of bits, the process moves to step b5 to find the section to which the phase angle belongs. When there is no overflow of the number of bits in step b4 and when step b5 ends, the counting process similar to that in FIG. 6 is performed in step b6.
【0033】ステップb7においては、カウント数およ
び区間がフェード制御の最終調光タイミングに到達した
か否かが判断される。到達しているときは、ステップb
8において、フェード完了を示すフラグがセットされ
る。ステップb7において、フェード制御の最終調光タ
イミングに到達していないと判断されるときおよびステ
ップb8が終了したときは、ステップb9において、位
相区間毎の位相制御が行われ、ステップb10において
処理は終了する。At step b7, it is judged whether or not the count number and the section have reached the final light control timing of the fade control. If so, step b
At 8, a flag indicating the completion of fade is set. When it is determined in step b7 that the final dimming timing of fade control has not been reached and when step b8 ends, phase control is performed for each phase section in step b9, and the process ends in step b10. To do.
【0034】以上の各実施例においては、スイッチング
素子として双方向性3端子サイリスタを用いているけれ
ども、他のスイッチング素子、たとえばトランジスタな
どであってもよいことは勿論である。スイッチング素子
がトランジスタであるときは、ベースに与える信号によ
って導通状態から遮断状態に制御することが容易である
ので、位相制御する位相角の範囲を、必ずしも次のゼロ
クロス点までとする必要がなく、任意に設定することが
できる。また、少数ビットとして4ビットのカウンタを
用いる計数手段について説明しているけれども、8ビッ
トなどのより多くのビット数の計数手段を用いて、さら
に基本クロック信号の周波数を高くして、細かな制御を
行うことができることは勿論である。In each of the above embodiments, the bidirectional three-terminal thyristor is used as the switching element, but it goes without saying that it may be another switching element such as a transistor. When the switching element is a transistor, it is easy to control from the conduction state to the cutoff state by the signal given to the base, so the phase angle range for phase control does not necessarily have to be the next zero cross point, It can be set arbitrarily. Further, although the counting means using the 4-bit counter as the minority bit has been described, the counting means having a larger number of bits such as 8 bits is used to further increase the frequency of the basic clock signal to perform fine control. Of course, it can be done.
【0035】[0035]
【発明の効果】以上のように本発明によれば、照明負荷
の調光レベルを滑らかに変化させるのに充分な数のパル
ス信号を、交流電源の出力の各半周期内に発生させ、各
半周期内に発生されるパルス信号の数を2進数で表現す
るのに要するビット数よりも少ないビット数のカウンタ
によって調光レベルに対応する位相角の時点を検出し、
スイッチング素子を位相制御することができる。このよ
うにカウンタの必要とするビット数を少なくすることが
できるので、照明負荷の明るさを滑らかに変化させるこ
とができ、かつ小形で安価な調光装置を得ることができ
る。As described above, according to the present invention, a sufficient number of pulse signals for smoothly changing the dimming level of the lighting load are generated in each half cycle of the output of the AC power source, and each pulse signal is generated. The counter of the number of bits smaller than the number of bits required to express the number of pulse signals generated in a half cycle in binary number detects the time point of the phase angle corresponding to the dimming level,
The phase of the switching element can be controlled. Since the number of bits required by the counter can be reduced in this way, the brightness of the illumination load can be changed smoothly, and a small and inexpensive dimmer can be obtained.
【図1】本発明の一実施例の電気的構成を示すブロック
図である。FIG. 1 is a block diagram showing an electrical configuration of an embodiment of the present invention.
【図2】図1図示の実施例の動作を説明するための波形
図である。FIG. 2 is a waveform chart for explaining the operation of the embodiment shown in FIG.
【図3】図1図示の実施例によるフェード制御の状態を
説明するための波形図である。FIG. 3 is a waveform diagram for explaining a fade control state according to the embodiment shown in FIG.
【図4】図1図示の実施例の動作を説明するためのフロ
ーチャートである。FIG. 4 is a flow chart for explaining the operation of the embodiment shown in FIG.
【図5】図4図示のフローチャートにおけるカウント処
理を説明するためのフローチャートである。FIG. 5 is a flowchart for explaining a counting process in the flowchart shown in FIG.
【図6】本発明の他の実施例の動作を説明するためのフ
ローチャートである。FIG. 6 is a flowchart for explaining the operation of another embodiment of the present invention.
【図7】従来からの調光装置の電気的構成を示すブロッ
ク図である。FIG. 7 is a block diagram showing an electrical configuration of a conventional light control device.
【図8】従来からの調光装置の動作を説明するための波
形図である。FIG. 8 is a waveform diagram for explaining the operation of a conventional light control device.
11 交流電源 12 照明負荷 13 スイッチング素子 14 入力手段 15 少数ビットの制御手段 16 ゼロクロス検出手段 17 基本クロック発生手段 18 少数ビットの計数手段 11 AC power supply 12 Lighting load 13 Switching element 14 Input means 15 Minority bit control means 16 Zero-cross detection means 17 Basic clock generation means 18 Minority bit counting means
Claims (1)
によって閉ループを形成し、スイッチング素子のスイッ
チング動作によって照明負荷を位相制御し、照明負荷の
調光レベルを連続的に変化させる調光装置において、 連続的に変化する調光レベルを与える入力手段と、 照明負荷を駆動する交流電源からの出力の各半周期を、
連続する分割区間の間では位相制御による調光レベルの
変化が人間に識別困難な程度の複数に分割するため、各
分割区間毎にパルス信号を発生するパルス発生手段と、 前記複数を2進数で表現するのに要するビット数よりも
少数の予め定めるビット数で、パルス発生手段からのパ
ルス信号を計数するカウンタと、 交流電源からの出力の各半周期を、各位相角区間内では
前記カウンタが前記パルス信号を計数可能である複数の
位相角区間に分割し、前記半周期毎に、入力手段から与
えられる調光レベルに対応して制御すべき位相角が前記
複数の位相角区間のうちのいずれに属するかを判別し、
その判別された位相角区間内でカウンタによって位相角
に対応する計数を行い、照明負荷を位相制御する制御手
段とを含むことを特徴とする調光装置。1. A dimming device that forms a closed loop by a lighting load, an AC power supply, and a switching element, controls the phase of the lighting load by the switching operation of the switching element, and continuously changes the dimming level of the lighting load. The input means that gives a dimming level that changes dynamically, and each half cycle of the output from the AC power source that drives the lighting load,
In order to divide into a plurality of divisions in which the change of the dimming level due to phase control is difficult for human beings to detect between consecutive division sections, pulse generation means for generating a pulse signal for each division section, and the plurality of the division sections in binary numbers A counter that counts the pulse signal from the pulse generating means with a predetermined number of bits smaller than the number of bits required to express it, and each half cycle of the output from the AC power supply The pulse signal is divided into a plurality of countable phase angle sections, and for each half cycle, the phase angle to be controlled corresponding to the dimming level given from the input means is among the plurality of phase angle sections. Determine which it belongs to,
A light control device comprising: a control unit that performs a count corresponding to the phase angle by a counter within the determined phase angle section and controls the phase of the illumination load.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3060478A JP2675201B2 (en) | 1991-03-25 | 1991-03-25 | Light control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3060478A JP2675201B2 (en) | 1991-03-25 | 1991-03-25 | Light control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0629093A JPH0629093A (en) | 1994-02-04 |
| JP2675201B2 true JP2675201B2 (en) | 1997-11-12 |
Family
ID=13143425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3060478A Expired - Fee Related JP2675201B2 (en) | 1991-03-25 | 1991-03-25 | Light control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2675201B2 (en) |
-
1991
- 1991-03-25 JP JP3060478A patent/JP2675201B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0629093A (en) | 1994-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5027037A (en) | Controller for continuous tracing lights | |
| US7233112B2 (en) | PWM switching power supply control methods | |
| US4287468A (en) | Dimmer control system | |
| US20090072775A1 (en) | Method and apparatus for quiet fan speed control | |
| WO1993007733A1 (en) | Drive circuit for electroluminescent panels and the like | |
| CN1551474A (en) | Power supply | |
| CN108430132B (en) | Light state adjusting controller, control system and control method | |
| US5099178A (en) | Method and system for controlling the brightness of a vacuum fluorescent display | |
| JP2675201B2 (en) | Light control device | |
| CN100561395C (en) | Timer structure and microcontroller and light ballast having the timer structure | |
| US4396871A (en) | Arrangement for digital brightness control of lamps | |
| CN106163024B (en) | A PWM dimming method and PWM dimming device | |
| JP4162053B2 (en) | Fluorescent lamp dimmer | |
| CN108882435B (en) | Circuit capable of realizing continuous dimming without stroboflash | |
| JP4054074B2 (en) | Lighting device | |
| CN1430461A (en) | Lamp circuit arrangement and method for driving circuit arrangement of lamp | |
| JP3138281B2 (en) | Dimming control device | |
| JP4379235B2 (en) | Light control device | |
| JPH06310283A (en) | Dimmer lighting device | |
| JPH01167998A (en) | Discharge lamp lighting device | |
| JPH04141984A (en) | Dimmer | |
| JPH04332497A (en) | Dim control device | |
| WO2025051569A1 (en) | Methods for regulating turn-on and turn-off illumination of led luminaires to correspond to incandescent luminaire illumination | |
| JP2598149B2 (en) | Discharge lamp lighting device | |
| JP2006012648A (en) | Dimmer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070718 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |