JP2676882B2

JP2676882B2 - 液晶ディスプレイ装置

Info

Publication number: JP2676882B2
Application number: JP4792089A
Authority: JP
Inventors: 敏一前川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1989-02-28
Filing date: 1989-02-28
Publication date: 1997-11-17
Anticipated expiration: 2012-11-17
Also published as: JPH02226975A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、例えば液晶表示素子をＸ−Ｙマトリクス状
に配置して画像の表示を行う液晶ディスプレイ装置に関
する。

〔発明の概要〕

本発明は液晶ディスプレイ装置に関し、水平画素に対
応するパルス信号にて映像信号をサンプリングし、この
サンプリングされた信号を各第１の信号線にロードする
場合に、サンプリングされた信号の極性を任意に反転で
きる手段を設け、サンプリング後の信号で交流化を行う
ことによって、サンプリングまでの信号のダイナミック
レンジを小さくして、装置の構成を簡単にできるように
したものである。

〔従来の技術〕

例えば液晶を用いてテレビ画像を表示することが提案
（特開昭59−220793号公報，特開昭61−69284号公報等
参照）されている。

すなわち第６図において、（１）はテレビの映像信号
が供給される入力端子で、この入力端子（１）からの信
号がそれぞれ例えばＮチャンネルFETからなるスイッチ
ング素子M₁,M₂・・・Mmを通じて垂直（Ｙ軸方向のライ
ンL₁,L₂・・・Lmに供給される。なおｍは水平（Ｘ軸）
方向の画素数に相当する数である。さらにｍ段のシフト
レジスタ（２）が設けられ、このシフトレジスタ（２）
に水平周波数のｍ倍のクロック信号Φ_1H,Φ_2Hが供給さ
れ、このシフトレジスタ（２）の各出力端子からのクロ
ック信号Φ_1H,Φ_2Hによって順次走査される駆動パルス
信号φ_H1,φ_H2・・・φ_Hmがスイッチング素子M₁〜M_mの
各制御端子に供給される。なおシフトレジスタ（２）に
は低電位（V_SS）と高電位（V_DD）が供給され、この２つ
の電位の駆動パルスが形成される。

また各ラインL₁〜Lmにそれぞれ例えばＮチャンネルFE
Tからなるスイッチング素子M₁₁,M₂₁・・・M_n1,M₁₂,M₂₂
・・・M_n2,・・・M_1m,M_2m・・・Mnmの一端が接続され
る。なおｎは水平走査線数に相当する数である。このス
イッチング素子M₁₁〜Mnmの他端がそれぞれ液晶セルC₁₁,
C₂₁・・・Cnmを通じてターゲット端子（３）に接続され
る。

さらにｎ段のシフトレジスタ（４）が設けられ、この
シフトレジスタ（４）に水平周波数のクロック信号
Φ_1V,Φ_2Vが供給され、このシフトレジスタ（４）の各
出力端子からのクロック信号Φ_1V,Φ_2Vによって順次走
査される駆動パルス信号φ_V1,φ_V2・・・φ_Vnが、水平
（Ｘ軸）方向のゲート線G₁,G₂・・・Gnを通じてスイッ
チング素子M₁₁〜MnmのＸ軸方向の各列（M₁₁〜M_1m），
（M₂₁〜M_2m）・・・（M_n1〜M_nm）ごとの制御端子にそれ
ぞれ供給される。なお、シフトレジスタ（４）にもシフ
トレジスタ（２）と同様にV_SSとV_DDが供給される。

すなわちこの回路において、シフトレジスタ（２），
（４）には第７図A,Bに示すようなクロック信号Φ_1H,Φ
_2H,Φ_1V,Φ_2Vが供給される。そしてシフトレジスタ
（２）からは同図Ｃに示すように各画素期間ごとにφ_H1
〜φ_Hmが出力され、シフトレジスタ（４）からは同図Ｄ
に示すように１水平期間ごとにφ_V1〜φ_Vnが出力され
る。さらに入力端子（１）には同図Ｅに示すような信号
が供給される。

そしてφ_V1,φ_H1が出力されているときは、スイッチ
ング素子M₁とM₁₁〜M_1mがオンされ、入力端子（１）→M₁
→L₁→M₁₁→C₁₁→ターゲット端子（３）の電流路が形成
されて液晶セルC₁₁に入力端子（１）に供給された信号
とターゲット端子（３）との電位差が供給される。この
ためこのセルC₁₁の容量分に、１番目の画素の信号によ
る電位差に相当する電荷がサンプルホールドされる。こ
の電荷量に対応して液晶の光透過率が変化される。これ
と同様のことがセルC₁₂〜Cnmについて順次行われ、さら
に次のフィールドの信号が供給された時点で各セルC₁₁
〜Cnmの電荷量が書き換えられる。

このようにして、映像信号の各画素に対応して液晶セ
ルC₁₁〜Cnmの光透過率が変化され、これが順次繰り返さ
れてテレビ画像の表示が行われる。

さらに液晶で表示を行う場合には、一般にその信頼
性、寿命を長くするため交流駆動が用いられる。例えば
テレビ画像の表示においては、１フィールドまたは１フ
レームごとに映像信号を反転させた信号を入力端子
（１）に供給する。また液晶ディスプレイ装置において
は表示の垂直方向のシューティング等を防止する目的で
信号を１水平期間ごとに反転することが行われている。
すなわち入力端子（１）には第７図Ｅに示すように１水
平期間ごとに反転されると共に１フィールドまたは１フ
レームごとに反転された信号が供給される。

ところでこのような装置において、シフトレジスタ
（２）から出力される駆動パルス信号φ_H1〜φ_Hmの時間
幅はで決められ、例えばNTSC方式の場合には100nsec程度あ
る。これに対して例えばハイビジョンに適用した場合に
は、水平有効画面期間の時間が約1/2となり、水平画素
数が約３倍となるために、上述のパルスの時間幅は約1/
6に短縮されてしまう。

一方この駆動パルス信号φ_H1〜φ_Hmの期間にスイッチ
ング素子M₁〜Mmを通過された信号はラインL₁〜Lmを通じ
てスイッチング素子M₁₁〜Mnmに供給されるが、この場合
にラインL₁〜Lnmには10〜数10pFの配線容量が存在し、
従って信号はこの容量を充電してスイッチング素子M₁₁
〜Mnmに供給されることになる。

そしてこの場合に、上述の充電は信号の供給時間が10
0nsec程度あれば信号電位まで立ち上げられるものの、
この時間が1/6に短縮されると信号が高電位（白または
黒）のときに充電が充分に行われず、コントラスト等の
不足した不鮮明な表示画像しか得られないおそれが生じ
た。なおハイビジョンの場合には配線容量もさらに増大
することになる。

〔発明が解決しようとする課題〕

これに対して、入力映像信号を駆動パルスφ_H1〜φ_Hm
の各期間ごとにサンプリングして並列化し、この並列化
された信号を任意のロード期間に一時にラインL₁〜Lmに
供給することによって、ラインL₁〜Lmの充電が充分に行
われるようにする方法が検討されている。

すなわち第８図において、入力端子（１）に供給され
る映像信号は水平サンプリング手段を構成するCMOS素子
M_a1,M_a2・・・M_amに共通に供給され、これらの素子M_a1
〜M_amの制御端子にそれぞれシフトレジスタ（２）から
の駆動パルス信号φ_H1〜φ_Hm及び▲▼〜▲
▼が供給される。

これらの素子M_a1〜M_amからの信号がそれぞれホールド
手段を構成するバッファアンプB_a1,B_a2・・・B_amの非反
転入力に供給され、これらのバッファアンプB_a1〜B_amの
出力が反転入力に帰還される。これらのバッファアンプ
B_a1〜B_amからの信号がそれぞれ同時化手段を構成するCM
OS素子M_b1,M_b2・・・M_bmに供給され、これらの素子M_b1
〜M_bmの制御端子にそれぞれ駆動パルス信号として端子
（５）からの水平ブランキングパルス（H_BLK及び▲
▼）が供給される。

これらの素子M_b1〜M_bmからの信号がそれぞれバッファ
アンプB_b1,B_b2・・・B_bmの非反転入力に供給され、これ
らのバッファアンプB_b1〜B_bmの出力が反転入力に帰還さ
れる。これらのバッファアンプB_b1〜B_bmからの信号がそ
れぞれ垂直（Ｙ軸）方向のラインL₁〜Lmに供給される。
さらに以下の構成は従来の技術で述べた装置と同様にさ
れる。

従ってこの装置において、例えば第９図Ａに示すよう
な映像信号が端子（１）に供給された場合に、素子M_a1
〜M_amは同図Ｂに示すように導通され、この導通期間の
映像信号がサンプリングされてバッファアンプB_a1〜B_am
でホールドされる。これに対して素子M_b1〜M_bmが同図Ｃ
で示すような水平ブランキングのタイミングで導通さ
れ、同時化された信号がそれぞれバッファアンプB_b1〜B
_bmを通じてラインL₁〜Lmに供給（ロード）される。以下
従来と同様にして画像の表示が行われる。

ところがこの装置において、入力端子（１）に供給さ
れる信号は上述のように例えば１水平期間ごとに極性が
反転されている。このため入力端子（１）に信号を供給
する外付の回路としては、この極性反転（交流化）され
た信号の全振幅を通す充分なダイナミックレンジが必要
であり、本来の映像信号（Vsig）の２倍以上の極めて大
きなダイナミックレンジが要求されて、回路設計上の問
題となっていた。

また素子M_a1〜M_amでの映像信号のサンプリングにおい
ても、このサンプリングを行うための駆動パルス信号φ
_H1〜φ_Hmの電圧は第10図に示すように極性反転された映
像信号の最低レベルV_L及び最高レベルV_Hを越えるレベル
が必要とされ、このような大振幅のパルスは特にハイビ
ジョンに適用する場合にパルス幅を狭くすると形成が極
めて困難になるものであった。

この出願はこのような点に鑑みてなされたものであ
る。

なお上述の特開昭61−69284号公報においても同様の
ダイナミックレンジを小さくする技術が示されている
が、この出願は同様の目的を他の手段で解決するもので
ある。

〔課題を解決するための手段〕

本発明は、垂直方向に平行に配設された複数の第１の
信号線L₁,L₂・・・Lmと、水平方向に平行に配設された
複数の第２の信号線G₁,G₂・・・Gnとが設けられ、これ
らの第1,第２の信号線の各交点にそれぞれ選択素子M₁₁,
M₁₂・・・Mnmを介して液晶セルC₁₁,C₁₂・・・Cnmが設け
られてなる液晶ディスプレイ装置において、上記第１の
信号線に相当する出力部を有する水平走査手段（２）
と、この水平走査手段の出力部に順次発生される駆動信
号によって順次駆動され入力映像信号がそれぞれ供給さ
れる複数のサンプルホールド手段（CMOS素子M_a1,M_a2・
・・M_amとバッファアンプB_a1,B_a2・・・B_am）と、この
サンプルホールド手段からの信号の極性をそれぞれ所定
の周期（信号φ_E,φ_Ｏ）で反転または非反転に変換する
極性反転手段（CMOS素子M_c1〜M_cm・・・M_f1〜M_fm）とを
有し、この極性反転手段からの信号をそれぞれ上記第１
の信号線に供給するようにしたことを特徴とする液晶デ
ィスプレイ装置である。

〔作用〕

これによれば、サンプリング後の信号で極性反転（交
流化）を行うことによって、サンプリングまでの信号の
ダイナミックレンジを小さくでき、外付及び内蔵の回路
・素子の負担を軽減して装置の構成を簡単にすることが
できる。

〔実施例〕

第１図は全体のブロック図を示す。この図において、
上述のシフトレジスタ（２）からなる水平走査手段（1
1）の出力信号φ_H1〜φ_Hmが素子M_a1〜M_amからなるサン
プリング手段（12）に供給され、この手段（12）に入力
端子（１）を通じて入力映像信号が供給される。これに
よって入力映像信号は各画素ごとにサンプリングされ、
このサンプリングされた信号がバッファアンプB_a1〜B_am
からなるホールド手段（13）に供給される。

この手段（13）からの信号が極性変換手段（14）に供
給され、この手段（14）からの信号及び基準電位がそれ
ぞれ差動アンプ（15）に供給される。

さらにアンプ（15）からの信号が素子M_b1〜M_bmからな
る同時化手段（16）に供給され、この手段（16）からの
信号がそれぞれバッファアンプ（17）（B_b1〜B_bm）及び
差動アンプ（18）を通じて、素子M₁₁〜Mnm及び液晶セル
C₁₁〜Cnmを含む表示パネル（19）の垂直信号ラインL₁〜
L_mに供給される。またシフトレジスタ（４）からなる垂
直走査手段（20）の出力信号φ_V1〜φ_Vnが表示パネル
（19）のゲート線G₁〜Gnに供給される。

さらに第２図は要部の具体的な回路構成を示したもの
で、この図において、上述の課題で示した装置と同一の
部分には同一符号を附して説明を省略する。

すなわち図において、バッファアンプB_a1〜B_amの出力
信号がそれぞれCMOS素子M_c1,M_c2・・・M_cm及びM_d1,M_d2
・・・M_dmに供給される。また端子（６）に供給される
基準電圧VrefがCMOS素子M_e1,M_e2・・・M_em及びM_f1,M_f2
・・・M_fmに供給され、これらの素子M_c1とM_f1,M_c2とM_f2
・・・M_cmとM_fm,M_d1とM_e1,M_d2とM_e2・・・M_dmとM_emの出
力がそれぞれ互いに接続される。これらの出力がそれぞ
れ各抵抗器の値がＲで等しい分圧回路R_a1,R_a2・・・R_am
及びR_b1,R_b2・・・R_bmに供給され、これらの分圧出力が
差動アンプD_a1,D_a2・・・D_amの非反転入力及び反転入力
に供給される。なお分圧回路R_a1〜R_amの他端は接地さ
れ、分圧回路R_b1〜R_bmの他端はアンプD_a1〜D_amの出力に
接続される。このアンプD_a1〜D_amの出力信号が素子M_b1
〜M_bmに供給される。

さらにバッファアンプB_b1〜B_bmの出力信号が各抵抗器
の値がＲで等しい分圧回路R_c1,R_c2・・・R_cmに供給さ
れ、これらの分圧出力が差動アンプD_b1,D_b2・・・D_bmの
反転入力に供給される。また端子（７）には上述のター
ゲット端子（３）に供給されるのと同じ電圧Vcomが供給
され、この電圧Vcomが各抵抗器の値がＲで等しい分圧回
路Rxに供給され、この分圧出力が差動アンプD_b1〜D_bmの
非反転入力に供給される。このアンプD_b1〜D_bmの出力信
号がそれぞれ垂直信号ラインL₁〜L_mに供給される。

そして上述の素子M_c1〜M_cm,M_d1〜M_dm,M_e1〜M_em,M_f1〜
M_fmに対して極性の反転または非反転の変換を制御する
制御信号φ_O,φ_Ｅの供給される端子（８）が設けられ、
この端子（８）からの信号φ_Ｏが素子M_c1〜M_cm,M_e1〜M
_emのNMOS素子のゲート及び素子M_d1〜M_dm,M_f1〜M_fmのPMO
S素子のゲートに供給され、また端子（８）からの信号
φ_Ｅは素子M_c1〜M_cm,M_e1〜M_emのPMOS素子のゲート及び
素子M_d1〜M_dm,M_f1〜M_fmのNMOS素子のゲートに供給され
る。他の構成及びラインL₁〜Lm以下の構成は課題で示し
た装置と同様にされる。

従ってこの装置において、入力端子（１）には例えば
第３図Ａに示すように本来の映像信号Vsigに例えば0Vの
基準電圧Vrefを加算した入力映像信号が供給され、この
入力映像信号に対して、上述のサンプリング手段の素子
M_a1〜M_amの制御端子にはそれぞれ同図Ｂに示すように上
述のVsig＋Vrefの入力映像信号に対してその最低レベル
V_L′及び最高レベルV_H′を越えるレベルの駆動パルス信
号φ_H1〜φ_Hmが供給されればよく、外付回路，素子M_a1
〜M_amさらにシフトレジスタ（２）等の負担が軽減さ
れ、回路設計等の自由度が増大される。

そしてさらにこの装置において、端子（８）に供給さ
れる信号φ_Ｏが高電位、φ_Ｅが低電位のときには、素子
M_c1〜M_cm,M_e1〜M_emがオンされ、バッファアンプB_a1〜B
_amからの信号（Vsig＋Vref）がアンプD_a1〜D_amの非反転
入力に供給され、端子（６）からの基準電圧Vrefが反転
入力に供給される。また信号φ_Ｏが低電位、φ_Ｅが高電
位のときは素子M_d1〜M_dm,M_f1〜M_fmがオンされ、バッフ
ァアンプB_a1〜B_amからの信号（Vsig＋Vref）がアンプD
_a1〜D_amの反転入力に供給され、端子（６）からの基準
電圧Vrefが非反転入力に供給される。

すなわち例えば信号φ_Ｅが高電位のときには、第４図
Ａに示すように素子M_c1〜M_cm・・・M_f1〜M_fmからなるAC
化スイッチ回路（９）からの信号（Vsig＋Vref）がアン
プDaの反転入力に供給され、基準電圧Vrefが非反転入力
に供給され、アンプDaからは信号（−Vsig）が取出され
る。そしてこの信号（−Vsig）が素子M_b1〜M_bmからなる
スイッチMbにて各水平期間の終りで同時化されてアンプ
Dbの反転入力に供給され、電圧Vcomが非反転入力に供給
されることにより、このアンプDbから（Vcom＋Vsig）の
信号が取出される。

また信号φ_Ｏが高電位のときは、同図Ｂに示すように
信号（Vsig＋Vref）がアンプDaの非反転入力に供給さ
れ、基準電圧Vrefが反転入力に供給され、アンプDaから
信号（Vsig）が取出され、この信号（Vsig）がスイッチ
Mbで同時化されてアンプDbの非反転入力に供給され、電
圧Vcomが反転入力に供給されて、アンプDbから（Vcom−
Vsig）の信号が取出される。そしてこの信号φ_O,φ_Ｅに
応じて交流化された信号（Vcom＋Vsig,Vcom−Vsig）が
ラインL₁〜Lmに供給される。

なお素子M_b1〜M_bm,M₁₁〜Mnmの駆動には従来同様の大
振幅のパルス信号が必要であるが、これらの素子は水平
ブランキング期間または水平有効画面期間の比較的長い
時間で駆動を行えばよいので、パルス信号の振幅が大き
くても問題はない。

これによって液晶セルの電荷量の書き換えを例えば１
水平期間ごとの交流で行うことができ、シェーディング
等のない優れた良好な表示画像を得ることができる。

こうしてこの装置によれば、サンプリング後の信号で
極性反転（交流化）を行うことによって、サンプリング
までの信号のダイナミックレンジを小さくでき、外付及
び内蔵の回路・素子の負担を軽減して装置の構成を簡単
にすることができるものである。

なお上述の装置において素子M_a1〜M_am・・・M_f1〜M_fm
は全てCMOS素子で描いたが、これらはＰあるいはNMOS素
子を用いてもよい。ただしその場合に各駆動パルスの振
幅には、素子のスレシュルド電圧Vthを加算する必要が
ある。

また上述の装置においてアンプB_a1〜B_am,B_b1〜B_bm,D
_a1〜D_am及びD_b1〜D_bmは例えばTFTにて第５図に示すよう
に構成される。図においてNMOS素子N₁,N₂からなる差動
アンプが設けられ、この素子N₁のゲートに反転入力が
接続され、素子N₂のゲートに非反転入力が接続される
と共に、素子N₁,N₂のドレインがPMOS素子P₁,P₂のカレン
トミラー回路を介して互いに接続されてV_DDの電源端子
に接続される。この素子N₂のドレインがPMOS素子P₃のゲ
ートに接続され、この素子P₃のドレインがV_DDの電源端
子に接続されると共に、素子P₃のソースから出力端子が
導出される。さらに素子P₃のソースがNMOS素子N₃のゲー
トに接続され、この素子N₃のドレインがV_DDの電源端子
に接続されると共に、素子N₃のソースがコンデンサＣを
介して素子N₂のドレインに接続される。なお素子N₄〜N₆
はバイアス電流源であって、カレントミラー回路を構成
する素子N₇を介して定電流源Ｉの電流が流される。従っ
てこの回路において、素子N₁N₂N₆P₁P₂にて初段の高ゲイ
ンアンプが構成され、素子P₃P₄にて出力バッファが構成
される。なお素子N₃N₅とコンデンサＣは位相補償回路で
ある。このようにしてアンプB_a1〜B_am,B_b1〜B_bm,D_a1〜D
_am及びD_b1〜D_bmが構成される。

さらに上述の装置において、信号の極性の変換は１水
平期間ごとだけでなく、１フィールド期間あるいは１フ
レーム期間ごと等、任意の期間ごとの変換を行うことが
できる。

なおこの装置は、サンプリング手段，ゲート回路，シ
フトレジスタ等をオンチップ化した単一の液晶ディスプ
レイ装置に適用されるものである。

〔発明の効果〕

この発明によれば、サンプリング後の信号で極性反転
（交流化）を行うことによって、サンプリングまでの信
号のダイナミックレンジを小さくでき、外付及び内蔵の
回路・素子の負担を軽減して装置の構成を簡単にするこ
とができるようになった。

【図面の簡単な説明】

第１図は本発明の一例の構成図、第２図〜第５図はその
説明のため図、第６図〜第10図は従来の装置の説明のた
めの図である。 L₁〜Lmは垂直信号線、G₁〜Gnはゲート線、M_a1〜M_am・・
・M_f1〜M_fm,M₁₁〜Mnmはスイッチング素子、B_a1〜B_am,B
_b1〜B_bmはバッファアンプ、D_a1〜D_am,D_b1〜D_bmは差動ア
ンプ、C₁₁〜Cnmは液晶セル、（１）（３）（５）〜
（８）は端子、（２）（４）はシフトレジスタである。

Claims

(57)【特許請求の範囲】

【請求項１】垂直方向に平行に配設された複数の第１の
信号線と、水平方向に平行に配設された複数の第２の信
号線とが設けられ、これらの第1,第２の信号線の各交点
にそれぞれ選択素子を介して液晶セルが設けられてなる
液晶ディスプレイ装置において、上記第１の信号線に相当する出力部を有する水平走査手
段と、この水平走査手段の出力部に順次発生される駆動信号に
よって順次駆動され入力映像信号がそれぞれ供給される
複数のサンプルホールド手段と、このサンプルホールド手段からの信号の極性をそれぞれ
所定の周期で反転または非反転に変換する極性反転手段
とを有し、この極性反転手段からの信号をそれぞれ上記第１の信号
線に供給するようにしたことを特徴とする液晶ディスプ
レイ装置。