Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2693494B2 - Power conversion circuit - Google Patents
[go: Go Back, main page]

JP2693494B2 - Power conversion circuit - Google Patents

Power conversion circuit

Info

Publication number
JP2693494B2
JP2693494B2 JP63154899A JP15489988A JP2693494B2 JP 2693494 B2 JP2693494 B2 JP 2693494B2 JP 63154899 A JP63154899 A JP 63154899A JP 15489988 A JP15489988 A JP 15489988A JP 2693494 B2 JP2693494 B2 JP 2693494B2
Authority
JP
Japan
Prior art keywords
circuit
power supply
internal
current source
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63154899A
Other languages
Japanese (ja)
Other versions
JPH01321705A (en
Inventor
隆国 道関
康生 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP63154899A priority Critical patent/JP2693494B2/en
Publication of JPH01321705A publication Critical patent/JPH01321705A/en
Application granted granted Critical
Publication of JP2693494B2 publication Critical patent/JP2693494B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はLSI等の内部回路を外部電源よりも小さい電
圧で動作させるための電源変換回路に関するものであ
り、特に外部電源の一方の電位をレベル変換させる電源
変換回路に関する。
The present invention relates to a power supply conversion circuit for operating an internal circuit such as an LSI with a voltage lower than that of an external power supply, and more particularly, to one of the potentials of the external power supply. The present invention relates to a power conversion circuit for level conversion.

[従来の技術] LSI内部回路の内部電源を得るために外部電源の低電
位レベル(以下単に外部低電源という)を上昇させる従
来の電源変換回路を第9図に示す。同図では外部低電源
VEEは−5.2Vであり、これをLSI内部回路の内部電源の低
電位レベルVSSとして−3Vに上昇させる電源変換回路を
示す。第9図は外部高電源(外部電源の高電位レベル)
を下降させる従来の電源変換回路(たとえばIEEE JOURN
AL OF SOLID−STATE CIRCUITS,pp657−662,VOL.SC−22,
NO.5 Oct.,1987がある。)を外部低電源の電源変換に適
用した一例であり、内部回路3の低電位レベルVSS側に
電位変動検出回路1およびリミッタ回路2が接続されて
いる。電位変動検出回路1は、バイポーラ差動増幅回路
で構成され、基準電圧VREF2(−3V)をもとに内部回路
3の電源電圧VSSを帰還させることによりVSSをVREF2
一致させて定電圧を発生している。リミッタ回路2は、
バイポーラトランジスタQ1で構成され、ベースに基準電
圧VREF1(−2.2V)を印加することにより内部電源VSS
−3.0Vにクランプしている。
[Prior Art] FIG. 9 shows a conventional power supply conversion circuit for raising a low potential level of an external power supply (hereinafter simply referred to as an external low power supply) in order to obtain an internal power supply of an LSI internal circuit. External low power supply in the figure
V EE is -5.2V, which indicates a power supply conversion circuit that raises this to -3V as the low potential level V SS of the internal power supply of the LSI internal circuit. Figure 9 shows external high power supply (high potential level of external power supply)
Conventional power supply conversion circuit that lowers (for example, IEEE JOURN
AL OF SOLID-STATE CIRCUITS, pp657-662, VOL.SC-22,
There is NO.5 Oct., 1987. ) Is applied to the power conversion of the external low power supply, and the potential fluctuation detection circuit 1 and the limiter circuit 2 are connected to the low potential level V SS side of the internal circuit 3. The potential fluctuation detection circuit 1 is composed of a bipolar differential amplifier circuit, and feeds back the power supply voltage V SS of the internal circuit 3 based on the reference voltage V REF2 (−3V) to match V SS with V REF2. A constant voltage is generated. The limiter circuit 2 is
It is composed of a bipolar transistor Q 1 and clamps the internal power supply V SS to −3.0V by applying a reference voltage V REF1 (−2.2V) to the base.

第9図の回路は結線やトランジスタの極性を変えるこ
となどにより、外部電源の高電位側を下降させて内部電
源を得る回路にすることが出来る。
The circuit shown in FIG. 9 can be a circuit for obtaining an internal power source by lowering the high potential side of the external power source by changing the connection or the polarity of the transistor.

しかしこのような内部電源への変換にはとくに大電流
の場合に、次に述べるような問題があり、その解決を要
する課題であった。
However, such conversion to the internal power supply has the following problems, especially in the case of a large current, and has been a problem that needs to be solved.

[発明が解決しようとする課題] 上記の回路の内部回路3に大電流が流れると、バイポ
ーラ差動増幅回路は差動トランジスタ対に内部回路3と
同じ電流が流れる構成となるため、 (i)消費電力が増大する。
[Problems to be Solved by the Invention] When a large current flows in the internal circuit 3 of the above circuit, the bipolar differential amplifier circuit has a configuration in which the same current as the internal circuit 3 flows in the differential transistor pair. Power consumption increases.

(ii)各素子の占有面積が増大する。(Ii) The occupied area of each element increases.

等の問題があり、大きな電流に対応させる電源変換回路
として実用的ではなかった。
However, it is not practical as a power conversion circuit that can handle a large current.

本発明は、この問題を解決し、外部電源の一方の電位
をレベル変換させて、しかも消費電力および占有面積が
小さく、電圧変動の少ないLSI内部電源用電源変換回路
を提供することを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to solve this problem and provide a power supply conversion circuit for an LSI internal power supply, which converts the level of one potential of an external power supply, consumes less power, occupies less area, and has less voltage fluctuation. .

[課題を解決するための手段] 上記の目的を達成するため、本発明では次の手段を講
じた。
[Means for Solving the Problems] In order to achieve the above object, the present invention has taken the following measures.

1.カレントミラー回路で構成する定電流源をLSI等の内
部回路に直列に接続し、該直列回路に外部電源電圧を印
加し、かつ、上記内部回路と並列にクランプ回路を設け
ることとした。
1. A constant current source composed of a current mirror circuit is connected in series to an internal circuit such as an LSI, an external power supply voltage is applied to the series circuit, and a clamp circuit is provided in parallel with the internal circuit.

2.第1項記載の構成において、さらに、上記内部回路と
定電流源との接続点に差動増幅回路の基準電圧入力に対
応する比較電圧入力を接続し、該差動増幅回路の出力に
より、上記定電流源を構成するカレントミラー回路の電
流源に並列に接続したトランジスタを制御する回路を設
けることとした。
2. In the configuration described in paragraph 1, further, a comparison voltage input corresponding to the reference voltage input of the differential amplifier circuit is connected to the connection point between the internal circuit and the constant current source, and the output of the differential amplifier circuit is used. A circuit for controlling the transistor connected in parallel to the current source of the current mirror circuit that constitutes the constant current source is provided.

上記第1項は第1図に対応し、第2項は第4図に対応
する。
The first term corresponds to FIG. 1 and the second term corresponds to FIG.

[作用] カレントミラー回路は例えば同一電源に結線された入
力,出力のトランジスタのベース同志を接続し、また入
力トランジスタのベースとコレクタを接続するなどによ
り、入力トランジスタに所要電流を流すに伴い、出力ト
ランジスタの電流を所定電流に制御することを可能にす
るものである。その際、例えば出力トランジスタのエミ
ッタ面積が入力トランジスタのそれより大きいものとす
れば、小さな入力電流で大きな出力電流が得られ、また
小さな入力電流を一定にすることにより、大きな出力電
流を定電流制御することが可能になる。
[Operation] The current mirror circuit connects, for example, the bases of input and output transistors connected to the same power supply, and the base and collector of the input transistor are connected to each other. This makes it possible to control the current of the transistor to a predetermined current. At that time, if the emitter area of the output transistor is larger than that of the input transistor, a large output current can be obtained with a small input current, and a large output current can be controlled with a constant current by keeping the small input current constant. It becomes possible to do.

このようなカレントミラー回路で構成する定電流源に
LSI等の内部回路を接続し、例えば内部回路の低インピ
ーダンス時にその入力電圧が所定電圧になるようにカレ
ントミラー回路の出力定電流を設定し、かつ内部回路に
並列にクランプ回路を設ければ内部回路の入力インピー
ダンスが高くなるよう変化してもその入力電圧は一定に
なる。
For a constant current source composed of such a current mirror circuit
If an internal circuit such as an LSI is connected, the output constant current of the current mirror circuit is set so that the input voltage becomes a predetermined voltage when the internal circuit has low impedance, and a clamp circuit is provided in parallel with the internal circuit Even if the input impedance of the circuit changes so as to increase, the input voltage becomes constant.

またその際、上記定電流源を内部回路の低電位側に直
列に接続し、この直列回路に外部電源を印加すれば、外
部電源の低電位側レベルを上昇させて内部回路に所定電
圧を与えることが可能になり、また、内部回路の高電位
側に直列に定電流源を接続することにより、外部電源の
高電位側レベルを下降させて内部回路に所定電圧を与え
ることが可能になる。
At that time, if the constant current source is connected in series to the low potential side of the internal circuit and an external power supply is applied to this series circuit, the low potential side level of the external power supply is raised and a predetermined voltage is applied to the internal circuit. By connecting a constant current source in series to the high potential side of the internal circuit, it is possible to lower the high potential side level of the external power supply and apply a predetermined voltage to the internal circuit.

すなわちカレントミラー回路で構成する定電流源を内
部回路に直列に接続し、該直列回路に外部電源電圧を印
加し、かつ、内部回路と並列にクランプ回路を設けたこ
とは、外部電源の一方の電位をレベル変換する電源変換
回路を可能にするばかりではなく、大きな負荷電流を変
換回路の中では小さな電流で制御できることから電源変
換回路の消費電力および占有面積を小さくし電圧変動を
少なくすることを可能にする。
That is, a constant current source composed of a current mirror circuit is connected in series to an internal circuit, an external power supply voltage is applied to the series circuit, and a clamp circuit is provided in parallel with the internal circuit. Not only is it possible to use a power supply conversion circuit that converts the level of electric potential, but because a large load current can be controlled with a small current in the conversion circuit, it is possible to reduce the power consumption and occupied area of the power supply conversion circuit and reduce voltage fluctuations. to enable.

このような電源変換回路にさらに、内部回路と定電流
源との接続点に差動増幅回路の基準電圧入力に対応する
比較電圧入力を接続し、該差動増幅回路の出力により、
上記定電流源を構成するカレントミラー回路の電流源に
並列に接続したトランジスタを制御する回路を設けた付
加回路は、例えば内部回路の入力インピーダンスが、そ
の入力電圧と入力設定電流できまるインピーダンスより
小さくなったような場合の入力電圧の変化を基準電圧と
比較増幅し、その結果として定電流値を増加させる作用
をする結果、内部回路の電源電圧を一定にするよう働く
ものである。
Further, to such a power conversion circuit, a comparison voltage input corresponding to the reference voltage input of the differential amplifier circuit is connected to the connection point between the internal circuit and the constant current source, and by the output of the differential amplifier circuit,
The additional circuit provided with the circuit for controlling the transistor connected in parallel to the current source of the current mirror circuit constituting the constant current source has, for example, an input impedance of the internal circuit smaller than the impedance that can be obtained by the input voltage and the input set current. In such a case, the change in the input voltage is amplified by comparison with the reference voltage, and as a result, the constant current value is increased. As a result, the power supply voltage of the internal circuit is kept constant.

したがってこの付加回路は入力の定電流値を可変にす
ることも可能にするし、そして定電流源電流を小さくす
ることを可能にし、消費電力を一層削減する利点を生む
ものである。
Therefore, this additional circuit makes it possible to make the constant current value of the input variable, and also makes it possible to reduce the constant current source current, which has the advantage of further reducing power consumption.

[実施例] 第1図は本発明の実施例であって、アースとの間にV
EE(−5.2V)を印加する外部電源に対して内部回路3と
定電流源4が直列に接続される。ここで定電流源4は内
部回路3の低電位側に接続される。また内部回路3にク
ランプ回路6が並列に接続される。定電流源4はさらに
カレントミラー回路51およびカレントミラー回路の電流
源50によって構成される。
[Embodiment] FIG. 1 shows an embodiment of the present invention in which V is connected to the ground.
The internal circuit 3 and the constant current source 4 are connected in series to an external power supply that applies EE (-5.2V). Here, the constant current source 4 is connected to the low potential side of the internal circuit 3. Further, the clamp circuit 6 is connected in parallel to the internal circuit 3. The constant current source 4 is further composed of a current mirror circuit 51 and a current source 50 of the current mirror circuit.

以下では、内部電源電圧VSS=−3.0Vを発生する電源
変換回路について説明する。
Hereinafter, a power supply conversion circuit that generates the internal power supply voltage V SS = −3.0 V will be described.

カレントミラー回路51はバイポーラトランジスタQ2
Q4で構成される。バイポーラトランジスタQ2のコレクタ
は内部回路3のVSS端子に接続され、バイポーラトラン
ジスタQ3のコレクタはカレントミラー回路の電流源50に
接続され、バイポーラトランジスタQ2、Q3のエミッタは
外部低電源VEE(−5.2V)に接続されている。
The current mirror circuit 51 is a bipolar transistor Q 2 ~
Composed of Q 4 . The collector of the bipolar transistor Q 2 is connected to the V SS terminal of the internal circuit 3, the collector of the bipolar transistor Q 3 is connected to the current source 50 of the current mirror circuit, and the emitters of the bipolar transistors Q 2 and Q 3 are external low power supply V It is connected to EE (-5.2V).

クランプ回路6は、バイポーラトランジスタQ5で構成
され、ベースに定電圧VREF1(−2.2V)を印加し、エミ
ッタをVSS端子に接続することにより、VSS端子を−3.0V
にクランプしている。
The clamp circuit 6 is composed of a bipolar transistor Q 5 , and applies a constant voltage V REF1 (−2.2V) to the base and connects the emitter to the V SS pin, so that the V SS pin is −3.0V.
It is clamped to.

すなわち内部電源の電圧VSSが小さくなるような変動
を定電流源4で制御し、VSSが大きくなるような変動を
クランプ回路6でクランプすることにより一定の内部電
圧が得られる。また、定電流源が内部回路とクランプ回
路にたいして一定電流を与えるようにしているため内部
回路に流れる電流のいかんにかかわらず、一定のVSS
圧を得ることが可能になる。
That Controls variations such as voltage V SS of the internal power supply is decreased by the constant current source 4, a constant internal voltage is obtained by clamping the variation as V SS increases in the clamping circuit 6. Further, since the constant current source supplies a constant current to the internal circuit and the clamp circuit, it is possible to obtain a constant V SS voltage regardless of the current flowing through the internal circuit.

本明細書で電圧や電位が小さくなるとか大きくなると
いうことは正,負の電圧や電位が絶対値として小さくな
るとか大きくなることをいう。
In this specification, the fact that the voltage or potential becomes smaller or larger means that the positive or negative voltage or potential becomes smaller or larger as an absolute value.

第1図において本発明の動作説明を行なう。 The operation of the present invention will be described with reference to FIG.

定電流源4の電流値I1は、内部電源電圧が小さくなる
ように変動する最悪条件(例えば、外部電源電圧が小さ
くなりかつ動作温度が低温側に変動し内部回路の等価イ
ンピーダンスが小さくなる場合)で、内部電源電圧が−
3.0Vになるように調整してある。
The current value I 1 of the constant current source 4 changes in the worst condition such that the internal power supply voltage decreases (for example, when the external power supply voltage decreases and the operating temperature changes to the low temperature side, and the equivalent impedance of the internal circuit decreases). ), The internal power supply voltage is −
It is adjusted to be 3.0V.

内部電源電圧が大きくなるように変動する条件(外部
電源電圧VEEが大きくなりあるいは動作温度が高温側に
変動し内部回路の等価インピーダンスが大きくなる場
合)では、クランプ回路6により内部電源VSSは−3.0V
にクランプされるため一定電圧が得られる。また、カレ
ントミラー回路は小さい入力電流で大きな出力電流を制
御できるから定電流源4のQ2に流れる電流値に対してQ3
に流れる電流値は小さくてすむこととなり、したがって
電源変換に要する消費電力を削減できる。
Under the condition that the internal power supply voltage fluctuates so as to increase (when the external power supply voltage V EE increases or the operating temperature fluctuates to the high temperature side and the equivalent impedance of the internal circuit increases), the internal power supply V SS is changed by the clamp circuit 6. −3.0V
A constant voltage is obtained because it is clamped at. Further, since the current mirror circuit can control a large output current with a small input current, the current value flowing in Q 2 of the constant current source 4 is Q 3
Therefore, the value of the current flowing through the device can be small, so that the power consumption required for power conversion can be reduced.

内部回路3として、第2図に示すpMOSトランジスタを
用いた場合の内部電圧VSSの変動を第3図に示す。第1
図に示す電源変換回路を用いることにより、27℃の常温
で±10%の外部電源変動に対して、内部電源変動を5%
以内に抑えることができる。また、温度変動(0℃〜75
℃)を考慮した場合にも、内部電源変動を7%以内に抑
えることができる。
FIG. 3 shows the fluctuation of the internal voltage V SS when the pMOS transistor shown in FIG. 2 is used as the internal circuit 3. First
By using the power supply conversion circuit shown in the figure, internal power supply fluctuation of 5% can be achieved against external power supply fluctuation of ± 10% at room temperature of 27 ° C.
Within. In addition, temperature fluctuation (0 ℃ ~ 75
Even in the case of taking account of (° C.), the fluctuation of the internal power supply can be suppressed within 7%.

第4図は特許請求範囲第2項の実施例であって、内部
電源電圧VSSが小さくなるように変動した場合、定電流
源の電流値を増加させることにより、一定電圧が得られ
るようにした回路である。
FIG. 4 shows an embodiment according to claim 2, wherein a constant voltage is obtained by increasing the current value of the constant current source when the internal power supply voltage V SS fluctuates to be small. It is a circuit.

電位変動検出回路7は、バイポーラトランジスタQ6
Q7および定電流源Iからなる差動増幅回路で構成され
る。バイポーラトランジスタQ6のベースにはVSS端子が
接続され、バイポーラトランジスタQ7のベースには定電
圧VREF2(−3.0V)が接続され、バイポーラトランジス
タQ6のコレクタから出力VCを発生している。また、カレ
ントミラー回路の電流源50と並列にpMOSトランジスタT1
が接続され、ゲートには電位変動検出回路の出力VCが接
続されている。
The potential fluctuation detection circuit 7 includes a bipolar transistor Q 6 ,
It consists of a differential amplifier circuit consisting of Q 7 and a constant current source I. The V SS terminal is connected to the base of the bipolar transistor Q 6, the constant voltage V REF2 (−3.0 V) is connected to the base of the bipolar transistor Q 7 , and the output V C is generated from the collector of the bipolar transistor Q 6. There is. In addition, the pMOS transistor T 1 is connected in parallel with the current source 50 of the current mirror circuit.
Is connected, and the output V C of the potential fluctuation detection circuit is connected to the gate.

以下に第4図の動作説明を行なう。 The operation of FIG. 4 will be described below.

内部電源電圧VSSが−3.0Vよりも小さくなるように変
動すると、電位変動検出回路7の出力VCが低電位側に変
動する。このとき、pMOSトランジスタT1が導通すためカ
レントミラー回路の電流源50の出力の電流すなわちカレ
ントミラー回路の入力電流I0がI0′に増加する。定電流
がI0′に増加すると、カレントミラー回路の出力電流は
I1′に増加するため内部電源電圧VSSは大きくなり、す
なわち低電位側に変動する。内部電源VSSが−3.0V以下
になると、クランプ回路6により内部電源は−3.0Vにク
ランプされるため一定電圧が得られる。
When the internal power supply voltage V SS fluctuates to be smaller than −3.0 V, the output V C of the potential fluctuation detection circuit 7 fluctuates to the low potential side. At this time, since the pMOS transistor T 1 becomes conductive, the current output from the current source 50 of the current mirror circuit, that is, the input current I 0 of the current mirror circuit increases to I 0 ′. When the constant current increases to I 0 ′, the output current of the current mirror circuit becomes
Since it increases to I 1 ′, the internal power supply voltage V SS increases, that is, changes to the low potential side. When the internal power supply V SS becomes −3.0 V or less, the clamp circuit 6 clamps the internal power supply at −3.0 V, so that a constant voltage is obtained.

第5図は第4図に示す電源変換回路において、内部回
路3に第2図に示すpMOSトランジスタを用い、そのイン
ピーダンスが小さくなった場合(ゲート電圧が−3.0Vか
ら−3.5Vに変動した場合)の電源変動回路の温度依存性
を示したものである。電位変動検出回路7とpMOSトラン
ジスタT1による制御回路を用いることにより、内部電源
変動を10%以内におさえることができる。
FIG. 5 shows the case where the pMOS transistor shown in FIG. 2 is used for the internal circuit 3 in the power conversion circuit shown in FIG. 4 and the impedance becomes small (when the gate voltage changes from −3.0V to −3.5V). ) Shows the temperature dependence of the power supply fluctuation circuit. By using the potential fluctuation detection circuit 7 and the control circuit composed of the pMOS transistor T 1 , fluctuations in the internal power supply can be suppressed within 10%.

第6図、第7図はメモリセルおよびメモリセルアレイ
を示したものであって、内部回路3に大電流が流れる場
合の実施例である。第1図、第4図に示す電源変換回路
により、メモリセルの動作時、非動作時にかかわらず、
第3図と同様常温27℃で外部電源変動±10%に対して、
内部電源変動を5%以内に抑えることができる。
FIG. 6 and FIG. 7 show a memory cell and a memory cell array, which are embodiments when a large current flows through the internal circuit 3. With the power conversion circuit shown in FIGS. 1 and 4, regardless of whether the memory cell is operating or not,
Similar to Fig. 3, when the external power supply fluctuation is ± 10% at room temperature of 27 ℃,
Internal power supply fluctuation can be suppressed within 5%.

第8図は電流源50の一実施例であって、内部回路3が
非動作時の場合に、定電流源を切り換えることにより、
電源変換回路全体の消費電力を削減する回路である。内
部回路3が非動作時の場合には、CS信号およびMOSトラ
ンジスタT10を用いて、定電流I0を定電流I2に切り換え
る。定電流I2を定電流I0よりも小さくすれば、定電流源
4に流れる電流も小さくなるため、電源変換回路全体の
消費電力を削減できる。
FIG. 8 shows an embodiment of the current source 50. By switching the constant current source when the internal circuit 3 is not operating,
This is a circuit that reduces the power consumption of the entire power conversion circuit. When the internal circuit 3 is not operating, the CS signal and the MOS transistor T 10 are used to switch the constant current I 0 to the constant current I 2 . If the constant current I 2 is made smaller than the constant current I 0 , the current flowing through the constant current source 4 also becomes small, so that the power consumption of the entire power supply conversion circuit can be reduced.

以上では、外部電源の一方の電位は共通に他方の電位
を上昇させて内部電源とする例について述べたが、本発
明はこのような場合に限らず、外部電源の一方の電位を
共通に他方の電位を下降させる場合にも、上記実施例の
結線やトランジスタの極性を変えることなどにより容易
に適用できる。また電源電圧の正負のことは問題ではな
い。
In the above, an example in which one potential of the external power source is commonly raised to raise the potential of the other to be the internal power source has been described, but the present invention is not limited to such a case, and one potential of the external power source is commonly used for the other. Also in the case of lowering the potential of, it can be easily applied by changing the connection of the above-mentioned embodiment or the polarity of the transistor. Also, whether the power supply voltage is positive or negative does not matter.

[効 果] 以上説明したように、本発明によれば、電源変換に要
する消費電力および占有面積を小さくでき変動の少ない
電源変換回路が得られる。
[Effect] As described above, according to the present invention, it is possible to obtain a power supply conversion circuit that can reduce power consumption and occupied area required for power supply conversion and that has little fluctuation.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の第1の実施例であり、第2図は内部回
路の実施例であり、第3図は第1図に示す電源変換回路
の外部電源変動依存性および温度依存性を示したもので
ある。第4図は本発明の第2の実施例であって、第5図
は第4図に示す電源変換回路の温度依存性を示したもの
である。第6図、第7図はメモリセルおよびメモリセル
アレイであって、内部回路の適用例である。また第8図
は電流源の実施例であり、第9図は従来の基準電圧発生
回路である。 1……電位変動検出回路、2……リミッタ回路 3……内部回路、4……定電流源 6……クランプ回路、7……電位変動検出回路 8……メモリセルアレイ 50……カレントミラー回路の電流源 51……カレントミラー回路 T1〜T10……MOSトランジスタ Q1〜Q7……バイポーラトランジスタ
FIG. 1 shows a first embodiment of the present invention, FIG. 2 shows an embodiment of an internal circuit, and FIG. 3 shows external power supply fluctuation dependence and temperature dependence of the power supply conversion circuit shown in FIG. It is shown. FIG. 4 shows the second embodiment of the present invention, and FIG. 5 shows the temperature dependence of the power supply conversion circuit shown in FIG. 6 and 7 show a memory cell and a memory cell array, which are examples of application of internal circuits. FIG. 8 shows an embodiment of the current source, and FIG. 9 shows a conventional reference voltage generating circuit. 1 ... Potential fluctuation detection circuit, 2 ... Limiter circuit 3 ... Internal circuit, 4 ... Constant current source 6 ... Clamp circuit, 7 ... Potential fluctuation detection circuit 8 ... Memory cell array 50 ... Current mirror circuit Current source 51 …… Current mirror circuit T 1 to T 10 …… MOS transistor Q 1 to Q 7 …… Bipolar transistor

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】LSI等に供給する外部電源の一方の端子電
位をLSI等の内部回路の内部電源の一方の端子電位と
し、外部電源の他方の端子電位は上昇または下降させる
ようレベル変換して上記内部電源の他方の端子電位とす
る電源変換回路において、カレントミラー回路で構成す
る定電流源を上記内部回路に直列に接続し、該直列回路
に外部電源電圧を印加し、かつ、上記内部回路と並列に
クランプ回路を設けたことを特徴とする電源変換回路。
Claim: What is claimed is: 1. One terminal potential of an external power supply supplied to an LSI or the like is used as one terminal potential of an internal power supply of an internal circuit of the LSI or the like, and the other terminal potential of the external power supply is level-converted to increase or decrease. In a power supply conversion circuit for setting the other terminal potential of the internal power supply, a constant current source configured by a current mirror circuit is connected in series to the internal circuit, an external power supply voltage is applied to the series circuit, and the internal circuit A power supply conversion circuit characterized in that a clamp circuit is provided in parallel with the power supply conversion circuit.
【請求項2】第1項記載の電源変換回路の構成におい
て、さらに、上記内部回路と定電流源との接続点に差動
増幅回路の基準電圧入力に対応する比較電圧入力を接続
し、該差動増幅回路の出力により、上記定電流源を構成
するカレントミラー回路の電流源に並列に接続したトラ
ンジスタを制御する回路を設けたことを特徴とする電源
変換回路。
2. The configuration of the power supply conversion circuit according to claim 1, further comprising connecting a comparison voltage input corresponding to a reference voltage input of a differential amplifier circuit to a connection point between the internal circuit and a constant current source, A power supply conversion circuit comprising a circuit for controlling a transistor connected in parallel with a current source of a current mirror circuit which constitutes the constant current source, according to an output of the differential amplifier circuit.
JP63154899A 1988-06-24 1988-06-24 Power conversion circuit Expired - Lifetime JP2693494B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63154899A JP2693494B2 (en) 1988-06-24 1988-06-24 Power conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63154899A JP2693494B2 (en) 1988-06-24 1988-06-24 Power conversion circuit

Publications (2)

Publication Number Publication Date
JPH01321705A JPH01321705A (en) 1989-12-27
JP2693494B2 true JP2693494B2 (en) 1997-12-24

Family

ID=15594393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63154899A Expired - Lifetime JP2693494B2 (en) 1988-06-24 1988-06-24 Power conversion circuit

Country Status (1)

Country Link
JP (1) JP2693494B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100446297B1 (en) * 2002-04-02 2004-08-30 삼성전자주식회사 Voltage generating circuit capable of supplying stable output voltage regardless of external input voltage

Also Published As

Publication number Publication date
JPH01321705A (en) 1989-12-27

Similar Documents

Publication Publication Date Title
US5525897A (en) Transistor circuit for use in a voltage to current converter circuit
US6177785B1 (en) Programmable voltage regulator circuit with low power consumption feature
JP3717492B2 (en) Power supply
TWI295879B (en)
US5266887A (en) Bidirectional voltage to current converter
JP3190943B2 (en) Bipolar / CMOS regulator circuit
JPH0265409A (en) Voltage clamp differential single end comparator
US4560921A (en) Comparator circuit with built in reference
JPH07105706B2 (en) Current switching type driver circuit
JPS60251414A (en) Improved type band gap voltage reference circuit
JP3045747B2 (en) Low dropout voltage regulator with low common current
US6885237B2 (en) Internal step-down power supply circuit
JPH05114291A (en) Generating circuit of reference voltage
JP2693494B2 (en) Power conversion circuit
US4737665A (en) Adjustable speed up circuit for TTL-type gates
EP0359171A2 (en) Circuit for sensing the transistor current waveform
CN115459378A (en) A battery protection circuit and system
JP2812103B2 (en) Slew rate increase circuit
JPH02177724A (en) output buffer circuit
JP3423694B2 (en) Circuit device for stabilizing the operating point of a transistor
US5262688A (en) Operational amplifier circuit
JP2771182B2 (en) Stabilized power supply circuit
JP2874459B2 (en) Semiconductor storage device
JPH0736506B2 (en) Voltage comparator
JP2745619B2 (en) Output circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070905

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 11

EXPY Cancellation because of completion of term