Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2697866B2 - A method for manufacturing a semiconductor device. - Google Patents
[go: Go Back, main page]

JP2697866B2 - A method for manufacturing a semiconductor device. - Google Patents

A method for manufacturing a semiconductor device.

Info

Publication number
JP2697866B2
JP2697866B2 JP63181240A JP18124088A JP2697866B2 JP 2697866 B2 JP2697866 B2 JP 2697866B2 JP 63181240 A JP63181240 A JP 63181240A JP 18124088 A JP18124088 A JP 18124088A JP 2697866 B2 JP2697866 B2 JP 2697866B2
Authority
JP
Japan
Prior art keywords
wire
capillary
bonding
wire bonding
ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63181240A
Other languages
Japanese (ja)
Other versions
JPH0231438A (en
Inventor
純久 工藤
徹 植栗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63181240A priority Critical patent/JP2697866B2/en
Publication of JPH0231438A publication Critical patent/JPH0231438A/en
Application granted granted Critical
Publication of JP2697866B2 publication Critical patent/JP2697866B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/015Manufacture or treatment of bond wires
    • H10W72/01551Changing the shapes of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • H10W72/07141Means for applying energy, e.g. ovens or lasers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07511Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07521Aligning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07531Techniques
    • H10W72/07532Compression bonding, e.g. thermocompression bonding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07531Techniques
    • H10W72/07532Compression bonding, e.g. thermocompression bonding
    • H10W72/07533Ultrasonic bonding, e.g. thermosonic bonding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5445Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/59Bond pads specially adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/921Structures or relative sizes of bond pads
    • H10W72/926Multiple bond pads having different sizes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/932Plan-view shape, i.e. in top view
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/936Multiple bond pads having different shapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置およびその製造技術、主としてワ
イヤボンディングパッドピッチの小さい半導体装置や高
周波用半導体装置の製造に適用して有効な技術に関す
る。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a manufacturing technique thereof, and more particularly to a technique effective when applied to the manufacture of a semiconductor device having a small wire bonding pad pitch and a semiconductor device for high frequency.

〔従来の技術〕[Conventional technology]

低雑音,高遮断周波数,高出力等の特長を有するマイ
クロ波トランジスタとして、閃亜鉛鉱型結晶構造の基体
を基にして形成された砒化ガリウム電界効果トランジス
タ(GaAs−FETと略す。)が広く知られている。また、
このGaAs−FETの一つとして、ショットキ障壁ゲート形
電界効果トランジスタ(MESFETとも称する。)が知られ
ている。GaAs−MESFETはn導電型の能動領域主面に設け
られたオーミック接触構造のソース・ドレイン電極と、
その中間に一つあるいは二つ設けられたショットキ接合
構造のゲート電極とからなり、シングルゲート構造ある
いはデユアルゲート構造を構成している。
Gallium arsenide field effect transistors (abbreviated as GaAs-FETs) formed based on a zinc-blende-type crystal structure substrate are widely known as microwave transistors having features such as low noise, high cut-off frequency, and high output. Have been. Also,
As one of the GaAs-FETs, a Schottky barrier gate type field effect transistor (also referred to as MESFET) is known. The GaAs-MESFET has a source / drain electrode having an ohmic contact structure provided on a main surface of an active region of n conductivity type;
One or two gate electrodes having a Schottky junction structure are provided in the middle thereof to form a single gate structure or a dual gate structure.

近年、GaAs−MESFETは衛星放送受信用半導体装置とし
ても使用されている。衛星放送受信用のSHF帯低雑音GaA
s−FETについては、たとえば、株式会社オーム社発行
「ナショナル テクニカル レポート(National Tech
nical Report)」1986年4月号、昭和61年4月18日発
行、P26〜P34に記載されている。この文献には、低雑音
化のためには、入力容量の低減が重要であり、記載され
ている半導体装置の場合には、寄生入力容量の低減のた
めに、チップ(半導体素子)上のボンディングパッド
(ワイヤボンディングパッド)の面積を必要最小限に設
計するとともに、セラミック製のパッケージを採用して
いる旨記載されている。
In recent years, GaAs-MESFETs have also been used as semiconductor devices for receiving satellite broadcasting. SHF band low noise GaAs for satellite broadcasting reception.
For s-FET, for example, see “National Technical Report (National Tech Report)” issued by Ohm Co., Ltd.
nical Report) ", April 1986, issued on April 18, 1986, pages 26 to 34. In this document, it is important to reduce the input capacitance in order to reduce noise. In the case of the semiconductor device described in this document, bonding on a chip (semiconductor element) is required to reduce the parasitic input capacitance. It describes that the area of the pad (wire bonding pad) is designed to be a necessary minimum and that a ceramic package is used.

一方、半導体素子の電極、すなわち、ワイヤボンディ
ングパッドとリードとを電気的に接続するワイヤボンデ
ィングは、たとえば、工業調査会発行「電子材料別冊」
昭和61年11月18日発行、P123〜P129に記載されているよ
うに、大別して熱圧着法(TC法),超音波熱圧着法(TS
法),超音波法(US法)のように3方式がある。前記熱
圧着法および超音波熱圧着法では、ワイヤの先端を球状
(ボール)化した後、このボール部分をキャピラリの先
端面で押し潰し、これによりワイヤ先端をワイヤボンデ
ィングパッドに圧着固定する。この圧着固定の際、超音
波熱圧着法ではキャピラリを振動させる。また、同文献
には、ワイヤの先端を電気トーチ(放電)でボール化す
る際、ボールの均一性向上のために負極性(ワイヤをプ
ラスとし、放電用電極をマイナスとする。)にすること
が記載されている。
On the other hand, the wire bonding for electrically connecting the electrode of the semiconductor element, that is, the wire bonding pad and the lead, is described in, for example, “Electronic Materials Supplement” issued by the Industrial Research Institute.
As described on pages 123 to 129 issued on November 18, 1986, thermocompression bonding (TC method) and ultrasonic thermocompression bonding (TS
Method) and ultrasonic method (US method). In the thermocompression bonding method and the ultrasonic thermocompression bonding method, after the tip of the wire is formed into a sphere (ball), the ball portion is crushed by the tip surface of the capillary, and the tip of the wire is fixed by pressure to the wire bonding pad. At the time of fixing by pressure bonding, the capillary is vibrated by the ultrasonic thermocompression bonding method. Also, in the same document, when the tip of a wire is formed into a ball with an electric torch (discharge), the polarity is made negative (the wire is plus and the discharge electrode is minus) to improve the uniformity of the ball. Is described.

また、同文献には、技術的問題点として以下のことが
記載されている。
In addition, the document describes the following as a technical problem.

すなわち、この文献には、「超LSI,ASIC品では高集積
化,多ピン化,表面実装化へと進展してきており,精度
要求は一段と強まっている。TSボンディングで70μmパ
ッドピッチ以下を想定した場合,ワイヤサイズ18〜20μ
m,圧着ボール径40〜50μm,総合位置精度±4〜±5μm
の装置が必要と予測しているが,現段階では100〜130μ
mが実用レベルと考えられる。
In other words, this document states that "Ultra LSI and ASIC products have been progressing toward higher integration, more pins, and surface mounting, and the accuracy requirements have been further strengthened. TS bonding assumed a pad pitch of 70 μm or less. In case, wire size 18-20μ
m, Crimp ball diameter 40 ~ 50μm, total position accuracy ± 4 ~ ± 5μm
Is expected to be required, but at this stage 100-130μ
m is considered to be a practical level.

微細ワイヤによるボール縮小は,もっとも効果的と思
われるが,ループコントロール性,樹脂封止時のワイヤ
流れおよびボルトネックキャピラリの品質,ライフ面で
の信頼性が課題である。」旨記載されている。
Ball shrinking using fine wires seems to be the most effective, but the issues are loop control, wire flow during resin sealing, the quality of the bolt neck capillary, and reliability in terms of life. "Is described.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

SHF帯用GaAs−FETは、各社とも小型特殊セラミックパ
ッケージを用いて寄生容量を低減させ、これにより高周
波特性を向上させている。また、このパッケージに封止
された半導体素子(チップ)とリードとを電気的に接続
するワイヤにあっては、ワイヤのインダクタンスを低く
するために、同一間を複数のワイヤで接続している。こ
のようにすると、ワイヤボンディング数が増大してもチ
ップサイズをそのままの大きさに保つためには、ワイヤ
ボンディングパッド(以下単にパッドとも称する。)の
パッドサイズは一辺が65μmの正方形(65μm□)以下
が要求される。
The SHF band GaAs-FETs all use small special ceramic packages to reduce the parasitic capacitance, thereby improving the high frequency characteristics. Further, in the wire for electrically connecting the semiconductor element (chip) and the lead sealed in this package, the same space is connected by a plurality of wires in order to reduce the inductance of the wire. In this case, in order to keep the chip size as it is even if the number of wire bonds increases, the pad size of the wire bonding pad (hereinafter, also simply referred to as a pad) is a square (65 μm square) having a side of 65 μm. The following are required:

ウエッジボンディングの場合では、超音波振動はワイ
ヤの延在方向に沿って加えられることと、ワイヤの超音
波振動による潰れ幅はそれ程大きくないことから、前記
65μm□のパッドに食み出すことなくボンディングがで
きる。
In the case of wedge bonding, the ultrasonic vibration is applied along the extending direction of the wire, and the crushing width of the wire due to the ultrasonic vibration is not so large.
Bonding can be performed without protruding into a 65 μm square pad.

しかし、熱圧着法(超音波熱圧着法)の場合は、ワイ
ヤの先端を球状(ボール)化し、これをキャピラリの先
端でリング状に押し潰してボンディングを行う構造から
して、押し潰しによる潰れ径はボールよりもさらに大き
くなる。したがって、直径が20μmのワイヤの場合、従
来のキャピラリでは潰れ径が70μm〜80μmとなるた
め、ワイヤボンディングの余裕度をも考慮した場合、ワ
イヤボンディングパッドは、たとえば、90μm□とな
る。このように、パッドが90μm□となる場合には、IC
等のようにパッドを並べて配設する構造におけるパッド
ピッチは、ショート防止のためのパッド間隔を、たとえ
ば、30μmとした場合、パッドピッチは、パッド寸法の
90μmとショート防止のためのパッド間隔30μmの和と
なる120μm程度となる。なお、この場合、ボール径は6
0μm前後に形成される。
However, in the case of the thermocompression bonding method (ultrasonic thermocompression bonding method), the tip of the wire is formed into a ball (ball), and the wire is crushed into a ring shape at the tip of the capillary to perform bonding. The diameter is even larger than the ball. Therefore, in the case of a wire having a diameter of 20 μm, the conventional capillary has a crushed diameter of 70 μm to 80 μm. Therefore, the wire bonding pad is 90 μm square, for example, in consideration of the margin of wire bonding. In this way, if the pad is 90 μm square, IC
The pad pitch in the structure in which the pads are arranged side by side, for example, is such that when the pad interval for preventing short circuit is, for example, 30 μm, the pad pitch is equal to the pad dimension.
It is about 120 μm, which is the sum of 90 μm and 30 μm pad interval for preventing short circuit. In this case, the ball diameter is 6
It is formed around 0 μm.

上述のように、パッドサイズを65μm□とした場合、
超音波法ではボンディングが可能であるが、従来の超音
波熱圧着法(熱圧着法)ではワイヤボンディングパッド
から潰れたボール部分を食み出すことなくボンディング
することはできなくなる。
As described above, when the pad size is 65 μm □,
Bonding is possible by the ultrasonic method, but bonding cannot be performed by the conventional ultrasonic thermocompression bonding method (thermocompression bonding method) without protruding the crushed ball portion from the wire bonding pad.

しかし、超音波法はボンディングに方向性があること
から、ボンディング装置のメカニズムが複雑となり、機
械のコストが高いとともに、量産性,信頼性が低い問題
がある。これに対して、熱圧着法(超音波熱圧着法)
は、ボンディングに際して方向性がなく量産向きのボン
ディング技術である。
However, since the ultrasonic method has directionality in bonding, the mechanism of the bonding apparatus is complicated, the cost of the machine is high, and the mass productivity and reliability are low. In contrast, thermocompression (ultrasonic thermocompression)
Is a bonding technique suitable for mass production without directivity during bonding.

本発明者は、使用するキャピラリの構造の改善、ボン
ディング方法の変更によって、より小さい寸法のワイヤ
ボンディングパッドに熱圧着(超音波熱圧着)法でワイ
ヤボンディングできる技術を検討した結果本発明をなし
た。
The inventor of the present invention has studied the technology capable of performing wire bonding to a smaller size wire bonding pad by thermocompression bonding (ultrasonic thermocompression bonding) by improving the structure of the capillary used and changing the bonding method. .

本発明の目的は、ワイヤボンディングパッドの小型化
を達成した半導体装置を提供することにある。
An object of the present invention is to provide a semiconductor device in which a wire bonding pad has been reduced in size.

本発明の他の目的は、ワイヤボンディングパッドの小
型化によって高周波特性が優れた半導体装置、たとえ
ば、SHF帯低雑音GaAs−FETを提供することにある。
Another object of the present invention is to provide a semiconductor device having excellent high-frequency characteristics due to downsizing of a wire bonding pad, for example, an SHF band low noise GaAs-FET.

本発明の他の目的は、ワイヤボンディングパッドの小
型化によるワイヤボンディングパッドピッチの縮小によ
って半導体素子の小型化を達成することにある。
It is another object of the present invention to achieve downsizing of a semiconductor device by reducing the wire bonding pad pitch by downsizing the wire bonding pad.

本発明の他の目的は、半導体素子の小型化によるパッ
ケージの小型化によってより小型の半導体装置を提供す
ることにある。
Another object of the present invention is to provide a smaller semiconductor device by downsizing a package by downsizing a semiconductor element.

本発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面からあきらかになる
であろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

〔課題を解決するための手段〕[Means for solving the problem]

本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記のとおりである。
The outline of a representative invention among the inventions disclosed in the present application will be briefly described as follows.

すなわち、本発明の超音波熱圧着法による半導体装置
の製造にあっては、キャピラリに挿入状態で案内された
ワイヤの先端をGaAs半導体素子のワイヤボンディングパ
ッドに固定する際に、ガイド孔が先端に向かって第1の
テーパ孔及び第2のテーパ孔によって2段階に順次拡が
ったキャピラリを用い、前記ワイヤの先端に、その径が
第1のテーパ孔最大径より大きく第2のテーパ孔の最大
径よりも小さな球状部分を形成し、この球状部分を、第
2のテーパ孔のテーパ面によって押圧し、第2のテーパ
孔の最大径よりも小さな最大径にて、前記ボンディング
パッドに熱圧着又は超音波熱圧着して、前記ワイヤをボ
ンディングパッドに固定する。
That is, in the manufacture of a semiconductor device by the ultrasonic thermocompression bonding method of the present invention, when fixing the tip of a wire guided in a state inserted into a capillary to a wire bonding pad of a GaAs semiconductor element, a guide hole is formed at the tip. Using a capillary which is sequentially expanded in two stages by a first tapered hole and a second tapered hole, the diameter of the wire at the tip of the wire is larger than the maximum diameter of the first tapered hole and the maximum diameter of the second tapered hole. A smaller spherical portion is formed, and the spherical portion is pressed by the tapered surface of the second tapered hole, and is thermocompression-bonded to the bonding pad with a maximum diameter smaller than the maximum diameter of the second tapered hole. The wires are fixed to the bonding pads by sonic thermocompression bonding.

〔作用〕[Action]

上記した手段によれば、本発明の超音波熱圧着法によ
る半導体装置の製造にあっては、キャピラリの先端のテ
ーパ孔の最大径部分はワイヤの先端のボールの潰れ径の
60μmに近似した63μmに設定されているとともに、直
径20μmのワイヤの先端のボールはボンディング時の潰
れにあって前記キャピラリのテーパ孔に充満するように
直径40μm〜50μmと小さく設定されている。したがっ
て、ボンディング時キャピラリはワイヤボンディングパ
ッドの表面から15μmの高さで停止させられる。この結
果、前記ボールはキャピラリのテーパ孔面で潰されてワ
イヤボンディングパッドに熱圧着されるが、潰れて拡が
る潰れ部はキャピラリのテーパ孔が形成する空間に納ま
り、テーパ孔の最大径部分から溢れ出ない。この結果、
ワイヤ先端のボールの潰れ径は60μm程度となるため、
ワイヤが接続されるワイヤボンディングパッドは65μm
□と小さくなる。
According to the above-described means, in manufacturing a semiconductor device by the ultrasonic thermocompression bonding method of the present invention, the maximum diameter portion of the tapered hole at the tip of the capillary is the diameter of the crushed ball at the tip of the wire.
The diameter of the wire is set to 63 μm, which is close to 60 μm, and the diameter of the ball at the tip of the wire having a diameter of 20 μm is set to a small value of 40 μm to 50 μm so as to fill the tapered hole of the capillary due to collapse during bonding. Therefore, at the time of bonding, the capillary is stopped at a height of 15 μm from the surface of the wire bonding pad. As a result, the ball is crushed by the tapered hole surface of the capillary and is thermocompression-bonded to the wire bonding pad. Does not appear. As a result,
Since the crushing diameter of the ball at the tip of the wire is about 60 μm,
65μm wire bonding pad to connect wires
□ and smaller.

〔実施例〕〔Example〕

以下図面を参照して本発明の一実施例について説明す
る。
An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例によるSHF帯低雑音GaAs−M
ESFETを構成する半導体装置を示す断面図、第2図は同
じくキャップを取り外した半導体装置の平面図、第3図
は同じくGaAs−MESFETを構成するチップを示す平面図、
第4図は同じくチップの構造を示す断面図、第5図〜第
14図は同じくGaAs−MESFETを構成する半導体装置の製造
における各工程での図であって、第5図はGaAs−MESFET
の製造に用いられるリードフレームを示す平面図、第6
図はリードフレームにベースを固定した状態を示す平面
図、第7図はベースとリードフレームとの結合状態を示
す一部の拡大底面図、第8図はベース上にチップが固定
されたリードフレームの断面図、第9図はワイヤボンデ
ィング装置の要部を示す正面図、第10図はキャピラリの
要部を示す断面図、第11図は先端がボール化されたワイ
ヤを保持するキャピラリの要部を示す断面図、第12図は
キャピラリによるボール部分の押し潰し状態を示す断面
図、第13図はキャピラリによって張られたワイヤを示す
断面図、第14図はベースにキャップが取り付けられた封
止状態を示す断面図である。
FIG. 1 shows an SHF band low noise GaAs-M according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a semiconductor device constituting an ESFET, FIG. 2 is a plan view of the semiconductor device also with a cap removed, FIG. 3 is a plan view showing a chip also constituting a GaAs-MESFET,
FIG. 4 is a sectional view showing the structure of the chip, and FIGS.
FIG. 14 is a view of each step in the manufacture of the semiconductor device constituting the GaAs-MESFET, and FIG. 5 is a GaAs-MESFET.
Plan view showing a lead frame used for manufacturing
FIG. 7 is a plan view showing a state where the base is fixed to the lead frame, FIG. 7 is a partially enlarged bottom view showing a state where the base and the lead frame are joined, and FIG. 8 is a lead frame where a chip is fixed on the base. , FIG. 9 is a front view showing a main part of a wire bonding apparatus, FIG. 10 is a cross-sectional view showing a main part of a capillary, and FIG. 11 is a main part of a capillary holding a ball-tipped wire. , FIG. 12 is a cross-sectional view showing a state in which a ball portion is crushed by a capillary, FIG. 13 is a cross-sectional view showing a wire stretched by a capillary, and FIG. 14 is a sealing in which a cap is attached to a base. It is sectional drawing which shows a state.

この実施例の半導体装置、すなわち、SHF帯低雑音GaA
s−FETを構成する半導体装置は、第1図および第2図に
示されるような構造となっている。半導体装置1は、第
2図に示されるように八角柱状のセラミックからなるパ
ッケージ2と、このパッケージ2の下面にそれぞれ一端
が取り付けられた複数のリード3とからなっている。前
記リード3はパッケージ2の中心を原点とするXY平面に
あって、それぞれXY軸方向に沿って十字状に延在してい
る。そして、±Y方向に延在する太いリードはソースリ
ード4となるとともに、+X方向に延在するリードはド
レインリード5となり、−X方向に延在するリードはゲ
ートリード6となっている。
The semiconductor device of this embodiment, that is, SHF band low noise GaAs
The semiconductor device constituting the s-FET has a structure as shown in FIG. 1 and FIG. As shown in FIG. 2, the semiconductor device 1 includes a package 2 made of an octagonal columnar ceramic, and a plurality of leads 3 each having one end attached to the lower surface of the package 2. The leads 3 are located on an XY plane whose origin is the center of the package 2 and extend in a cross shape along the XY axis direction. A thick lead extending in the ± Y direction is a source lead 4, a lead extending in the + X direction is a drain lead 5, and a lead extending in the −X direction is a gate lead 6.

パッケージ2はベース7と、このベース7の主面、す
なわち、上面を塞ぐキャップ8とからなっている。前記
ベース7は、セラミックからなる八角形板のベース本体
9と、このベース本体9の主面周縁部分に設けられた外
周が8角形枠状体からなるセラミックの枠部10とからな
っている。前記キャップ8は枠部10の上面で接合材11を
介して気密的に固定されている。前記ベース本体9にあ
っては、ベース本体9の主面からその周面および裏面に
亘って部分的に導体層12が設けられている。これら導体
層12は、ソース用導体層13,ドレイン用導体層14,ゲート
用導体層15となっている。前記ベース7は積層印刷法等
によって形成され、かつ焼成によって一体的に形成され
る。
The package 2 includes a base 7 and a cap 8 that covers a main surface of the base 7, that is, an upper surface. The base 7 includes a base body 9 of an octagonal plate made of ceramic, and a ceramic frame portion 10 having an outer periphery formed of an octagonal frame provided at a peripheral portion of a main surface of the base body 9. The cap 8 is air-tightly fixed on the upper surface of the frame 10 via a bonding material 11. In the base body 9, a conductor layer 12 is partially provided from the main surface of the base body 9 to the peripheral surface and the back surface thereof. These conductor layers 12 are a conductor layer 13 for source, a conductor layer 14 for drain, and a conductor layer 15 for gate. The base 7 is formed by a lamination printing method or the like, and is integrally formed by firing.

前記ソースリード4およびドレインリード5ならびに
ゲートリード6は、前記ベース7の下面に延在するソー
ス用導体層13,ドレイン用導体層14,ゲート用導体層15に
対応して、それぞれ接合材16を介して接続されている。
なお、各リード3はその表面にメッキ膜17が設けられて
いる。
The source lead 4, the drain lead 5, and the gate lead 6 form a bonding material 16 corresponding to the source conductor layer 13, the drain conductor layer 14, and the gate conductor layer 15 extending on the lower surface of the base 7. Connected through.
Each lead 3 is provided with a plating film 17 on its surface.

一方、前記ベース7におけるベース本体9にあって
は、前述の様に、ベース本体9の主面からその周面およ
び裏面に亘って、ソース用導体層13,ドレイン用導体層1
4,ゲート用導体層15がそれぞれ設けられている。そし
て、前記ソース用導体層13は、ベース本体9の主面で
は、第2図に示されるように、中心を通る幅広のチップ
搭載部20を形作っている。このチップ搭載部20は中央が
最も幅が狭く、ベース本体9の周縁に向かうにつれて拡
開する鼓形状となっている。そして、このチップ搭載部
20の中央には、銀ペースト等からなる接合材21を介して
SHF帯低雑音GaAs−FETのチップ(半導体素子)22が搭載
されている。また、前記ベース本体9の主面におけるド
レイン用導体層14およびゲート用導体層15は、それぞれ
ワイヤボンディング部23,24を形成している。そしてこ
れらワイヤボンディング部23,24には、前記チップ22の
ドレイン用ワイヤボンディングパッド(ドレイン電極)
25,ゲート用ワイヤボンディングパッド(ゲート電極)2
6に一端が固定されたワイヤ27の他端が固定されてい
る。また、前記チップ22の主面のソース用ワイヤボンデ
ィングパッド(ソース電極)28と、ソース用導体層13と
はワイヤ27によって電気的に接続されている。前記ドレ
イン用ワイヤボンディングパッド25およびゲート用ワイ
ヤボンディングパッド26は単一であるが、ソース用ワイ
ヤボンディングパッド28は2個所に設けられているとと
もに、各個所には2本のワイヤ27が並んで接続できるよ
うになっている。したがって、ゲート(G)電極および
ドレイン(D)電極は1本のワイヤ27で導体層12に接続
されるが、ソース(S)電極は4本のワイヤ27で導体層
12に接続されることになる。この結果、ソース電極に接
続されるワイヤのインダクタンスが小さくなる。
On the other hand, in the base body 9 of the base 7, as described above, the source conductor layer 13 and the drain conductor layer 1 extend from the main surface to the peripheral surface and the back surface of the base body 9.
4, a gate conductor layer 15 is provided. The source conductor layer 13 forms a wide chip mounting portion 20 passing through the center on the main surface of the base body 9 as shown in FIG. The chip mounting portion 20 has the narrowest width at the center and has a drum shape that expands toward the periphery of the base body 9. And this chip mounting part
At the center of 20, there is a bonding material 21 made of silver paste etc.
An SHF band low noise GaAs-FET chip (semiconductor element) 22 is mounted. The drain conductor layer 14 and the gate conductor layer 15 on the main surface of the base body 9 form wire bonding portions 23 and 24, respectively. The wire bonding portions 23 and 24 include a wire bonding pad (drain electrode) for the drain of the chip 22.
25, Gate wire bonding pad (gate electrode) 2
The other end of the wire 27 whose one end is fixed to 6 is fixed. A source wire bonding pad (source electrode) 28 on the main surface of the chip 22 and the source conductor layer 13 are electrically connected by wires 27. Although the drain wire bonding pad 25 and the gate wire bonding pad 26 are single, the source wire bonding pad 28 is provided at two places, and two wires 27 are connected side by side at each place. I can do it. Therefore, the gate (G) electrode and the drain (D) electrode are connected to the conductor layer 12 by one wire 27, while the source (S) electrode is connected to the conductor layer 12 by four wires 27.
It will be connected to 12. As a result, the inductance of the wire connected to the source electrode decreases.

ところで、前記ワイヤ27は超音波熱圧着法によって接
続されている。ワイヤ27が接続されるチップ22は、第3
図および第4図に示されるような構造となっている。こ
のSHF帯低雑音GaAs−FETチップ22は、同図に示されるよ
うに、ソース電極30とドレイン電極31との間に一本のゲ
ート電極32を設けた、シングル・ゲート構造となってい
る。チップ22は半絶縁性GaAs基板33と、この主面に形成
されたバッファ層34と、このバッファ層34の上に形成さ
れたn形の能動層35と、この能動層35の両側部上にそれ
ぞれ設けられたn+形のオーミックコンタクト層36とから
なっている。前記オーミンクコンタクト層36上には、別
々にソース電極30およびドレイン電極31が設けられてい
る。前記ソース電極30およびドレイン電極31はAuGe/Ni/
Auで形成されている。また、これらソース電極30とドレ
イン電極31との間の能動層35上、厳密に言えば、リセス
エッチングされて形成されたリセス溝底には、Alからな
るゲート電極32が設けられている。また、前記チップ22
の主面はパッシベーション膜37で被われている。また、
第3図および第4図に示されるように、このパッシベー
ション膜37で被われない領域に、前述のようなドレイン
用ワイヤボンディングパッド25,ゲート用ワイヤボンデ
ィングパッド26,ソース用ワイヤボンディングパッド28
が形成されている。これらワイヤボンディングパッド2
5,26,28は、この従来の半導体素子に比較して小さくな
っている。すなわち、ドレイン用ワイヤボンディングパ
ッド25,ゲート用ワイヤボンディングパッド26は辺a,bの
長さがそれぞれ65μmとなる矩形(正方形)となってい
る。また、ソース用ワイヤボンディングパッド28は、並
べて2本のワイヤ27を接続することから、一辺cの長さ
は65μmと前記ドレイン用ワイヤボンディングパッド25
およびソース用ワイヤボンディングパッド28と同じであ
るが、他の辺dの長さは150μm±15μmと長くなって
いる。そして、これらワイヤボンディングパッド25,26,
28には、潰れ部38が60μm程度となる直径20μmのワイ
ヤ27が接続されている。潰れ部38の潰れ径を小さくして
行うワイヤボンディング方法については後述する。
Incidentally, the wires 27 are connected by an ultrasonic thermocompression bonding method. The chip 22 to which the wire 27 is connected is
The structure is as shown in FIG. 4 and FIG. The SHF band low noise GaAs-FET chip 22 has a single gate structure in which one gate electrode 32 is provided between a source electrode 30 and a drain electrode 31, as shown in FIG. The chip 22 includes a semi-insulating GaAs substrate 33, a buffer layer 34 formed on the main surface, an n-type active layer 35 formed on the buffer layer 34, and two sides of the active layer 35. Each of them is provided with an n + -type ohmic contact layer 36. On the ohmic contact layer 36, a source electrode 30 and a drain electrode 31 are separately provided. The source electrode 30 and the drain electrode 31 are made of AuGe / Ni /
Made of Au. In addition, a gate electrode 32 made of Al is provided on the active layer 35 between the source electrode 30 and the drain electrode 31, more specifically, at the bottom of the recess groove formed by the recess etching. In addition, the chip 22
Is covered with a passivation film 37. Also,
As shown in FIGS. 3 and 4, in regions not covered by the passivation film 37, the above-described drain wire bonding pads 25, gate wire bonding pads 26, and source wire bonding pads 28 are formed.
Are formed. These wire bonding pads 2
5, 26 and 28 are smaller than the conventional semiconductor device. That is, the drain wire bonding pad 25 and the gate wire bonding pad 26 have a rectangular shape (square) with sides a and b each having a length of 65 μm. Further, since the source wire bonding pad 28 connects the two wires 27 side by side, the length of one side c is 65 μm, and the length of the side wire c is 65 μm.
And the source wire bonding pad 28, but the length of the other side d is as long as 150 μm ± 15 μm. And these wire bonding pads 25, 26,
The wire 27 is connected to the wire 27 having a diameter of 20 μm and the crushed portion 38 having a diameter of about 60 μm. A wire bonding method performed by reducing the collapse diameter of the collapse portion 38 will be described later.

つぎに、このような半導体装置の製造方法について説
明する。
Next, a method for manufacturing such a semiconductor device will be described.

この実施例のSHF帯低雑音GaAs−FETの製造にあって
は、第5図に示されるようなリードフレーム39が使用さ
れる。このリードフレーム39は、たとえば、鉄−ニッケ
ル合金,鉄−ニッケル−コバルト合金,銅合金等の0.15
mm〜0.2mm程度の厚さの金属板をエッチングにより、あ
るいは精密プレスによってパターニングすることによっ
て形成される。また、リードフレーム39の表面には金メ
ッキ等のメッキ膜17が設けられている(第8図参照)。
このリードフレーム39は単一の半導体装置を製造するた
めの単位リードフレームパターンを複数直列に配した形
状となっている。すなわち、このリードフレーム39は、
第5図に示されるように、平行に延在する一対の横枠40
と、この横枠40に対して直交しかつ一対の横枠40を連結
する縦枠41とを有している。前記縦枠41は一定間隔に配
設されていることから、隣合う一対の縦枠41と一対の横
枠40によって枠が形成されることになる。そして、この
枠領域が単位リードフレームパターンを構成する。前記
枠の各対角線に沿って各枠の隅から片持梁式のリード3
が突出している。リード3のうちソースリード4は、一
方の対角線の各隅からそれぞれ突出し対角線に沿って枠
の中心部近傍にまで延在している。また、ドレインリー
ド5およびゲートリード6は他の対角線のそれぞれの端
である枠の他の2隅から突出し、前記ソースリード4に
接触することなく枠の中心部近傍にまで延在している。
前記ソースリード4は太く形成されている。なお、前記
横枠40にはガイド孔42および切欠部43が設けられてい
る。これらガイド孔42および切欠部43は、リードフレー
ム39のガイドテーブル上での移送や位置決め等に利用さ
れる。
In manufacturing the SHF band low noise GaAs-FET of this embodiment, a lead frame 39 as shown in FIG. 5 is used. The lead frame 39 is made of, for example, 0.15 of iron-nickel alloy, iron-nickel-cobalt alloy, copper alloy or the like.
It is formed by etching a metal plate having a thickness of about mm to 0.2 mm or patterning it by a precision press. Further, a plating film 17 such as gold plating is provided on the surface of the lead frame 39 (see FIG. 8).
The lead frame 39 has a shape in which a plurality of unit lead frame patterns for manufacturing a single semiconductor device are arranged in series. That is, this lead frame 39
As shown in FIG. 5, a pair of horizontal frames 40 extending in parallel
And a vertical frame 41 that is orthogonal to the horizontal frame 40 and connects the pair of horizontal frames 40. Since the vertical frames 41 are arranged at regular intervals, a frame is formed by a pair of adjacent vertical frames 41 and a pair of horizontal frames 40. This frame area constitutes a unit lead frame pattern. Cantilever type lead 3 from each corner of each frame along each diagonal of said frame
Is protruding. The source leads 4 of the leads 3 protrude from each corner of one diagonal line and extend along the diagonal line to near the center of the frame. The drain lead 5 and the gate lead 6 protrude from the other two corners of the frame, which are the respective ends of the other diagonal lines, and extend to near the center of the frame without contacting the source lead 4.
The source lead 4 is formed thick. The horizontal frame 40 is provided with a guide hole 42 and a notch 43. These guide holes 42 and cutouts 43 are used for transferring and positioning the lead frame 39 on the guide table.

このようなリードフレーム39に対して、第6図に示さ
れるように、ベース7が取り付けられる。ベース7はベ
ース本体9および枠部10からなっている。そこで、ベー
ス本体9の下面に延在する各導体層12(ソース用導体層
13,ドレイン用導体層14,ゲート用導体層15)をリードフ
レーム39の各リード3に対面させ、銀ペースト等からな
る接合材16を介して接続される(第7図および第8図参
照)。リードフレーム39に固定されたベース7の主面の
中央には、鼓状のソース用導体層13、すなわち、チップ
搭載部20が現れるようになる。また、このチップ搭載部
20の中央の両側のベース本体9主面には、それぞれドレ
イン用導体層14およびゲート用導体層15のワイヤボンデ
ィング部23,24が現れるようになる。
The base 7 is attached to such a lead frame 39 as shown in FIG. The base 7 includes a base body 9 and a frame 10. Therefore, each conductor layer 12 (source conductor layer) extending on the lower surface of the base body 9 is formed.
13, the drain conductor layer 14 and the gate conductor layer 15) face the respective leads 3 of the lead frame 39 and are connected via a bonding material 16 made of silver paste or the like (see FIGS. 7 and 8). . At the center of the main surface of the base 7 fixed to the lead frame 39, the drum-shaped source conductor layer 13, that is, the chip mounting portion 20, comes to appear. Also, this chip mounting part
The wire bonding portions 23 and 24 of the drain conductor layer 14 and the gate conductor layer 15 respectively appear on the main surfaces of the base body 9 on both sides at the center of 20.

つぎに、第8図に示されるように、前記チップ搭載部
20の中央には銀ペースト等からなる接合材21を介してSH
F帯低雑音GaAs−FETチップ22が固定される。また、この
チップ(半導体素子)22の単一のドレイン用ワイヤボン
ディングパッド25およびゲート用ワイヤボンディングパ
ッド26とワイヤボンディング部23,24はワイヤ27によっ
て接続される。また、前記ゲート用ワイヤボンディング
パッド26の両側に位置するソース用ワイヤボンディング
パッド28とチップ搭載部20とは、それぞれ2本のワイヤ
27で接続される(第2図参照)。このワイヤ27の接続は
超音波熱圧着法によって行われる。
Next, as shown in FIG.
At the center of 20 via a bonding material 21 made of silver paste etc.
The F band low noise GaAs-FET chip 22 is fixed. Further, the single wire bonding pad 25 for drain and the wire bonding pad 26 for gate of the chip (semiconductor element) 22 are connected to the wire bonding portions 23 and 24 by wires 27. Further, the source wire bonding pad 28 and the chip mounting portion 20 located on both sides of the gate wire bonding pad 26 respectively have two wires.
Connected at 27 (see FIG. 2). The connection of the wire 27 is performed by an ultrasonic thermocompression bonding method.

また、これが本発明の特徴の一つであるが、この超音
波熱圧着法にあっては、第10図に示されるような特徴な
構造のキャピラリ50が使用される。このキャピラリ50
は、一般のキャピラリと同様に筒状構造となり、その中
央を貫いて金からなるワイヤ27を案内するガイド孔51を
有している。このガイド孔51はワイヤ27の挿入の便宜さ
を考慮してテーパ孔となっているが、その下端では、た
とえば、ワイヤ27を案内するためにeなる直径の等径の
孔となっている。また、このガイド孔51に同心円的に連
なってθ(この実施例ではθは90度)なる拡開角度を有
する第1のテーパ孔52と、この第1のテーパ孔52に連な
る拡開角度α(この実施例ではαは130度)の第2のテ
ーパ孔53とからテーパ孔54を有している。この例のキャ
ピラリ50は、20μmの直径のワイヤ27を使用する構造と
なっていることから、前記ガイド孔51の直径eは25μm
となっている。また、前記第1のテーパ孔52から第2の
テーパ孔53に変わる境界の直径fは33μmとなってい
る。さらに、第2のテーパ孔53の最大直径、すなわち、
下端の直径gは63μmに設定されている。また、この例
では、一辺の長さが65μmのワイヤボンディングパッド
に60μm程度の潰れ径を有するようにワイヤボンディン
グを行うこと、また、近接して2本のワイヤを接続する
ことから、キャピラリ50の先端(下端)の直径は出来る
限り小さく形成され、たとえば、隣合うワイヤのピッチ
が90μm〜95μm程度にワイヤボンディングできるよう
になっている。
This is one of the features of the present invention. In this ultrasonic thermocompression bonding method, a capillary 50 having a characteristic structure as shown in FIG. 10 is used. This capillary 50
Has a cylindrical structure like a general capillary, and has a guide hole 51 for guiding the gold wire 27 through the center thereof. The guide hole 51 is a tapered hole in consideration of the convenience of the insertion of the wire 27, and at the lower end thereof, for example, is a hole having an equal diameter e for guiding the wire 27. A first tapered hole 52 concentrically connected to the guide hole 51 and having an expansion angle of θ (θ is 90 degrees in this embodiment), and an expansion angle α connected to the first tapered hole 52. A second tapered hole 53 (α is 130 degrees in this embodiment) and a tapered hole 54 are provided. Since the capillary 50 of this example has a structure using the wire 27 having a diameter of 20 μm, the diameter e of the guide hole 51 is 25 μm.
It has become. The diameter f at the boundary where the first tapered hole 52 changes to the second tapered hole 53 is 33 μm. Furthermore, the maximum diameter of the second tapered hole 53, that is,
The diameter g of the lower end is set to 63 μm. Further, in this example, since the wire bonding is performed so as to have a collapse diameter of about 60 μm on a wire bonding pad having a side length of 65 μm, and two wires are connected in close proximity, the capillary 50 The diameter of the tip (lower end) is formed as small as possible. For example, wire bonding can be performed so that the pitch between adjacent wires is about 90 μm to 95 μm.

また、前記キャピラリ50に挿入保持されるワイヤ27の
先端の球状化部分、すなわち、ボール55は、第11図に示
されるように、前記第2のテーパ孔53の最大径部分より
も小さく、たとえば、40μm〜50μmの大きさに形成さ
れる。そして、ワイヤボンディングパッド径w(w=65
μm)に対して超音波熱圧着によって接続が行われる。
また、後述するが、このキャピラリ50は、第12図に示さ
れるように、ワイヤボンディングパッド56の表面からh
なる高さの位置で下降を停止するようにボンディングが
行われ、前記ワイヤ27のボール55が所望程度押し潰され
て熱圧着(この例では超音波熱圧着)が行われる。この
際、押し潰されるボール55は、キャピラリ50がワイヤボ
ンディングパッド56の表面からhなる高さで停止するた
め、その押し潰しによる迫り出し縁は、前記第2のテー
パ孔53の最大径部分から溢れ出るようなことはなくな
る。したがって、固定されたワイヤ27の潰れ部38の直径
(潰れ径m)は、第2のテーパ孔53の最大径gの63μm
に満たない60μm直径程度となる。
Further, the spherical portion at the tip of the wire 27 inserted and held in the capillary 50, that is, the ball 55 is smaller than the maximum diameter portion of the second tapered hole 53 as shown in FIG. , 40 μm to 50 μm. Then, the wire bonding pad diameter w (w = 65)
μm) is connected by ultrasonic thermocompression bonding.
Further, as will be described later, the capillary 50 is moved from the surface of the wire bonding pad 56 as shown in FIG.
Bonding is performed so as to stop descending at a certain height, the ball 55 of the wire 27 is crushed to a desired degree, and thermocompression bonding (in this example, ultrasonic thermocompression bonding) is performed. At this time, since the crushed ball 55 stops at a height of h from the surface of the wire bonding pad 56, the protruding edge of the crushed ball 55 extends from the maximum diameter portion of the second tapered hole 53. No more overflowing. Therefore, the diameter (crushed diameter m) of the crushed portion 38 of the fixed wire 27 is 63 μm, which is the maximum diameter g of the second tapered hole 53.
Less than about 60 μm in diameter.

つぎに、このようなキャピラリ50を装備するワイヤボ
ンディング装置について説明する。
Next, a wire bonding apparatus equipped with such a capillary 50 will be described.

ワイヤボンディング装置は、第9図に示されるよう
に、大別してワークであるリードフレーム39を載置する
テーブル60と、ボンディングユニット61とからなってい
る。前記テーブル60上にはリードフレーム39が載置さ
れ、図示しない移送機構によってリードフレーム39がそ
の長手方向に間欠的に移送される。また、このテーブル
60には、ヒートブロック62が内蔵されていて、載置され
たリードフレーム39を所望温度に加熱し、超音波熱圧着
が確実に行えるようになっている。
As shown in FIG. 9, the wire bonding apparatus is roughly composed of a table 60 on which a lead frame 39, which is a work, is placed, and a bonding unit 61. A lead frame 39 is placed on the table 60, and the lead frame 39 is intermittently transferred in the longitudinal direction by a transfer mechanism (not shown). Also this table
A heat block 62 is built in the unit 60, and the mounted lead frame 39 is heated to a desired temperature so that ultrasonic thermocompression bonding can be reliably performed.

一方、前記ボンディングユニット61は、前記テーブル
60の側方に配設されたXYテーブル63と、このXYテーブル
63上に取り付けられたボンディングヘッド64と、このボ
ンディングヘッド64から前記テーブル60上に延在するボ
ンディングアーム65と、一対のクランプアーム66,67か
らなるクランプ機構68等からなっている。前記ボンディ
ングアーム65の先端には、前述のような構造のキャピラ
リ50が取り付けられている。そして、このキャピラリ50
のガイド孔51には、金からなるワイヤ(金ワイヤ)27が
挿入される。また、前記クランプ機構68の一対のクラン
プアーム66,67の先端は、図示しない電磁プランジャの
オン・オフ動作により、必要に応じて前記キャピラリ50
の上方でワイヤ27をクランプするようになっている。ま
た、前記ワイヤ27はクランプアーム66から突出する支持
アーム69の先端に取り付けられたリング状のガイド70に
挿入されて案内されている。なお、前記ワイヤ27は図示
しないリール等から解き出されるとともに、常時バック
テンションが加わり、ワイヤ27の先端がキャピラリ50内
に引き込まれるようになっている。
On the other hand, the bonding unit 61
XY table 63 arranged on the side of 60 and this XY table
It comprises a bonding head 64 mounted on 63, a bonding arm 65 extending from the bonding head 64 onto the table 60, a clamp mechanism 68 including a pair of clamp arms 66 and 67, and the like. The capillary 50 having the above-described structure is attached to the tip of the bonding arm 65. And this capillary 50
A wire 27 made of gold (gold wire) is inserted into the guide hole 51. The tip of the pair of clamp arms 66 and 67 of the clamp mechanism 68 is turned on and off by an electromagnetic plunger (not shown), and the capillary 50
Is clamped above the wire 27. The wire 27 is inserted into and guided by a ring-shaped guide 70 attached to the tip of a support arm 69 projecting from the clamp arm 66. The wire 27 is unwound from a reel or the like (not shown), and a back tension is constantly applied, so that the tip of the wire 27 is drawn into the capillary 50.

他方、前記キャピラリ50の側方には、ワイヤ27をも含
んでワイヤ球状化機構が構成されている。このワイヤ球
状化機構は、必要に応じてキャピラリ50の先端に望む放
電電極71を有している。また、この放電電極71とワイヤ
27は電源回路72に接続され、前記ワイヤ27は陽極(+)
に、前記放電電極71は陰極(−)となるように設定され
る。ワイヤ27を陽極にすることによって、放電はワイヤ
27の先端で発生し、直径の小さな安定したボール55が再
現性良く形成される。このような放電によって、ボール
55の直径はワイヤ27の直径の2.0倍〜2.5倍程度に形成さ
れる。したがって、20μm直径のワイヤ27の場合には、
ボール55の直径は40μm〜50μm程度に形成される。ま
た、ワイヤの球状化をより安定化するために、前記放電
電極71に沿ってガス噴射管73が配設されている。そし
て、このガス噴射管73にはガス供給源74が接続されてい
る。さらに、前記ガス噴射管73内には、ガス75を所望温
度に加熱するヒータ76が内蔵されている。
On the other hand, on the side of the capillary 50, a wire spheroidizing mechanism including the wire 27 is configured. This wire spheroidizing mechanism has a desired discharge electrode 71 at the tip of the capillary 50 as required. In addition, this discharge electrode 71 and the wire
27 is connected to a power supply circuit 72, and the wire 27 is an anode (+)
In addition, the discharge electrode 71 is set to be a cathode (-). By making wire 27 the anode, the discharge
A stable ball 55 generated at the tip of 27 and having a small diameter is formed with good reproducibility. By such discharge, the ball
The diameter of 55 is formed to be about 2.0 to 2.5 times the diameter of wire 27. Therefore, in the case of a wire 27 having a diameter of 20 μm,
The diameter of the ball 55 is formed to be about 40 μm to 50 μm. Further, a gas injection tube 73 is provided along the discharge electrode 71 in order to further stabilize the spheroidization of the wire. A gas supply source 74 is connected to the gas injection pipe 73. Further, a heater 76 for heating the gas 75 to a desired temperature is built in the gas injection pipe 73.

このようなワイヤ球状化機構にあっては、前記クラン
プ機構68によってワイヤ27を保持する。この保持の状態
では、ワイヤ27の先端はキャピラリ50の先端から突出し
ている。そこで、前記放電電極71を動作させてキャピラ
リ50の下方に前進させ、放電電極71の先端をワイヤ27の
真下に位置させる。この状態で、前記ガス噴射管73から
ガス75をワイヤ27の先端部分に吹き出し、ワイヤ27の先
端部分をガス75で取り囲む。前記ガス75は、たとえば、
窒素ガスと水素ガスとからなり、還元性のガスとなって
いて、ワイヤの酸化を防止できるようになっている。し
たがって、この還元性雰囲気下でワイヤ27と放電電極71
との間で放電させることによって、ワイヤ27の先端には
40μm〜50μmのボール55が形成されることになる。な
お、従来の熱圧着法または超音波熱圧着法の場合には、
ワイヤ直径が20μmのワイヤの場合のボール55の直径は
70μm〜80μmが一般的であるが、この実施例では、こ
れが本発明の特徴の一つであるが、ボール55の直径を40
μm〜50μmとしていることにある。これは、前述のよ
うに、ボール55をキャピラリ50のガイド孔51に連なるテ
ーパ孔54のみでボール55を押し潰した際、押し潰された
ボール55の潰れ部38がテーパ孔54から食み出して、従来
のようにキャピラリ50の先端の平坦面域に溢れ出ないよ
うにするためである。
In such a wire spheroidizing mechanism, the wire 27 is held by the clamp mechanism 68. In this holding state, the tip of the wire 27 protrudes from the tip of the capillary 50. Therefore, the discharge electrode 71 is operated to advance below the capillary 50, and the tip of the discharge electrode 71 is positioned directly below the wire 27. In this state, the gas 75 is blown out from the gas injection pipe 73 to the tip of the wire 27, and the tip of the wire 27 is surrounded by the gas 75. The gas 75 is, for example,
It is composed of a nitrogen gas and a hydrogen gas and is a reducing gas, so that oxidation of the wire can be prevented. Therefore, in this reducing atmosphere, the wire 27 and the discharge electrode 71
Between the wire 27 and the tip of the wire 27
A ball 55 of 40 μm to 50 μm is formed. In the case of the conventional thermocompression bonding method or ultrasonic thermocompression bonding method,
When the wire diameter is 20 μm, the diameter of the ball 55 is
70 μm to 80 μm is generally used. In this embodiment, this is one of the features of the present invention.
μm to 50 μm. This is because, as described above, when the ball 55 is crushed only by the tapered hole 54 connected to the guide hole 51 of the capillary 50, the crushed portion 38 of the crushed ball 55 protrudes from the tapered hole 54. This is to prevent the tip of the capillary 50 from overflowing into the flat surface area as in the related art.

このようにワイヤ27の先端にボール55が形成される
と、前記ワイヤ球状化機構の放電電極71はキャピラリ50
の下方域から外れる。その後、クランプ機構68のクラン
プ動作が解除される。この結果、ワイヤ27はバックテン
ションによってワイヤ27の先端がキャピラリ50のガイド
孔51内に引き込まれる。しかし、ワイヤ27の先端にはボ
ール55が形成されていることから、第11図に示されるよ
うに、このボール55がキャピラリ50のガイド孔51の縁、
厳密に言えば、テーパ孔54のテーパ面に当たって静止す
る。
When the ball 55 is formed at the tip of the wire 27 in this manner, the discharge electrode 71 of the wire spheroidizing mechanism is connected to the capillary 50.
Out of the lower area of. Thereafter, the clamp operation of the clamp mechanism 68 is released. As a result, the tip of the wire 27 is drawn into the guide hole 51 of the capillary 50 by the back tension. However, since the ball 55 is formed at the tip of the wire 27, as shown in FIG. 11, the ball 55 is connected to the edge of the guide hole 51 of the capillary 50,
Strictly speaking, it comes to rest on the tapered surface of the tapered hole 54.

つぎに、ボンディングユニット61が動作して、第13図
に示されるように、第1ボンディング部であるチップ22
のワイヤボンディングパッド56と、第2ボンディング部
であるベース7の導体層12間にワイヤ27が張られる。
Next, the bonding unit 61 is operated, and as shown in FIG.
The wire 27 is stretched between the wire bonding pad 56 and the conductive layer 12 of the base 7 as the second bonding portion.

すなわち、前記ボンディングアーム65が降下動作する
ことによって、キャピラリ50が矢印で示されるように下
降し、ワイヤ27のボール55をワークの一部であるチップ
22の電極、たとえば、ドレイン用ワイヤボンディングパ
ッド25なるワイヤボンディング56に圧着する。また、キ
ャピラリ50はボール55を圧着するばかりでなく、超音波
振動が付加されるため、ボール55はキャピラリ50の第1
のテーパ孔52および第2のテーパ孔53によるテーパ孔54
のテーパ孔面でのみ押し潰されて超音波熱圧着によって
ワイヤボンディングパッド56に固定される。この際、前
記ワイヤボンディングパッド56の表面から高さhの位置
で停止し、それ以上は下降しないように制御される。
That is, by the lowering operation of the bonding arm 65, the capillary 50 is lowered as shown by the arrow, and the ball 55 of the wire 27 is turned into a chip which is a part of the work.
22 electrodes, for example, a wire bonding 56 which is a wire bonding pad 25 for drain. In addition, the capillary 50 not only presses the ball 55 but also applies ultrasonic vibration.
Hole 54 formed by the tapered hole 52 and the second tapered hole 53
And is fixed to the wire bonding pad 56 by ultrasonic thermocompression bonding. At this time, control is performed so as to stop at a position of height h from the surface of the wire bonding pad 56 and not to descend any more.

これは、キャピラリ50をワイヤボンディングパッド56
に接触するほど降下させると、折角40μm〜50μmとボ
ール55の直径を小さくし、かつキャピラリ50のガイド孔
51に連なって押し潰された潰れ部38を収容する空間を設
けても、この空間から潰れ部38が溢れ出し、キャピラリ
50の先端の平坦な面で押し潰され、結果として、第2の
テーパ孔53の最大径gの63μmよりも大きくなり、従来
と同様に70μmあるいは80μmに及ぶ直径の潰れ径を有
する潰れ部38となってしまうからである。したがって、
この実施例では、第12図に示されるように、潰れ部38の
潰れ径mは前記キャピラリ50のテーパ孔54の最大径、す
なわち、第2のテーパ孔53の最大径gよりも小さくな
り、一辺の長さwが65μmとなるワイヤボンディングパ
ッド56に、60μm直径の潰れ部38を有してワイヤボンデ
ィングが行えることになる。なお、ワイヤ27のボール55
をキャピラリ50のガイド孔51に連なるテーパ孔54で押し
潰すだけで充分なボンディング強度が得られることが確
認されている。また、前記キャピラリ50のテーパ孔54を
第1のテーパ孔52と第2のテーパ孔53と二段にしている
のは、第2のテーパ孔53の拡開角度αを130度と大きく
することによって、ボール55の押し潰しを効果的に行う
ためである。
This means that the capillary 50 is connected to the wire bonding pad 56
When it is lowered enough to make contact with it, the bend angle is reduced to 40 μm to 50 μm, the diameter of the ball 55 is reduced, and the guide hole of the capillary 50 is reduced.
Even if a space is provided for accommodating the crushed portion 38 crushed in connection with 51, the crushed portion 38 overflows from this space and the capillary
As a result, the crushed portion 38 is crushed by the flat surface at the tip of 50, and as a result, the crushed portion 38 is larger than the maximum diameter g of the second tapered hole 53 of 63 μm, and has a crushed diameter of 70 μm or 80 μm as in the related art. It is because it becomes. Therefore,
In this embodiment, as shown in FIG. 12, the collapsed diameter m of the collapsed portion 38 is smaller than the maximum diameter of the tapered hole 54 of the capillary 50, that is, the maximum diameter g of the second tapered hole 53, The wire bonding pad 56 having a side length w of 65 μm has a crushed portion 38 having a diameter of 60 μm to perform wire bonding. The ball 55 of the wire 27
It has been confirmed that a sufficient bonding strength can be obtained only by crushing the wire with a tapered hole 54 connected to the guide hole 51 of the capillary 50. The reason why the tapered hole 54 of the capillary 50 is formed in two steps of the first tapered hole 52 and the second tapered hole 53 is that the expansion angle α of the second tapered hole 53 is increased to 130 degrees. Thereby, the ball 55 is effectively crushed.

つぎに、第13図に示されるように、前記キャピラリ50
は矢印群に示される如く上昇,水平移動と続き、第2の
ボンディング点であるベース本体9の主面の導体層12、
すなわち、ドレイン用導体層14の上に降下し、ループを
描いたワイヤ27のループ後端部分を導体層12に熱圧着す
る。この際、キャピラリ50は超音波振動するため、キャ
ピラリ50の平坦な先端面に押し潰されたワイヤ27は、超
音波振動によって確実に導体層12に超音波熱圧着される
ことになる。
Next, as shown in FIG.
Are ascending and horizontal movement as indicated by the arrow group, and the conductor layer 12 on the main surface of the base body 9 which is the second bonding point,
That is, the wire 27 is lowered onto the drain conductor layer 14 and the rear end of the loop of the wire 27 having the loop drawn thereon is thermocompression-bonded to the conductor layer 12. At this time, since the capillary 50 is subjected to ultrasonic vibration, the wire 27 crushed on the flat end surface of the capillary 50 is reliably subjected to ultrasonic thermocompression bonding to the conductor layer 12 by the ultrasonic vibration.

つぎに、前記キャピラリ50は上昇するとともに、水平
移動して次の第1ボンディング点に移動する。また、前
記キャピラリ50の第2ボンディング点から上昇するに先
立って、クランプ機構68が動作してワイヤ27をクランプ
する。この結果、前記キャピラリ50の上昇に伴って、前
記ワイヤ27は第2ボンディング部の付け根で破断する。
Next, the capillary 50 ascends, moves horizontally, and moves to the next first bonding point. Before the capillary 50 is raised from the second bonding point, the clamp mechanism 68 operates to clamp the wire 27. As a result, with the rise of the capillary 50, the wire 27 breaks at the base of the second bonding portion.

このように順次ワイヤボンディングが行われる。前記
ドレイン用ワイヤボンディングパッド25およびゲート用
ワイヤボンディングパッド26には、第2図に示されるよ
うに、それぞれ1本のワイヤ27が接続されるが、ゲート
用ワイヤボンディングパッド26の両側にそれぞれ配設さ
れたソース用ワイヤボンディングパッド28には、それぞ
れ2本のワイヤ27が接続される。この2本並んで接続さ
れたワイヤ27のピッチは、たとえば、70μm〜80μm程
度となる。
Thus, the wire bonding is performed sequentially. As shown in FIG. 2, a single wire 27 is connected to each of the drain wire bonding pad 25 and the gate wire bonding pad 26, but is disposed on both sides of the gate wire bonding pad 26, respectively. Two wires 27 are connected to the source wire bonding pads 28 thus formed. The pitch of the two wires 27 connected side by side is, for example, about 70 μm to 80 μm.

つぎに、ワイヤボンディングが終了したリードフレー
ム39に対しては、キャップ封止が行われる。すなわち、
第14図に示されるように、ベース7の枠部10上にセラミ
ックからなるキャップ8が載置された後、前記枠部10と
キャップ8との間に介在させた銀ペースト等からなる接
合材11の溶融硬化によって気密化にキャップ8がベース
7に取り付けられる。
Next, cap sealing is performed on the lead frame 39 on which the wire bonding has been completed. That is,
As shown in FIG. 14, after the cap 8 made of ceramic is placed on the frame 10 of the base 7, a joining material made of silver paste or the like is interposed between the frame 10 and the cap 8. The cap 8 is attached to the base 7 in an airtight manner by the melt hardening of 11.

その後、前記各リード3はリードフレーム39から分断
され、第1図および第2図に示されるようなSHF帯低雑
音GaAs−FETを構成する半導体装置1が製造される。
Thereafter, the leads 3 are separated from the lead frame 39, and the semiconductor device 1 constituting the SHF band low noise GaAs-FET as shown in FIGS. 1 and 2 is manufactured.

このような実施例によれば、つぎのような効果が得ら
れる。
According to such an embodiment, the following effects can be obtained.

(1)本発明のワイヤボンディング方法によれば、ワイ
ヤの先端のボールはキャピラリのテーパ孔面でのみ押し
潰されるように、キャップにあってはテーパ孔のみでボ
ールを押し潰すことができるようにボールの直径を従来
に比較して小さく形成し、かつワイヤボンディング時に
はキャピラリの平坦な先端でボールを押し潰すことがな
いようにキャピラリをワイヤボンディングパッド表面の
僅か手前で停止させるように制御し、ボールの潰れ部が
テーパ孔の最大径部分から食みださないようにしている
結果、潰れ部の直径を60μm程度と小さくすることがで
きるという効果が得られる。
(1) According to the wire bonding method of the present invention, the ball at the tip of the wire is crushed only by the tapered hole surface of the capillary, and the ball can be crushed only by the tapered hole in the cap. The diameter of the ball is made smaller than before, and the wire is controlled so that the capillary is stopped slightly before the surface of the wire bonding pad so as not to crush the ball with the flat tip of the capillary during wire bonding. As a result of preventing the collapsed portion from protruding from the maximum diameter portion of the tapered hole, the effect that the diameter of the collapsed portion can be reduced to about 60 μm is obtained.

(2)上記(1)により、本発明によれば、熱圧着によ
る潰れ部を60μm直径前後と小さくできることから、チ
ップにおけるワイヤボンディングパッドの大きさを65μ
m□と小さくすることができるという効果が得られる。
(2) According to the above (1), according to the present invention, the crushed portion due to thermocompression bonding can be reduced to a diameter of about 60 μm.
The effect that it can be reduced to m □ is obtained.

(3)上記(2)により、本発明のSHF帯低雑音GaAs−F
ETは、ワイヤボンディングパッドサイズを65μm□と小
さくできることから、寄生入力容量の低減が図れ低雑音
化が達成できるという効果が得られる。
(3) According to (2) above, the SHF band low noise GaAs-F of the present invention
Since the ET can reduce the wire bonding pad size to 65 μm square, the effect of reducing the parasitic input capacitance and achieving low noise can be obtained.

(4)上記(2)により、本発明によれば、ワイヤボン
ディングパッドの縮小化が図れることから、チップサイ
ズの小型化が達成できるという効果が得られる。
(4) According to the above (2), according to the present invention, the size of the wire bonding pad can be reduced, so that the effect that the chip size can be reduced can be obtained.

(5)上記(4)により、本発明によれば、チップサイ
ズの小型化からパッケージの小型化が達成できるという
効果が得られる。
(5) According to the above (4), according to the present invention, an effect is obtained that the package size can be reduced from the chip size.

(6)上記(1)〜(5)により、本発明によれば、小
型でかつ寄生入力容量の小さいSHF帯低雑音GaAs−FETを
提供することができるという相乗効果が得られる。
(6) According to (1) to (5), according to the present invention, a synergistic effect that a small SHF band low noise GaAs-FET with small parasitic input capacitance can be provided is obtained.

以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、第15図に示
されるように、キャピラリ50のテーパ孔54の部分に、ボ
ールが押し潰された際、潰れ部がテーパ孔54の最大部分
から食み出さないように、押し潰しによる変形部分を収
容する収容部77を設けるようにしても前記実施例同様な
効果が得られる。また、テーパ孔は多段構造でなくても
よい。この場合、ボールを確実に押し潰すように、テー
パ孔の拡開角度は広くするとよい。
Although the invention made by the inventor has been specifically described based on the embodiments, the present invention is not limited to the above-described embodiments, and various changes can be made without departing from the gist of the invention. Nor. For example, as shown in FIG. 15, when the ball is crushed into the tapered hole 54 of the capillary 50, the deformation caused by the crushing is performed so that the crushed portion does not protrude from the maximum portion of the tapered hole 54. The same effect as in the above-described embodiment can be obtained even if the accommodation portion 77 for accommodating the portion is provided. Also, the tapered holes need not have a multi-stage structure. In this case, the expansion angle of the tapered hole should be widened so that the ball can be reliably crushed.

また、本発明は、第16図に示されるように、IC78に適
用した場合、チップ22におけるワイヤボンディングパッ
ド79のピッチpを小さくすることができる。ピッチp
は、ワイヤボンディングパッドの寸法とワイヤボンディ
ングパッド間のショート防止のためのパッド間隔の和と
なるが、ワイヤボンディングパッドを60μm□〜65μm
□とし、ワイヤボンディングパッド間のショート防止の
ためのパッド間隔を30μmとすれば、ピッチpは90μm
〜95μmと小さくすることができる。この結果、ICにあ
っては、ワイヤボンディングパッドの数も多いことか
ら、ワイヤボンディングパッドの縮小化はチップサイズ
の低減には顕著な効果がある。したがって、パッケージ
の小型化も達成でき、ICの小型化が達成できる。特に、
寄生入力容量を低減する必要のあるICにおいては、チッ
プの小型化,パッケージの小型化は寄生入力容量の低減
に効果がある。なお、第16図における80はリード、81は
パッケージである。
Further, when the present invention is applied to an IC 78 as shown in FIG. 16, the pitch p of the wire bonding pads 79 in the chip 22 can be reduced. Pitch p
Is the sum of the dimension of the wire bonding pad and the pad spacing for preventing short circuit between the wire bonding pads.
□ and if the pad spacing for preventing short circuit between the wire bonding pads is 30 μm, the pitch p is 90 μm
It can be as small as ~ 95 µm. As a result, in an IC, since the number of wire bonding pads is large, reducing the size of the wire bonding pads has a remarkable effect on reducing the chip size. Therefore, downsizing of the package can be achieved, and downsizing of the IC can be achieved. Especially,
For ICs that require a reduction in parasitic input capacitance, miniaturization of the chip and package is effective in reducing the parasitic input capacitance. In FIG. 16, reference numeral 80 denotes a lead, and 81 denotes a package.

また、前記実施例ではワイヤボンディングに金線を用
いたが、金以外のワイヤ、たとえば、銅ライヤあるいは
Alワイヤ等他のワイヤでも前記実施例同様な効果が得ら
れる。さらに、前記実施例では、超音波熱圧着法による
ワイヤボンディングに本発明を適用したが、熱圧着法に
よるワイヤボンディングでも同様に適用でき前記実施例
同様な効果が得られる。
Further, in the above embodiment, a gold wire was used for wire bonding, but a wire other than gold, for example, a copper liner or
The same effect as in the above embodiment can be obtained with other wires such as an Al wire. Further, in the above embodiment, the present invention is applied to the wire bonding by the ultrasonic thermocompression bonding method. However, the present invention can be similarly applied to the wire bonding by the thermocompression bonding method, and the same effect as the above embodiment can be obtained.

以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野であるGaAs−MESFETの製
造技術に適用した場合について説明したが、それに限定
されるものではなく、他のGaAsIC等の製造技術などに適
用できる。
In the above description, the case where the invention made by the present inventor is mainly applied to the manufacturing technique of the GaAs-MESFET, which is the field of application as the background, has been described. Applicable to manufacturing technology.

本発明は少なくとも半導体装置の製造技術には適用で
きる。
The present invention can be applied to at least a semiconductor device manufacturing technique.

〔発明の効果〕〔The invention's effect〕

本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
The effects obtained by the representative inventions among the inventions disclosed in the present application will be briefly described as follows.

すなわち、本発明の超音波熱圧着法による半導体装置
の製造にあっては、キャピラリの先端のテーパ孔の最大
径部分はワイヤの先端のボールの潰れ径の60μmに近似
した63μmに設定されているとともに、直径20μmのワ
イヤの先端のボールはボンディング時の潰れにあって前
記キャピラリのテーパ孔に充満するように直径40μm〜
50μmと小さく設定されている。また、ボンディング時
キャピラリはワイヤボンディングパッドの表面から15μ
mの高さで停止させられる。したがって、前記ボールは
キャピラリのテーパ孔面で潰されてワイヤボンディング
パッドに熱圧着されるが、潰れて拡がる潰れ部はキャピ
ラリのテーパ孔が形成する空間に納まり、テーパ孔の最
大径部分から溢れ出ない。この結果、ワイヤ先端のボー
ルの潰れ径は60μm程度となるため、ワイヤが接続され
るワイヤボンディングパッドは65μm□と小さくなる。
これらのことから、SHF帯低雑音GaAs−MESFETに本発明
を適用した場合、ワイヤボンディングパッドの小型化か
ら寄生入力容量を小さくできるため、高周波特性の優れ
た半導体装置を得ることができる。また、IC等ワイヤボ
ンディングパッドが並んで配設される半導体装置の場合
には、ワイヤボンディングパッドの縮小化からワイヤボ
ンディングパッドピッチが小さくでき、チップサイズの
小型化、チップサイズの小型化によるパッケージの小型
化が達成できる。
That is, in the manufacture of the semiconductor device by the ultrasonic thermocompression bonding method of the present invention, the maximum diameter portion of the tapered hole at the tip of the capillary is set to 63 μm which is close to the crushed diameter of the ball at the tip of the wire of 60 μm. At the same time, the ball at the tip of the wire having a diameter of 20 μm is crushed at the time of bonding and is filled with a diameter of 40 μm to fill the tapered hole of the capillary.
It is set as small as 50 μm. When bonding, the capillary is 15μ from the surface of the wire bonding pad.
It is stopped at a height of m. Therefore, the ball is crushed by the tapered hole surface of the capillary and is thermocompression-bonded to the wire bonding pad. Absent. As a result, the crushed diameter of the ball at the tip of the wire is about 60 μm, and the wire bonding pad to which the wire is connected is reduced to 65 μm □.
From these facts, when the present invention is applied to the SHF-band low-noise GaAs-MESFET, the parasitic input capacitance can be reduced due to the miniaturization of the wire bonding pad, so that a semiconductor device having excellent high-frequency characteristics can be obtained. In the case of a semiconductor device in which wire bonding pads are arranged side by side, such as an IC, the pitch of the wire bonding pads can be reduced due to the reduction in the size of the wire bonding pads. Miniaturization can be achieved.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例によるSHF帯低雑音GaAs−MES
FETを構成する半導体装置を示す断面図、 第2図は同じくキャップを取り外した半導体装置の平面
図、 第3図は同じくGaAs−MESFETを構成するチップを示す平
面図、 第4図は同じくチップの構造を示す断面図、 第5図は同じくGaAs−MESFETを構成する半導体装置の製
造に用いられるリードフレームを示す平面図、 第6図は同じくリードフレームにベースを固定した状態
を示す平面図、 第7図は同じくベースとリードフレームとの結合状態を
示す一部の拡大底面図、 第8図は同じくベース上にチップが固定されたリードフ
レームの断面図、 第9図は同じくチップとリード間にワイヤを張るワイヤ
ボンディング装置の要部を示す正面図、 第10図は同じくワイヤボンディングを行うキャピラリの
要部を示す断面図、 第11図は同じく先端がボール化されたワイヤを保持する
キャピラリの要部を示す断面図、 第12図は同じくキャピラリによるボール部分の押し潰し
状態を示す断面図、 第13図は同じくキャピラリによって張られたワイヤを示
す断面図、 第14図は同じくベースにキャップが取り付けられた状態
を示す断面図、 第15図は本発明の他の実施例によるキャピラリの要部を
示す断面図、 第16図は本発明の他の実施例による半導体装置の要部を
示す平面図である。 1……半導体装置、2……パッケージ、3……リード、
4……ソースリード、5……ドレインリード、6……ゲ
ートリード、7……ベース、8……キャップ、9……ベ
ース本体、10……枠部、11……接合材、12……導体層、
13……ソース用導体層、14……ドレイン用導体層、15…
…ゲート用導体層、16……接合材、17……メッキ膜、20
……チップ搭載部、21……接合材、22……チップ(半導
体素子)、23,24……ワイヤボンディング部、25……ド
レイン用ワイヤボンディングパッド、26……ゲート用ワ
イヤボンディングパッド、27……ワイヤ、28……ソース
用ワイヤボンディングパッド、30……ソース電極、31…
…ドレイン電極、32……ゲート電極、33……半絶縁性Ga
As基板、34……バッファ層、35……能動層、36……オー
ミックコンタクト層、37……パッシベーション膜、38…
…潰れ部、39……リードフレーム、40……横枠、41……
縦枠、42……ガイド孔、43……切欠部、50……キャピラ
リ、51……ガイド孔、52……第1のテーパ孔、53……第
2のテーパ孔、54……テーパ孔、55……ボール、56……
ワイヤボンディングパッド、60……テーブル、61……ボ
ンディングユニット、62……ヒートブロック、63……XY
テーブル、64……ボンディングヘッド、65……ボンディ
ングアーム、66,67……クランプアーム、68……クラン
プ機構、69……支持アーム、70……ガイド、71……放電
電極、72……電源回路、73……ガス噴射管、74……ガス
供給源、75……ガス、76……ヒータ、77……収容部、78
……IC、79……ワイヤボンディングパッド、80……リー
ド、81……パッケージ。
FIG. 1 shows an SHF band low noise GaAs-MES according to an embodiment of the present invention.
FIG. 2 is a plan view of a semiconductor device with a cap removed, FIG. 3 is a plan view of a chip that also forms a GaAs-MESFET, and FIG. FIG. 5 is a cross-sectional view showing the structure, FIG. 5 is a plan view showing a lead frame also used for manufacturing a semiconductor device constituting the GaAs-MESFET, FIG. 6 is a plan view showing a state where the base is fixed to the lead frame, FIG. 7 is a partially enlarged bottom view showing the connection state between the base and the lead frame, FIG. 8 is a sectional view of the lead frame in which the chip is fixed on the base, and FIG. Front view showing the main part of a wire bonding apparatus for stretching a wire, FIG. 10 is a cross-sectional view showing the main part of a capillary that also performs wire bonding, and FIG. 11 is also a ball-shaped tip. FIG. 12 is a cross-sectional view showing a main part of a capillary holding a wire, FIG. 12 is a cross-sectional view showing a state in which a ball portion is similarly crushed by a capillary, FIG. 13 is a cross-sectional view showing a wire stretched by a capillary, FIG. Is a cross-sectional view showing a state in which a cap is attached to the base, FIG. 15 is a cross-sectional view showing a main part of a capillary according to another embodiment of the present invention, and FIG. 16 is a semiconductor device according to another embodiment of the present invention. It is a top view which shows the principal part of. 1 ... semiconductor device, 2 ... package, 3 ... lead,
4 ... source lead, 5 ... drain lead, 6 ... gate lead, 7 ... base, 8 ... cap, 9 ... base body, 10 ... frame, 11 ... joining material, 12 ... conductor layer,
13 ... source conductor layer, 14 ... drain conductor layer, 15 ...
… Gate conductor layer, 16… joining material, 17… plated film, 20
... Chip mounting part, 21 ... bonding material, 22 ... chip (semiconductor element), 23, 24 ... wire bonding part, 25 ... drain wire bonding pad, 26 ... gate wire bonding pad, 27 ... ... wires, 28 ... wire bonding pads for sources, 30 ... source electrodes, 31 ...
... Drain electrode, 32 ... Gate electrode, 33 ... Semi-insulating Ga
As substrate, 34 ... buffer layer, 35 ... active layer, 36 ... ohmic contact layer, 37 ... passivation film, 38 ...
… Crushed part, 39 …… lead frame, 40 …… horizontal frame, 41 ……
Vertical frame, 42 Guide hole, 43 Notch, 50 Capillary, 51 Guide hole, 52 First tapered hole, 53 Second tapered hole, 54 Tapered hole, 55 …… ball, 56 ……
Wire bonding pad, 60 ... table, 61 ... bonding unit, 62 ... heat block, 63 ... XY
Table, 64 bonding head, 65 bonding arm, 66, 67 clamp arm, 68 clamp mechanism, 69 support arm, 70 guide, 71 discharge electrode, 72 power supply circuit 73, gas injection tube, 74, gas supply source, 75, gas, 76, heater, 77, housing part, 78
…… IC, 79 …… Wire bonding pad, 80 …… Lead, 81 …… Package.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】キャピラリに挿入状態で案内されたワイヤ
の先端をGaAs半導体素子のワイヤボンディングパッドに
固定する半導体装置の製造方法であって、 前記キャピラリのガイド孔が先端に向かって第1のテー
パ孔及び第2のテーパ孔によって2段階に順次拡がって
おり、 前記ワイヤの先端に、その径が第1のテーパ孔最大径よ
り大きく第2のテーパ孔の最大径よりも小さな球状部分
を形成する工程と、 前記球状部分を、第2のテーパ孔のテーパ面によって押
圧し、第2のテーパ孔の最大径よりも小さな最大径に
て、前記ボンディングパッドに熱圧着又は超音波熱圧着
して、前記ワイヤをボンディングパッドに固定する工程
とを有することを特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, comprising fixing a tip of a wire guided in a state inserted into a capillary to a wire bonding pad of a GaAs semiconductor element, wherein a guide hole of the capillary has a first taper toward the tip. A hole portion and a second tapered hole, which are sequentially expanded in two stages. At the tip of the wire, a spherical portion whose diameter is larger than the maximum diameter of the first tapered hole and smaller than the maximum diameter of the second tapered hole is formed. And pressing the spherical portion by a tapered surface of a second tapered hole, and performing thermocompression bonding or ultrasonic thermocompression bonding to the bonding pad at a maximum diameter smaller than the maximum diameter of the second taper hole, Fixing the wire to a bonding pad.
JP63181240A 1988-07-20 1988-07-20 A method for manufacturing a semiconductor device. Expired - Fee Related JP2697866B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63181240A JP2697866B2 (en) 1988-07-20 1988-07-20 A method for manufacturing a semiconductor device.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63181240A JP2697866B2 (en) 1988-07-20 1988-07-20 A method for manufacturing a semiconductor device.

Publications (2)

Publication Number Publication Date
JPH0231438A JPH0231438A (en) 1990-02-01
JP2697866B2 true JP2697866B2 (en) 1998-01-14

Family

ID=16097246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63181240A Expired - Fee Related JP2697866B2 (en) 1988-07-20 1988-07-20 A method for manufacturing a semiconductor device.

Country Status (1)

Country Link
JP (1) JP2697866B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121045A (en) 2004-09-24 2006-05-11 Seiko Epson Corp Bonding structure, actuator device, and liquid jet head
CN114242662B (en) * 2021-12-01 2025-06-06 中国电子科技集团公司第十三研究所 Ceramic packaging shell and method for preparing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5942977B2 (en) * 1976-11-10 1984-10-18 株式会社日立製作所 Manufacturing method of semiconductor device
JPS59191338A (en) * 1983-04-14 1984-10-30 Shinkawa Ltd Tool for wire bonder
JPS60117635A (en) * 1983-11-29 1985-06-25 Fujitsu Ltd Package for integrated circuit
JPS60182733A (en) * 1984-02-29 1985-09-18 Omron Tateisi Electronics Co Hybrid integrated circuit for contactless switch
JPS60236253A (en) * 1984-05-10 1985-11-25 Furukawa Electric Co Ltd:The Bonding fine wire for semiconductor
JPS62192641U (en) * 1986-05-29 1987-12-08

Also Published As

Publication number Publication date
JPH0231438A (en) 1990-02-01

Similar Documents

Publication Publication Date Title
US6764880B2 (en) Semiconductor package and fabricating method thereof
US5172851A (en) Method of forming a bump electrode and manufacturing a resin-encapsulated semiconductor device
US5834691A (en) Lead frame, its use in the fabrication of resin-encapsulated semiconductor device
JP3022393B2 (en) Semiconductor device, lead frame, and method of manufacturing semiconductor device
US8105932B2 (en) Mixed wire semiconductor lead frame package
US20080296781A1 (en) Reduced-dimension microelectronic component assemblies with wire bonds and methods of making same
JPH09312375A (en) Lead frame, semiconductor device, and method of manufacturing semiconductor device
JP2000307045A (en) Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same
JP2697866B2 (en) A method for manufacturing a semiconductor device.
US20240282680A1 (en) Die paddle standoffs in semiconductor packages
JP2574510B2 (en) High frequency semiconductor device
JP3276899B2 (en) Semiconductor device
JP2001024133A (en) Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same
JPH08241940A (en) Semiconductor device and manufacturing method thereof
JP2000196005A (en) Semiconductor device
JPH10242362A (en) Lead frame, semiconductor device, and method of manufacturing semiconductor device
JPH11163205A (en) Semiconductor device
JPH0786328A (en) Semiconductor integrated circuit device and manufacturing method thereof
JP4015118B2 (en) Semiconductor device
JPH04139729A (en) semiconductor equipment
JP2701348B2 (en) Semiconductor device
JP3246265B2 (en) Electronic component using bonding wire, method of manufacturing the same, and method of forming wire
JP3242176B2 (en) Method for manufacturing semiconductor device
JP2750916B2 (en) Semiconductor device and manufacturing method thereof
JPH08125051A (en) Semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees