JP2719280B2 - 計算機システムと高速ｉ／ｏデータ転送方法 - Google Patents
計算機システムと高速ｉ／ｏデータ転送方法Info
- Publication number
- JP2719280B2 JP2719280B2 JP23846592A JP23846592A JP2719280B2 JP 2719280 B2 JP2719280 B2 JP 2719280B2 JP 23846592 A JP23846592 A JP 23846592A JP 23846592 A JP23846592 A JP 23846592A JP 2719280 B2 JP2719280 B2 JP 2719280B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- address
- control device
- data
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は計算機システムのプロセ
ッサが内蔵するキャッシュメモリから主メモリ，Ｉ／Ｏ
装置への高速データ転送方法に係り、高スループットと
高応答性を満たすのに好適な計算機システムと高速Ｉ／
Ｏデータ転送方法に関する。
ッサが内蔵するキャッシュメモリから主メモリ，Ｉ／Ｏ
装置への高速データ転送方法に係り、高スループットと
高応答性を満たすのに好適な計算機システムと高速Ｉ／
Ｏデータ転送方法に関する。
【０００２】
【従来の技術】近年、情報処理分野では分散システムが
主流となり、ネットーワーク、ファイルシステム等のＩ
／Ｏ装置の性能がネットワークを含めたシステム全体の
性能を左右する重要なファクタになっている。また、人
間と計算機間のインターフェースを重視したマルチメデ
ィア化が進み、ファイル，ネットワーク，グラフィック
スシステムにおいて高い応答性（リアルタイム性）が重
視されてきた。これらの要求をみたすためには、プロセ
ッサ，主メモリとＩ／Ｏ装置間のデータ転送において、
高スループットと高い応答性の両者が要求されている。
主流となり、ネットーワーク、ファイルシステム等のＩ
／Ｏ装置の性能がネットワークを含めたシステム全体の
性能を左右する重要なファクタになっている。また、人
間と計算機間のインターフェースを重視したマルチメデ
ィア化が進み、ファイル，ネットワーク，グラフィック
スシステムにおいて高い応答性（リアルタイム性）が重
視されてきた。これらの要求をみたすためには、プロセ
ッサ，主メモリとＩ／Ｏ装置間のデータ転送において、
高スループットと高い応答性の両者が要求されている。
【０００３】ネットーワーク，ファイルシステムでは、
大容量のデータを短期間に転送できるようにするため、
高いスループットが必要である。一方、画像，音声等リ
アルタイム性が要求されるデータ転送では、高い応答性
が要求される。グラフィックスでは、３次元化やカラー
化のために大量のデータを短期間に主メモリとグラフィ
ックス用フレームメモリ間で転送することが要求され、
高いスループットが必要である。一方、人間の入力に対
して即座に応答することが要求される場合は高い応答性
が要求される。
大容量のデータを短期間に転送できるようにするため、
高いスループットが必要である。一方、画像，音声等リ
アルタイム性が要求されるデータ転送では、高い応答性
が要求される。グラフィックスでは、３次元化やカラー
化のために大量のデータを短期間に主メモリとグラフィ
ックス用フレームメモリ間で転送することが要求され、
高いスループットが必要である。一方、人間の入力に対
して即座に応答することが要求される場合は高い応答性
が要求される。
【０００４】従来、主メモリとＩ／Ｏ装置間のデータ転
送方式としては、ＤＭＡ方式とプロセッサによる直接Ｉ
／Ｏアクセス方式が主流である。ＤＭＡ方式では、Ｉ／
Ｏ装置側にプロセッサとは独立したデータ転送装置を設
ける。
送方式としては、ＤＭＡ方式とプロセッサによる直接Ｉ
／Ｏアクセス方式が主流である。ＤＭＡ方式では、Ｉ／
Ｏ装置側にプロセッサとは独立したデータ転送装置を設
ける。
【０００５】主メモリ上のデータをＤＭＡ方式でＩ／Ｏ
装置に転送する手順を以下に示す。 （１）データや制御情報を含むＤＭＡ制御ブロックを作
成し、ＤＭＡへ処理を依頼するためのソフトウエアキュ
ーに繋ぐ。ソフトウエアキューは主メモリ上に置かれ
る。 （２）直接Ｉ／Ｏアクセス手段で特定のＩ／Ｏ空間アド
レスに書き込むことによりＩ／Ｏ装置上のＤＭＡを起動
する。
装置に転送する手順を以下に示す。 （１）データや制御情報を含むＤＭＡ制御ブロックを作
成し、ＤＭＡへ処理を依頼するためのソフトウエアキュ
ーに繋ぐ。ソフトウエアキューは主メモリ上に置かれ
る。 （２）直接Ｉ／Ｏアクセス手段で特定のＩ／Ｏ空間アド
レスに書き込むことによりＩ／Ｏ装置上のＤＭＡを起動
する。
【０００６】（３）ＤＭＡは主メモリ上の制御ブロック
を読みだし依頼された処理内容を識別する。 （４）主メモリからＩ／Ｏ装置への転送ならば、主メモ
リ上のデータを読み出しＩ／Ｏ装置のローカルメモリに
転送する。
を読みだし依頼された処理内容を識別する。 （４）主メモリからＩ／Ｏ装置への転送ならば、主メモ
リ上のデータを読み出しＩ／Ｏ装置のローカルメモリに
転送する。
【０００７】一般には、一度のオペレーションで転送で
きるデータのサイズとして、１６バイト〜３２バイトな
どが選択でき、ブロック転送が可能である。従って、大
容量のデータ転送に対して高い転送スループットを実現
できる。また、プロセッサに負担をかけず大量のデータ
を転送することができる特徴がある。一般に、ファイル
システム、ネットワークシステムは主にＤＭＡ方式を利
用している。
きるデータのサイズとして、１６バイト〜３２バイトな
どが選択でき、ブロック転送が可能である。従って、大
容量のデータ転送に対して高い転送スループットを実現
できる。また、プロセッサに負担をかけず大量のデータ
を転送することができる特徴がある。一般に、ファイル
システム、ネットワークシステムは主にＤＭＡ方式を利
用している。
【０００８】プロセッサによる直接Ｉ／Ｏアクセス方式
では、プロセッサによる命令実行により直接Ｉ／Ｏ装置
にデータを転送する。主メモリ上のデータを直接Ｉ／Ｏ
アクセス方式で、Ｉ／Ｏ装置に転送する手順を以下に示
す。 （１）主メモリ上のデータ、あるいはＩ／Ｏ装置内ロー
カルメモリ上のデータをロード命令によりプロセッサ内
レジスタに読み込む。 （２）プロセッサ内レジスタの内容を、ストア命令によ
りＩ／Ｏ装置内ローカルメモリあるいは主メモリに書き
込む。
では、プロセッサによる命令実行により直接Ｉ／Ｏ装置
にデータを転送する。主メモリ上のデータを直接Ｉ／Ｏ
アクセス方式で、Ｉ／Ｏ装置に転送する手順を以下に示
す。 （１）主メモリ上のデータ、あるいはＩ／Ｏ装置内ロー
カルメモリ上のデータをロード命令によりプロセッサ内
レジスタに読み込む。 （２）プロセッサ内レジスタの内容を、ストア命令によ
りＩ／Ｏ装置内ローカルメモリあるいは主メモリに書き
込む。
【０００９】一般には、一度に転送できるデータサイズ
は命令が扱えるデータサイズに制限され、４バイトある
いは８バイトとなる。
は命令が扱えるデータサイズに制限され、４バイトある
いは８バイトとなる。
【００１０】尚、主メモリとＩ／Ｏメモリとの間のデー
タ転送に関連するものとして、例えば特開昭６３−２０
４３５２号がある。
タ転送に関連するものとして、例えば特開昭６３−２０
４３５２号がある。
【００１１】
１、ファイル，ネットワークシステムにおける問題点：
ファイルシステム，ネットーワークシステムでは、大容
量のデータを短期間に転送することが重視され、応答性
に関しては従来特には重視されていなかった。このた
め、主にＤＭＡ転送方式が適用されている。ＤＭＡ方式
では一度のオペレーションで１６〜３２バイトのブロッ
ク転送が可能であり、高い転送スループットが得られ
る。しかし、計算機システムのマルチメディア化が進
み、ファイル、ネットワークシステムで音声、画像デー
タ扱う要求が高まっている。音声、画像データをＩ／Ｏ
装置に転送する場合、定められた周期に従い大量のデー
タを繰り返し転送する事が要求される。たとえば、画像
であれば、１秒間に３０フレームの画像データを同一間
隔でＩ／Ｏ装置に転送せねばならない。
ファイルシステム，ネットーワークシステムでは、大容
量のデータを短期間に転送することが重視され、応答性
に関しては従来特には重視されていなかった。このた
め、主にＤＭＡ転送方式が適用されている。ＤＭＡ方式
では一度のオペレーションで１６〜３２バイトのブロッ
ク転送が可能であり、高い転送スループットが得られ
る。しかし、計算機システムのマルチメディア化が進
み、ファイル、ネットワークシステムで音声、画像デー
タ扱う要求が高まっている。音声、画像データをＩ／Ｏ
装置に転送する場合、定められた周期に従い大量のデー
タを繰り返し転送する事が要求される。たとえば、画像
であれば、１秒間に３０フレームの画像データを同一間
隔でＩ／Ｏ装置に転送せねばならない。
【００１２】このような用途には、ＤＭＡ転送方式では
応答性が悪く、リアルタイム性を保証できない問題があ
る。即ち、ＤＭＡ転送を行うためには、メモリ上にＤＭ
Ａ制御ブロックを準備してＤＭＡを起動する手順が必要
になり、ＤＭＡ装置を起動するまでに時間がかかってし
まい、応答性が悪くなってしまう。
応答性が悪く、リアルタイム性を保証できない問題があ
る。即ち、ＤＭＡ転送を行うためには、メモリ上にＤＭ
Ａ制御ブロックを準備してＤＭＡを起動する手順が必要
になり、ＤＭＡ装置を起動するまでに時間がかかってし
まい、応答性が悪くなってしまう。
【００１３】一方、Ｉ／Ｏ直接転送方式を用いれば、プ
ロセッサから直接Ｉ／Ｏ装置にデータを転送できるの
で、即時性は保証しやすい。しかし、一度に転送できる
サイズが限定されるため、画像、音声等大容量のデータ
転送では転送スループットが不足してしまう問題があ
る。
ロセッサから直接Ｉ／Ｏ装置にデータを転送できるの
で、即時性は保証しやすい。しかし、一度に転送できる
サイズが限定されるため、画像、音声等大容量のデータ
転送では転送スループットが不足してしまう問題があ
る。
【００１４】２、グラフィックスシステムにおける問題
点：グラフィックス表示システムにおいては、ユーザー
の入力に応じて即座に表示を変更するといった高い応答
性が要求される。このため、応答性の高いＩ／Ｏ直接転
送方式が望ましい。Ｉ／Ｏ直接アクセス方式では、プロ
セッサの実行する命令により、CPU内レジスタのデータ
を直接Ｉ／Ｏ空間に転送できる。このためＤＭＡ方式に
比べ、制御ブロックを作成する手順が不要であり、プロ
セッサから見た応答性は高い。
点：グラフィックス表示システムにおいては、ユーザー
の入力に応じて即座に表示を変更するといった高い応答
性が要求される。このため、応答性の高いＩ／Ｏ直接転
送方式が望ましい。Ｉ／Ｏ直接アクセス方式では、プロ
セッサの実行する命令により、CPU内レジスタのデータ
を直接Ｉ／Ｏ空間に転送できる。このためＤＭＡ方式に
比べ、制御ブロックを作成する手順が不要であり、プロ
セッサから見た応答性は高い。
【００１５】しかし、３次元化、あるいは更に複雑なグ
ラフィックス表示システムでは、高い応答性に加え、大
容量のデータ転送が要求される。Ｉ／Ｏ直接転送方式で
は、応答性は高いものの、データ転送のスループットに
限界があり、このような用途には適さない。これは、Ｉ
／Ｏ直接転送方式では、一度に転送できるデータサイズ
は命令の扱うことのできる４バイトあるいは８バイトに
限定されてしまうからである。このため、公知例「ＣＭ
ＯＳ・ピーエーＲＩＳＣ・プロセッサ・フォー・ア・ニ
ュー・ファミリー・オブ・ワークステーション」ＣＯＭ
ＰＣＯＮ９１、１９９１年２月２５日〜３月１日（“CM
OS PA-RISC PROCESSOR FOR A NEW FAMILY OF WORKSTATI
ONS”）にあるように、１６バイトのデータ転送が可能
なストア命令も実現されている。しかし、プロセッサ内
レジスタを経由する命令によデータ転送では転送スルー
プットに限界がある。
ラフィックス表示システムでは、高い応答性に加え、大
容量のデータ転送が要求される。Ｉ／Ｏ直接転送方式で
は、応答性は高いものの、データ転送のスループットに
限界があり、このような用途には適さない。これは、Ｉ
／Ｏ直接転送方式では、一度に転送できるデータサイズ
は命令の扱うことのできる４バイトあるいは８バイトに
限定されてしまうからである。このため、公知例「ＣＭ
ＯＳ・ピーエーＲＩＳＣ・プロセッサ・フォー・ア・ニ
ュー・ファミリー・オブ・ワークステーション」ＣＯＭ
ＰＣＯＮ９１、１９９１年２月２５日〜３月１日（“CM
OS PA-RISC PROCESSOR FOR A NEW FAMILY OF WORKSTATI
ONS”）にあるように、１６バイトのデータ転送が可能
なストア命令も実現されている。しかし、プロセッサ内
レジスタを経由する命令によデータ転送では転送スルー
プットに限界がある。
【００１６】３、クラスタコンピュータシステムにおけ
る課題：計算機をＩ／Ｏバスあるいは高速ネットワーク
で接続したクラスタコンピュータシステム、あるいはマ
ルチコンピュータシステムが注目されている。このよう
なシステムでは計算機間で同期を取ったり、あるいは共
有データを転送するなど、高い応答性および高いスルー
プットを可能にする通信手段が要求される。Ｉ／Ｏ直接
転送方式では、応答性は高いもののデータ転送のスルー
プットに限界があり、このような用途には適さない。一
方、ＤＭＡ転送方式では、転送スループットは高いもの
の、応答性は悪いといった問題がある。
る課題：計算機をＩ／Ｏバスあるいは高速ネットワーク
で接続したクラスタコンピュータシステム、あるいはマ
ルチコンピュータシステムが注目されている。このよう
なシステムでは計算機間で同期を取ったり、あるいは共
有データを転送するなど、高い応答性および高いスルー
プットを可能にする通信手段が要求される。Ｉ／Ｏ直接
転送方式では、応答性は高いもののデータ転送のスルー
プットに限界があり、このような用途には適さない。一
方、ＤＭＡ転送方式では、転送スループットは高いもの
の、応答性は悪いといった問題がある。
【００１７】プロセッサがキャッシュメモリを有する計
算機システムでは、上述した従来のデータ転送方法の問
題の他、キャッシュメモリのデータを主メモリに転送し
てからＩ／０装置側に転送しなければならないという問
題があり、応答性が更に悪くなるという問題がある。
算機システムでは、上述した従来のデータ転送方法の問
題の他、キャッシュメモリのデータを主メモリに転送し
てからＩ／０装置側に転送しなければならないという問
題があり、応答性が更に悪くなるという問題がある。
【００１８】本発明の目的は、キャッシュメモリから主
メモリ及びＩ／Ｏ装置へのデータ転送において、高いス
ループットと高い応答性の両者を満たす高速Ｉ／Ｏデー
タ転送方法等を提供することにある。
メモリ及びＩ／Ｏ装置へのデータ転送において、高いス
ループットと高い応答性の両者を満たす高速Ｉ／Ｏデー
タ転送方法等を提供することにある。
【００１９】本発明の他の目的は、プロセッサが実行す
る１つの命令で、大きなサイズのブロックデータを直接
Ｉ／Ｏ装置に転送可能な高速Ｉ／Ｏデータ転送方法等を
提供することにある。
る１つの命令で、大きなサイズのブロックデータを直接
Ｉ／Ｏ装置に転送可能な高速Ｉ／Ｏデータ転送方法等を
提供することにある。
【００２０】本発明の他の目的は、プロセッサが実行す
る１つの命令で、主メモリ及びＩ／Ｏ装置の両者にブロ
ックデータの転送を可能にする高速Ｉ／Ｏデータ転送方
法等を提供することにある。
る１つの命令で、主メモリ及びＩ／Ｏ装置の両者にブロ
ックデータの転送を可能にする高速Ｉ／Ｏデータ転送方
法等を提供することにある。
【００２１】本発明の他の目的は、Ｉ／Ｏバス、あるい
は高速ネットワークで繋がれた計算機間の通信手段とし
て、プロセッサが実行する命令により、直接ブロックデ
ータを他の計算機に転送可能な高速Ｉ／Ｏデータ転送方
法等を提供することにある。
は高速ネットワークで繋がれた計算機間の通信手段とし
て、プロセッサが実行する命令により、直接ブロックデ
ータを他の計算機に転送可能な高速Ｉ／Ｏデータ転送方
法等を提供することにある。
【００２２】本発明の他の目的は、プロセッサが実行す
る１つの命令により、グラフィックス用フレームメモリ
に直接ブロックデータを転送することにより、大量のグ
ラフィックスデータを即座に表示可能な高速Ｉ／Ｏデー
タ転送方法等を提供することにある。
る１つの命令により、グラフィックス用フレームメモリ
に直接ブロックデータを転送することにより、大量のグ
ラフィックスデータを即座に表示可能な高速Ｉ／Ｏデー
タ転送方法等を提供することにある。
【００２３】本発明の他の目的は、プロセッサの実行す
る命令の操作対象アドレスを切り替えることにより異な
るＩ／Ｏ装置にブロックデータの転送を可能にする高速
Ｉ／Ｏデータ転送方法を提供することにある。
る命令の操作対象アドレスを切り替えることにより異な
るＩ／Ｏ装置にブロックデータの転送を可能にする高速
Ｉ／Ｏデータ転送方法を提供することにある。
【００２４】
【課題を解決するための手段】上記目的は、プロセッサ
が実行する命令によりキャッシュメモリ上のブロックデ
ータ（３２バイト〜１２８バイト）を強制的に主メモリ
およびＩ／Ｏ空間へ書き出すデータ転送命令を設け、プ
ロセッサと主メモリおよびＩ／Ｏ装置を接続するインタ
ーフェースユニットにプロセッサが送出する上記ブロッ
ク転送命令によるトランザクションを識別する識別手段
を設け、前記インターフェースユニットにおいて該識別
手段の結果に従い受信したトランザクションを主メモリ
とＩ／Ｏ装置の両者に送信する機能を設け、前記インタ
ーフェースユニットにおいて前記トランザクションのア
ドレスを変換しＩ／Ｏ装置へのトランザクションに変換
する機能を設けることで、達成される。
が実行する命令によりキャッシュメモリ上のブロックデ
ータ（３２バイト〜１２８バイト）を強制的に主メモリ
およびＩ／Ｏ空間へ書き出すデータ転送命令を設け、プ
ロセッサと主メモリおよびＩ／Ｏ装置を接続するインタ
ーフェースユニットにプロセッサが送出する上記ブロッ
ク転送命令によるトランザクションを識別する識別手段
を設け、前記インターフェースユニットにおいて該識別
手段の結果に従い受信したトランザクションを主メモリ
とＩ／Ｏ装置の両者に送信する機能を設け、前記インタ
ーフェースユニットにおいて前記トランザクションのア
ドレスを変換しＩ／Ｏ装置へのトランザクションに変換
する機能を設けることで、達成される。
【００２５】上記他の目的は、プロセッサが実行する命
令によりキャッシュメモリ上のブロックデータ（３２バ
イト〜１２８バイト）を強制的に主メモリおよびＩ／Ｏ
空間へ書き出すデータ転送命令を設け、プロセッサと主
メモリ及びＩ／Ｏ装置を接続するインターフェースユニ
ットにプロセッサが送出する前記ブロック転送命令によ
るトランザクションを識別する識別手段を設け、前記イ
ンターフェースユニットに該識別手段の結果に従い受信
したトランザクションを主メモリとＩ／Ｏ装置の両者に
送信する機能を設け、前記インターフェースユニットに
前記トランザクションのアドレスを変換しＩ／Ｏ装置へ
のトランザクションに変換する機能を設け、前記Ｉ／Ｏ
装置ではブロックデータを受信しＩ／Ｏバスあるいは高
速ネットワークを介して該ブロックデータを他の計算機
に転送する機能を設けることで、達成される。
令によりキャッシュメモリ上のブロックデータ（３２バ
イト〜１２８バイト）を強制的に主メモリおよびＩ／Ｏ
空間へ書き出すデータ転送命令を設け、プロセッサと主
メモリ及びＩ／Ｏ装置を接続するインターフェースユニ
ットにプロセッサが送出する前記ブロック転送命令によ
るトランザクションを識別する識別手段を設け、前記イ
ンターフェースユニットに該識別手段の結果に従い受信
したトランザクションを主メモリとＩ／Ｏ装置の両者に
送信する機能を設け、前記インターフェースユニットに
前記トランザクションのアドレスを変換しＩ／Ｏ装置へ
のトランザクションに変換する機能を設け、前記Ｉ／Ｏ
装置ではブロックデータを受信しＩ／Ｏバスあるいは高
速ネットワークを介して該ブロックデータを他の計算機
に転送する機能を設けることで、達成される。
【００２６】上記他の目的は、プロセッサが実行する命
令によりキャッシュメモリ上のブロックデータ（３２バ
イト〜１２８バイト）を強制的に主メモリおよびＩ／Ｏ
空間へ書き出すデータ転送命令を設け、プロセッサと主
メモリおよびＩ／Ｏ装置を接続するインターフェースユ
ニットにプロセッサが送出する前記ブロック転送命令に
よるトランザクションを識別する識別手段を設け、前記
インターフェースユニットに該識別手段の結果に従い受
信したトランザクションを主メモリとＩ／Ｏ装置の両者
に送信する機能を設け、前記インターフェースユニット
に前記トランザクションのアドレスを変換しＩ／Ｏ装置
へのトランザクションに変換する機能を設け、前記Ｉ／
Ｏ装置にブロックデータを受信しグラフィックス表示用
フレームメモリにブロックデータを書き込む機能を設け
ることで、達成される。
令によりキャッシュメモリ上のブロックデータ（３２バ
イト〜１２８バイト）を強制的に主メモリおよびＩ／Ｏ
空間へ書き出すデータ転送命令を設け、プロセッサと主
メモリおよびＩ／Ｏ装置を接続するインターフェースユ
ニットにプロセッサが送出する前記ブロック転送命令に
よるトランザクションを識別する識別手段を設け、前記
インターフェースユニットに該識別手段の結果に従い受
信したトランザクションを主メモリとＩ／Ｏ装置の両者
に送信する機能を設け、前記インターフェースユニット
に前記トランザクションのアドレスを変換しＩ／Ｏ装置
へのトランザクションに変換する機能を設け、前記Ｉ／
Ｏ装置にブロックデータを受信しグラフィックス表示用
フレームメモリにブロックデータを書き込む機能を設け
ることで、達成される。
【００２７】上記他の目的は、プロセッサが実行する命
令によりキャッシュメモリ上のブロックデータ（３２バ
イト〜１２８バイト）を強制的に主メモリおよびＩ／Ｏ
空間へ書き出すデータ転送命令を設け、プロセッサと主
メモリおよびＩ／Ｏ装置を接続するインターフェースユ
ニットにプロセッサが送出する前記ブロック転送命令に
よるトランザクションを識別する識別手段を設け、前記
インターフェースユニットに該識別手段の結果に従い受
信したトランザクションを主メモリとＩ／Ｏ装置の両者
に送信する機能を設け、前記インターフェースユニット
に複数のエントリからなるアドレス変換テーブルを設け
て前記トランザクションのアドレスに従って対応するＩ
／Ｏ装置へのアドレスに変換することで、達成される。
令によりキャッシュメモリ上のブロックデータ（３２バ
イト〜１２８バイト）を強制的に主メモリおよびＩ／Ｏ
空間へ書き出すデータ転送命令を設け、プロセッサと主
メモリおよびＩ／Ｏ装置を接続するインターフェースユ
ニットにプロセッサが送出する前記ブロック転送命令に
よるトランザクションを識別する識別手段を設け、前記
インターフェースユニットに該識別手段の結果に従い受
信したトランザクションを主メモリとＩ／Ｏ装置の両者
に送信する機能を設け、前記インターフェースユニット
に複数のエントリからなるアドレス変換テーブルを設け
て前記トランザクションのアドレスに従って対応するＩ
／Ｏ装置へのアドレスに変換することで、達成される。
【００２８】上記他の目的は、プロセッサが実行する命
令によりキャッシュメモリ上のブロックデータ（３２バ
イト〜１２８バイト）を強制的に主メモリおよびＩ／Ｏ
空間へ書き出すデータ転送命令を設け、プロセッサと主
メモリおよびＩ／Ｏ装置を接続するインターフェースユ
ニットにプロセッサが送出する前記ブロック転送命令に
よるトランザクションを識別する識別手段を設け、前記
インターフェースユニットに該識別手段の結果に従い受
信したトランザクションを主メモリとＩ／Ｏ装置の両者
に送信する機能を設け、Ｉ／Ｏ装置に受け取った前記ト
ランザクションのアドレスを自Ｉ／Ｏ装置へのアドレス
に変換するアドレス変換機能を設けることで、達成され
る。
令によりキャッシュメモリ上のブロックデータ（３２バ
イト〜１２８バイト）を強制的に主メモリおよびＩ／Ｏ
空間へ書き出すデータ転送命令を設け、プロセッサと主
メモリおよびＩ／Ｏ装置を接続するインターフェースユ
ニットにプロセッサが送出する前記ブロック転送命令に
よるトランザクションを識別する識別手段を設け、前記
インターフェースユニットに該識別手段の結果に従い受
信したトランザクションを主メモリとＩ／Ｏ装置の両者
に送信する機能を設け、Ｉ／Ｏ装置に受け取った前記ト
ランザクションのアドレスを自Ｉ／Ｏ装置へのアドレス
に変換するアドレス変換機能を設けることで、達成され
る。
【００２９】
【作用】キャッシュメモリ上のブロックデータを、強制
的に主メモリおよびＩ／Ｏ空間へ書き出すデータ転送命
令により、Ｉ／Ｏ装置へ転送したいデータを含むブロッ
クがプロセッサから、主メモリおよびＩ／Ｏ装置を接続
するインターフェースユニットに送出される。このと
き、該ブロックトランザクションには、主メモリおよび
Ｉ／Ｏ装置両者への転送データであることを示す識別子
が付加することでこの識別を容易にする。前記インター
フェースユニットは、該トランザクションの識別子を認
識すると、該トランザクションを主メモリに書き込むと
同時に、該トランザクションのアドレスをＩ／Ｏ装置の
アドレスに変換しＩ／Ｏ装置へ送信する。該トランザク
ションのブロックデータを受け取ったＩ／Ｏ装置は、計
算機間通信用Ｉ／Ｏ装置であればブロックデータをＩ／
Ｏバスあるいは高速ネットワークを介して他の計算機に
転送する。また、グラフィックス用Ｉ／Ｏ装置であれ
ば、ブロックデータをフレームメモリに書き込む。これ
により、ＤＭＡ転送方式のように事前に送信制御ブロッ
クを作成することなく、プロセッサによる命令実行によ
り大きなサイズのブロックデータを直接Ｉ／Ｏ装置に転
送することができる。
的に主メモリおよびＩ／Ｏ空間へ書き出すデータ転送命
令により、Ｉ／Ｏ装置へ転送したいデータを含むブロッ
クがプロセッサから、主メモリおよびＩ／Ｏ装置を接続
するインターフェースユニットに送出される。このと
き、該ブロックトランザクションには、主メモリおよび
Ｉ／Ｏ装置両者への転送データであることを示す識別子
が付加することでこの識別を容易にする。前記インター
フェースユニットは、該トランザクションの識別子を認
識すると、該トランザクションを主メモリに書き込むと
同時に、該トランザクションのアドレスをＩ／Ｏ装置の
アドレスに変換しＩ／Ｏ装置へ送信する。該トランザク
ションのブロックデータを受け取ったＩ／Ｏ装置は、計
算機間通信用Ｉ／Ｏ装置であればブロックデータをＩ／
Ｏバスあるいは高速ネットワークを介して他の計算機に
転送する。また、グラフィックス用Ｉ／Ｏ装置であれ
ば、ブロックデータをフレームメモリに書き込む。これ
により、ＤＭＡ転送方式のように事前に送信制御ブロッ
クを作成することなく、プロセッサによる命令実行によ
り大きなサイズのブロックデータを直接Ｉ／Ｏ装置に転
送することができる。
【００３０】また、アドレス変換に使用するアドレス変
換テーブルは複数のエントリからなり、プロセッサから
受け取ったブロックデータのアドレスが、どのＩ／Ｏ装
置へのトランザクションであるかを検証し、対象となる
Ｉ／Ｏ装置のアドレスに変換しＩ／Ｏ装置に転送する。
これにより、アドレスを切り替えることにより、複数の
Ｉ／Ｏ装置に対して同時にブロックデータの転送が可能
になる。
換テーブルは複数のエントリからなり、プロセッサから
受け取ったブロックデータのアドレスが、どのＩ／Ｏ装
置へのトランザクションであるかを検証し、対象となる
Ｉ／Ｏ装置のアドレスに変換しＩ／Ｏ装置に転送する。
これにより、アドレスを切り替えることにより、複数の
Ｉ／Ｏ装置に対して同時にブロックデータの転送が可能
になる。
【００３１】また、Ｉ／Ｏ装置側に設けられたアドレス
変換機構は、受け取ったブロックデータのアドレスが自
Ｉ／Ｏ装置へのアドレスかどうかを検証し、自Ｉ／Ｏ装
置へのアドレスであればこれを受け付ける。これによ
り、アドレスを切り替えることにより、複数のＩ／Ｏ装
置に対して同時にブロックデータの転送が可能になる。
変換機構は、受け取ったブロックデータのアドレスが自
Ｉ／Ｏ装置へのアドレスかどうかを検証し、自Ｉ／Ｏ装
置へのアドレスであればこれを受け付ける。これによ
り、アドレスを切り替えることにより、複数のＩ／Ｏ装
置に対して同時にブロックデータの転送が可能になる。
【００３２】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。図２は、本発明の一実施例に係る計算機システ
ムの全体構成図である。プロセッサ100はプロセッサ共
有バス1400を介してシステム制御装置200に接続され
る。システム制御装置200は主メモリバス1600を介して
主メモリ300に接続される。また、システム制御装置200
は、入出力バス1500を介して入出力制御装置400、ネッ
トワーク制御装置500、ファイル制御装置600、グラフィ
ックス制御装置700に接続される。プロセッサ100からの
主メモリ対するアクセス要求は、一旦システム制御装置
200に受け付けられる。システム制御装置200では受け付
けたアクセスのアドレスからアクセス先を検証する。メ
モリ空間へのアクセスであれば主メモリ300にアクセス
要求を発行する。プロセッサ100からＩ／Ｏ装置へのア
クセス（以下プロセッサによるＩ／Ｏ直接アクセスと呼
ぶ）であれば、システム制御装置200はＩ／Ｏバス1500
上にアクセス要求を発行する。各Ｉ／Ｏ装置400，500，
600，700は、Ｉ／Ｏバス1500上のアクセス要求を受付
け、そのアドレスから自装置へのアクセスかどうかを検
証する。自装置へのアクセス要求であれば要求された処
理（レジスタの設定、Ｉ／Ｏ装置の制御等）を実施す
る。
明する。図２は、本発明の一実施例に係る計算機システ
ムの全体構成図である。プロセッサ100はプロセッサ共
有バス1400を介してシステム制御装置200に接続され
る。システム制御装置200は主メモリバス1600を介して
主メモリ300に接続される。また、システム制御装置200
は、入出力バス1500を介して入出力制御装置400、ネッ
トワーク制御装置500、ファイル制御装置600、グラフィ
ックス制御装置700に接続される。プロセッサ100からの
主メモリ対するアクセス要求は、一旦システム制御装置
200に受け付けられる。システム制御装置200では受け付
けたアクセスのアドレスからアクセス先を検証する。メ
モリ空間へのアクセスであれば主メモリ300にアクセス
要求を発行する。プロセッサ100からＩ／Ｏ装置へのア
クセス（以下プロセッサによるＩ／Ｏ直接アクセスと呼
ぶ）であれば、システム制御装置200はＩ／Ｏバス1500
上にアクセス要求を発行する。各Ｉ／Ｏ装置400，500，
600，700は、Ｉ／Ｏバス1500上のアクセス要求を受付
け、そのアドレスから自装置へのアクセスかどうかを検
証する。自装置へのアクセス要求であれば要求された処
理（レジスタの設定、Ｉ／Ｏ装置の制御等）を実施す
る。
【００３３】ファイル制御装置600は、固定ディスク装
置1100と主メモリ300との間のデータ転送を制御する。
ネットワーク制御装置500は、FDDI、Ethernetといった
ネットワークと主メモリ300との間のデータ転送を制御
する。グラフィックス制御装置700は表示用フレームメ
モリ800と主メモリ300間のデータ転送を制御する。フレ
ームメモリ800のデータは、グラフィックス制御装置700
により表示装置1200に表示される。また、Ｉ／Ｏ制御装
置400はフロッピーディスク装置900やプリンタ装置1000
と主メモリ300間のデータ転送を制御する。
置1100と主メモリ300との間のデータ転送を制御する。
ネットワーク制御装置500は、FDDI、Ethernetといった
ネットワークと主メモリ300との間のデータ転送を制御
する。グラフィックス制御装置700は表示用フレームメ
モリ800と主メモリ300間のデータ転送を制御する。フレ
ームメモリ800のデータは、グラフィックス制御装置700
により表示装置1200に表示される。また、Ｉ／Ｏ制御装
置400はフロッピーディスク装置900やプリンタ装置1000
と主メモリ300間のデータ転送を制御する。
【００３４】各Ｉ／Ｏ制御装置は、ＤＭＡ(Direct Memo
ry Access)機能を持つ。ＤＭＡ機能により各Ｉ／Ｏ装置
はプロセッサ100に負荷をかけることなく、Ｉ／Ｏバス1
500を介して主メモリ300との間でデータの転送が可能で
ある。ＤＭＡアクセスのデータ転送単位は４、８、１
６、３２バイトなど種々の転送サイズが選択できる。以
下にＤＭＡ機能によるデータ転送手順を示す。
ry Access)機能を持つ。ＤＭＡ機能により各Ｉ／Ｏ装置
はプロセッサ100に負荷をかけることなく、Ｉ／Ｏバス1
500を介して主メモリ300との間でデータの転送が可能で
ある。ＤＭＡアクセスのデータ転送単位は４、８、１
６、３２バイトなど種々の転送サイズが選択できる。以
下にＤＭＡ機能によるデータ転送手順を示す。
【００３５】（１）プロセッサは主メモリ300上に、Ｄ
ＭＡの動作を指示するＤＭＡ制御ブロックを作成し命令
キューに繋ぐ。 （２）Ｉ／Ｏ直接アクセスにより、対象となるＩ／Ｏ装
置のＤＭＡ機能を起動する。 （３）起動されたＤＭＡは、主メモリ300上の命令キュ
ーから命令を読みだし、その内容に従って主メモリ300
とＩ／Ｏ装置間のデータ転送を行う。 （４）１つの命令実行が終了すると割り込み機能により
プロセッサ100に報告する。 図３は、プロセッサ100の内部構成図である。命令フェ
ッチユニット101はプログラムの実行に必要な命令を主
メモリ300から読み出す。読み出された命令は命令実行
ユニット102に転送される。命令実行ユニット102は、命
令の意味を解釈し、命令実行に必要なデータを主メモリ
300から読み出し演算を実行する。命令用アドレス変換
バッファ103及びデータ用アドレス変換バッファ104は仮
想記憶システムを実現するために設けられている。それ
ぞれ、命令フェッチユニット101及び命令実行ユニット1
02が、主メモリ300を読みだす時に発行する仮想アドレ
スを実際の主メモリアドレス（以下、実アドレス）に変
換する。命令キャッシュメモリ105は、主メモリ300上に
ある命令の一部を複写して保持する高速メモリである。
命令フェッチユニット101が要求する命令が命令キャッ
シュメモリ105内に存在すれば、主メモリ300にアクセス
することなく即座にデータを読み出すことができる。要
求する命令がキャッシュメモリに存在しない場合、命令
キャッシュメモリ105は、主メモリインターフェース107
を介して主メモリ300にデータを要求する。
ＭＡの動作を指示するＤＭＡ制御ブロックを作成し命令
キューに繋ぐ。 （２）Ｉ／Ｏ直接アクセスにより、対象となるＩ／Ｏ装
置のＤＭＡ機能を起動する。 （３）起動されたＤＭＡは、主メモリ300上の命令キュ
ーから命令を読みだし、その内容に従って主メモリ300
とＩ／Ｏ装置間のデータ転送を行う。 （４）１つの命令実行が終了すると割り込み機能により
プロセッサ100に報告する。 図３は、プロセッサ100の内部構成図である。命令フェ
ッチユニット101はプログラムの実行に必要な命令を主
メモリ300から読み出す。読み出された命令は命令実行
ユニット102に転送される。命令実行ユニット102は、命
令の意味を解釈し、命令実行に必要なデータを主メモリ
300から読み出し演算を実行する。命令用アドレス変換
バッファ103及びデータ用アドレス変換バッファ104は仮
想記憶システムを実現するために設けられている。それ
ぞれ、命令フェッチユニット101及び命令実行ユニット1
02が、主メモリ300を読みだす時に発行する仮想アドレ
スを実際の主メモリアドレス（以下、実アドレス）に変
換する。命令キャッシュメモリ105は、主メモリ300上に
ある命令の一部を複写して保持する高速メモリである。
命令フェッチユニット101が要求する命令が命令キャッ
シュメモリ105内に存在すれば、主メモリ300にアクセス
することなく即座にデータを読み出すことができる。要
求する命令がキャッシュメモリに存在しない場合、命令
キャッシュメモリ105は、主メモリインターフェース107
を介して主メモリ300にデータを要求する。
【００３６】データキャッシュメモリ106は、主メモリ3
00のデータの一部を保持する高速メモリである。命令実
行ユニット102が要求するデータがキャッシュメモリ106
内に存在すれば、主メモリ300にアクセスすることなく
即座にデータを提供することができる。要求するデータ
がキャッシュメモリに存在しない場合、データキャッシ
ュメモリ106は、主メモリインターフェース107を介して
主メモリ300にデータを要求する。キャッシュメモリ106
と主メモリ300との間のデータ転送は、一般に３２バイ
ト〜１２８バイト程度のブロックを転送単位とすること
によりキャッシュメモリのヒット率の向上を計ってい
る。
00のデータの一部を保持する高速メモリである。命令実
行ユニット102が要求するデータがキャッシュメモリ106
内に存在すれば、主メモリ300にアクセスすることなく
即座にデータを提供することができる。要求するデータ
がキャッシュメモリに存在しない場合、データキャッシ
ュメモリ106は、主メモリインターフェース107を介して
主メモリ300にデータを要求する。キャッシュメモリ106
と主メモリ300との間のデータ転送は、一般に３２バイ
ト〜１２８バイト程度のブロックを転送単位とすること
によりキャッシュメモリのヒット率の向上を計ってい
る。
【００３７】本実施例におけるデータキャッシュメモリ
106では、ストアイン方式により命令実行ユニット102か
らの主メモリ書き込み処理を高速化している。ストアイ
ン方式では、書き込み対象となるデータがデータキャッ
シュメモリ106上に存在すれば、データキャッシュメモ
リにのみ書き込みを行い、主メモリ300には書き込みを
行わない。書き込みが行われたデータキャッシュ内のブ
ロックをダーティーブロックと呼ぶ。ダーティブロック
は、データキャッシュメモリ106が溢れたときに主メモ
リ300に書き戻される。
106では、ストアイン方式により命令実行ユニット102か
らの主メモリ書き込み処理を高速化している。ストアイ
ン方式では、書き込み対象となるデータがデータキャッ
シュメモリ106上に存在すれば、データキャッシュメモ
リにのみ書き込みを行い、主メモリ300には書き込みを
行わない。書き込みが行われたデータキャッシュ内のブ
ロックをダーティーブロックと呼ぶ。ダーティブロック
は、データキャッシュメモリ106が溢れたときに主メモ
リ300に書き戻される。
【００３８】命令実行ユニット102は、データキャッシ
ュメモリ106内の任意のダーティーブロックを強制的に
主メモリに書き戻す命令を実行することができる。デー
タキャッシュメモリ106から掃き出されたダーティーブ
ロックは、メモリインターフェース107を介してシステ
ム制御装置200に転送される。この時、必要ならば命令
実行ユニット102で実行される命令によって該ダーティ
ブロックを主メモリおよびＩ／Ｏ装置の両者に転送する
ことを指定できる。この時、書き戻されるダーティーブ
ロックには、主メモリ及びＩ／Ｏ装置両者へのデータ転
送であることを示す識別子が付加される。
ュメモリ106内の任意のダーティーブロックを強制的に
主メモリに書き戻す命令を実行することができる。デー
タキャッシュメモリ106から掃き出されたダーティーブ
ロックは、メモリインターフェース107を介してシステ
ム制御装置200に転送される。この時、必要ならば命令
実行ユニット102で実行される命令によって該ダーティ
ブロックを主メモリおよびＩ／Ｏ装置の両者に転送する
ことを指定できる。この時、書き戻されるダーティーブ
ロックには、主メモリ及びＩ／Ｏ装置両者へのデータ転
送であることを示す識別子が付加される。
【００３９】命令演算ユニット102によって実行される
Ｉ／Ｏ直接アクセスはデータキャッシュメモリ106には
アクセスせず、直接メモリインタフェース107を介して
システム制御装置200に転送される。従ってＩ／Ｏ直接
アクセスにおけるデータ転送単位は４バイトとなる。
Ｉ／Ｏ直接アクセスはデータキャッシュメモリ106には
アクセスせず、直接メモリインタフェース107を介して
システム制御装置200に転送される。従ってＩ／Ｏ直接
アクセスにおけるデータ転送単位は４バイトとなる。
【００４０】図１は、システム制御装置200の内部構成
図である。システム制御装置200は、プロセッサインタ
ーフェースユニット2000、Ｉ／Ｏバスインタフェースユ
ニット3000、主メモリインターフェースユニット4000か
らなる。プロセッサインタフェースユニット2000はプロ
セッサ共有バス1400を介して複数のプロセッサ100と接
続され、プロセッサ100とのデータ転送を制御する。プ
ロセッサ100からのアクセス要求はアドレス／データ受
信レジスタ2020、及び付随情報レジスタ2010に受信され
る。そして、付随情報レジスタ2010の内容に従い、主メ
モリからのブロック読みだし要求であれば、複数のエン
トリーからなるリードブロックアドレスバッファ2040、
リードブロック付随情報バッファ2030に格納される。ま
た、ブロック書き込み要求であれば、アドレスは複数の
エントリーからなるライトブロックアドレスバッファ20
60、ライトブロック付随情報レジスタ2050に格納され、
書き込みデータはライトブロックデータバッファ2070に
格納される。
図である。システム制御装置200は、プロセッサインタ
ーフェースユニット2000、Ｉ／Ｏバスインタフェースユ
ニット3000、主メモリインターフェースユニット4000か
らなる。プロセッサインタフェースユニット2000はプロ
セッサ共有バス1400を介して複数のプロセッサ100と接
続され、プロセッサ100とのデータ転送を制御する。プ
ロセッサ100からのアクセス要求はアドレス／データ受
信レジスタ2020、及び付随情報レジスタ2010に受信され
る。そして、付随情報レジスタ2010の内容に従い、主メ
モリからのブロック読みだし要求であれば、複数のエン
トリーからなるリードブロックアドレスバッファ2040、
リードブロック付随情報バッファ2030に格納される。ま
た、ブロック書き込み要求であれば、アドレスは複数の
エントリーからなるライトブロックアドレスバッファ20
60、ライトブロック付随情報レジスタ2050に格納され、
書き込みデータはライトブロックデータバッファ2070に
格納される。
【００４１】プロセッサからの主メモリ書き込み要求は
ブロック単位で発行されるため、ライトブロックデータ
バッファ2070は複数のブロックを保持できるようになっ
ている。また、Ｉ／Ｏ直接アクセス要求であれば、アド
レスは複数エントリーからなるＩ／Ｏアドレスバッファ
2090、Ｉ／Ｏ付随情報バッファ2080に格納される。ま
た、データはＩ／Ｏデータバッファ2100に格納される。
ブロック単位で発行されるため、ライトブロックデータ
バッファ2070は複数のブロックを保持できるようになっ
ている。また、Ｉ／Ｏ直接アクセス要求であれば、アド
レスは複数エントリーからなるＩ／Ｏアドレスバッファ
2090、Ｉ／Ｏ付随情報バッファ2080に格納される。ま
た、データはＩ／Ｏデータバッファ2100に格納される。
【００４２】プロセッサ共有バス1400から受信したアク
セス要求が主メモリ及びＩ／Ｏ装置両者へのブロックデ
ータ転送要求（以下、Ｉ／Ｏ直接ブロック転送要求）で
あれば、アドレスは複数のエントリーからなるライトブ
ロックアドレスバッファ2060、ライトブロック付随情報
レジスタ2050に格納されると同時に、複数エントリーか
らなるＩ／Ｏアドレスバッファ2090、Ｉ／Ｏ付随情報バ
ッファ2080にも格納される。また、転送データはライト
ブロックデータバッファ2070に格納されると同時に、Ｉ
／Ｏデータバッファ2100にも格納される。
セス要求が主メモリ及びＩ／Ｏ装置両者へのブロックデ
ータ転送要求（以下、Ｉ／Ｏ直接ブロック転送要求）で
あれば、アドレスは複数のエントリーからなるライトブ
ロックアドレスバッファ2060、ライトブロック付随情報
レジスタ2050に格納されると同時に、複数エントリーか
らなるＩ／Ｏアドレスバッファ2090、Ｉ／Ｏ付随情報バ
ッファ2080にも格納される。また、転送データはライト
ブロックデータバッファ2070に格納されると同時に、Ｉ
／Ｏデータバッファ2100にも格納される。
【００４３】リードブロックアドレスバッファ2040、リ
ードブロック付随情報バッファ2030に格納された主メモ
リリードアクセス要求は、主メモリインターフェイスユ
ニット4000に送られる。すなわちセレクタ4040、及び主
メモリアドレスレジスタ4020を経由して主メモリに転送
される。主メモリから読みだされたブロックは、主メモ
リバス1600から主メモリバス受信レジスタ4010を介して
リードブロックデータバッファ2130、リードブロック付
随情報レジスタ2120に格納される。そして、プロセッサ
共有バス送信レジスタ2150、2140を経由してプロセッサ
100に転送される。
ードブロック付随情報バッファ2030に格納された主メモ
リリードアクセス要求は、主メモリインターフェイスユ
ニット4000に送られる。すなわちセレクタ4040、及び主
メモリアドレスレジスタ4020を経由して主メモリに転送
される。主メモリから読みだされたブロックは、主メモ
リバス1600から主メモリバス受信レジスタ4010を介して
リードブロックデータバッファ2130、リードブロック付
随情報レジスタ2120に格納される。そして、プロセッサ
共有バス送信レジスタ2150、2140を経由してプロセッサ
100に転送される。
【００４４】ライトブロックアドレスバッファ2060、ラ
イトブロック付随情報レジスタ2050、ライトブロックデ
ータバッファ2070に格納された主メモリライトアクセス
要求は、主メモリインターフェイスユニット4000に送ら
れる。すなわち、アドレスはセレクタ4040、及び主メモ
リアドレスレジスタ4020を経由して主メモリに転送され
る。また書き込みデータはセレクタ4050、及び主メモリ
データ送信レジスタ4030を経由して主メモリに送られ
る。
イトブロック付随情報レジスタ2050、ライトブロックデ
ータバッファ2070に格納された主メモリライトアクセス
要求は、主メモリインターフェイスユニット4000に送ら
れる。すなわち、アドレスはセレクタ4040、及び主メモ
リアドレスレジスタ4020を経由して主メモリに転送され
る。また書き込みデータはセレクタ4050、及び主メモリ
データ送信レジスタ4030を経由して主メモリに送られ
る。
【００４５】Ｉ／Ｏアドレスバッファ2090、Ｉ／Ｏ付随
情報バッファ2080、Ｉ／Ｏデータバッファ2100に格納さ
れたＩ／Ｏ直接アクセス要求は、Ｉ／Ｏバスインターフ
ェースユニット3000に送られる。即ち、アドレス2090、
データ2100は、セレクタ2160、3110を経由しＩ／Ｏバス
送信レジスタ3090、3080にセットされたのち、Ｉ／Ｏバ
ス1500に送信される。Ｉ／Ｏ装置から読みだされたデー
タは、Ｉ／Ｏバス1500からＩ／Ｏバス受信レジスタ302
0、Ｉ／Ｏバス付随情報受信レジスタ3010を経由してリ
ードブロックデータバッファ2130、リードブロック付随
情報レジスタ2120に格納される。そして、プロセッサ共
有バス送信レジスタ2150、2140を経由してプロセッサ10
0に転送される。
情報バッファ2080、Ｉ／Ｏデータバッファ2100に格納さ
れたＩ／Ｏ直接アクセス要求は、Ｉ／Ｏバスインターフ
ェースユニット3000に送られる。即ち、アドレス2090、
データ2100は、セレクタ2160、3110を経由しＩ／Ｏバス
送信レジスタ3090、3080にセットされたのち、Ｉ／Ｏバ
ス1500に送信される。Ｉ／Ｏ装置から読みだされたデー
タは、Ｉ／Ｏバス1500からＩ／Ｏバス受信レジスタ302
0、Ｉ／Ｏバス付随情報受信レジスタ3010を経由してリ
ードブロックデータバッファ2130、リードブロック付随
情報レジスタ2120に格納される。そして、プロセッサ共
有バス送信レジスタ2150、2140を経由してプロセッサ10
0に転送される。
【００４６】主メモリ及びＩ／Ｏ装置両者へのブロック
データ転送要求として受け付けられ、Ｉ／Ｏアドレスバ
ッファ2090、Ｉ／Ｏ付随情報バッファ2080、Ｉ／Ｏデー
タバッファ2100にも格納されたＩ／Ｏ直接ブロック転送
要求は。Ｉ／Ｏバスインターフェースユニット3000に送
られる。即ち、アドレス2090はアドレス変換ユニット21
10により、主メモリ空間へのアドレスからＩ／Ｏ装置へ
のアドレスに変換される。そして、セレクタ2160、3110
を経由しＩ／Ｏバス送信レジスタ3090、3080にセットさ
れたのち、Ｉ／Ｏバス1500に送信される。またＩ／Ｏデ
ータバッファ2100に格納されたブロックデータも、セレ
クタ2160、3110を経由しＩ／Ｏバス送信レジスタ3090、
3080にセットされたのち、Ｉ／Ｏバス1500に送信され
る。
データ転送要求として受け付けられ、Ｉ／Ｏアドレスバ
ッファ2090、Ｉ／Ｏ付随情報バッファ2080、Ｉ／Ｏデー
タバッファ2100にも格納されたＩ／Ｏ直接ブロック転送
要求は。Ｉ／Ｏバスインターフェースユニット3000に送
られる。即ち、アドレス2090はアドレス変換ユニット21
10により、主メモリ空間へのアドレスからＩ／Ｏ装置へ
のアドレスに変換される。そして、セレクタ2160、3110
を経由しＩ／Ｏバス送信レジスタ3090、3080にセットさ
れたのち、Ｉ／Ｏバス1500に送信される。またＩ／Ｏデ
ータバッファ2100に格納されたブロックデータも、セレ
クタ2160、3110を経由しＩ／Ｏバス送信レジスタ3090、
3080にセットされたのち、Ｉ／Ｏバス1500に送信され
る。
【００４７】Ｉ／Ｏバスインターフェースユニット3000
は、Ｉ／Ｏバス1500を介して複数のＩ／Ｏ装置と接続さ
れ、Ｉ／Ｏ装置とのデータ転送を制御する。Ｉ／Ｏ装置
からのＤＭＡ要求はＩ／Ｏバス受信レジスタ3020、Ｉ／
Ｏバス付随情報受信レジスタ3010に受信される。そし
て、アドレスはＤＭＡアドレスレジスタ3040、ＤＭＡ付
随情報レジスタ3030に格納される。また、書き込みデー
タはＤＭＡライトデータバッファ3050に格納される。Ｄ
ＭＡアクセスでは、４、８、１６、３２バイトなど種々
のブロックデータ転送サイズを指定できる。このためＤ
ＭＡライトデータバッファ3050は、複数のブロックデー
タを保持できるようになっている。
は、Ｉ／Ｏバス1500を介して複数のＩ／Ｏ装置と接続さ
れ、Ｉ／Ｏ装置とのデータ転送を制御する。Ｉ／Ｏ装置
からのＤＭＡ要求はＩ／Ｏバス受信レジスタ3020、Ｉ／
Ｏバス付随情報受信レジスタ3010に受信される。そし
て、アドレスはＤＭＡアドレスレジスタ3040、ＤＭＡ付
随情報レジスタ3030に格納される。また、書き込みデー
タはＤＭＡライトデータバッファ3050に格納される。Ｄ
ＭＡアクセスでは、４、８、１６、３２バイトなど種々
のブロックデータ転送サイズを指定できる。このためＤ
ＭＡライトデータバッファ3050は、複数のブロックデー
タを保持できるようになっている。
【００４８】ＤＭＡアドレスレジスタ3040、ＤＭＡ付随
情報レジスタ3030、ＤＭＡライトデータバッファ3050に
格納されたＤＭＡアクセス要求は、主メモリインターフ
ェイスユニット4000に送られる。すなわち、アドレスは
セレクタ4040、及び主メモリアドレスレジスタ4020を経
由して主メモリに転送される。また書き込みデータはセ
レクタ4050、及び主メモリデータ送信レジスタ4030を経
由して主メモリに送られる。主メモリから読みだされた
ブロックデータは、主メモリバス1600から主メモリバス
受信レジスタ4010を介してＤＭＡリードデータバッファ
3070、ＤＭＡリードデータ付随情報レジスタ3060に格納
される。そして、Ｉ／Ｏバス送信レジスタ3090、3080を
経由してＩ／Ｏ装置に転送される。
情報レジスタ3030、ＤＭＡライトデータバッファ3050に
格納されたＤＭＡアクセス要求は、主メモリインターフ
ェイスユニット4000に送られる。すなわち、アドレスは
セレクタ4040、及び主メモリアドレスレジスタ4020を経
由して主メモリに転送される。また書き込みデータはセ
レクタ4050、及び主メモリデータ送信レジスタ4030を経
由して主メモリに送られる。主メモリから読みだされた
ブロックデータは、主メモリバス1600から主メモリバス
受信レジスタ4010を介してＤＭＡリードデータバッファ
3070、ＤＭＡリードデータ付随情報レジスタ3060に格納
される。そして、Ｉ／Ｏバス送信レジスタ3090、3080を
経由してＩ／Ｏ装置に転送される。
【００４９】図４は、Ｉ／Ｏ直接ブロック転送に使用さ
れるアドレス変換ユニット2110の詳細構成図である。Ｉ
／Ｏ装置対象アドレス2113には、Ｉ／Ｏ直接ブロック転
送の対象となるＩ／Ｏ装置のアドレスが登録されてい
る。アドレス変換制御部2111は、Ｉ／Ｏ付随情報バッフ
ァ2080の内容から、対象のＩ／Ｏバスアクセス要求がＩ
／Ｏ直接ブロック転送かどうかを識別する。Ｉ／Ｏ直接
ブロック転送要求である場合は、セレクタ2112を制御し
て登録されているＩ／Ｏ装置のアドレスレジスタ2113を
選択し、Ｉ／Ｏ装置に対応したアドレス2118、2119を生
成する。
れるアドレス変換ユニット2110の詳細構成図である。Ｉ
／Ｏ装置対象アドレス2113には、Ｉ／Ｏ直接ブロック転
送の対象となるＩ／Ｏ装置のアドレスが登録されてい
る。アドレス変換制御部2111は、Ｉ／Ｏ付随情報バッフ
ァ2080の内容から、対象のＩ／Ｏバスアクセス要求がＩ
／Ｏ直接ブロック転送かどうかを識別する。Ｉ／Ｏ直接
ブロック転送要求である場合は、セレクタ2112を制御し
て登録されているＩ／Ｏ装置のアドレスレジスタ2113を
選択し、Ｉ／Ｏ装置に対応したアドレス2118、2119を生
成する。
【００５０】図５は、Ｉ／Ｏ直接ブロック転送に使用さ
れるアドレス変換ユニット2110の他の構成図である。Ｉ
／Ｏ装置検出アドレスタグ2113、及びＩ／Ｏ装置対象ア
ドレス2114には、Ｉ／Ｏ直接ブロック転送の対象となる
Ｉ／Ｏ装置の識別アドレスおよびＩ／Ｏ装置のアドレス
が複数登録できるようになっている。アドレス変換制御
部2111は、Ｉ／Ｏ付随情報バッファ2080の内容から、対
象のＩ／Ｏバスアクセス要求がＩ／Ｏ直接ブロック転送
かどうかを識別する。Ｉ／Ｏ直接ブロック転送要求であ
る場合は、セレクタ2112を制御して登録されているＩ／
Ｏ装置のアドレスを選択する。Ｉ／Ｏアドレスバッファ
2090の一部が、Ｉ／Ｏ装置検出アドレスタグ2113と比較
され、一致したエントリーのＩ／Ｏ装置対象アドレス21
14が使用されアドレス変換が完了する。
れるアドレス変換ユニット2110の他の構成図である。Ｉ
／Ｏ装置検出アドレスタグ2113、及びＩ／Ｏ装置対象ア
ドレス2114には、Ｉ／Ｏ直接ブロック転送の対象となる
Ｉ／Ｏ装置の識別アドレスおよびＩ／Ｏ装置のアドレス
が複数登録できるようになっている。アドレス変換制御
部2111は、Ｉ／Ｏ付随情報バッファ2080の内容から、対
象のＩ／Ｏバスアクセス要求がＩ／Ｏ直接ブロック転送
かどうかを識別する。Ｉ／Ｏ直接ブロック転送要求であ
る場合は、セレクタ2112を制御して登録されているＩ／
Ｏ装置のアドレスを選択する。Ｉ／Ｏアドレスバッファ
2090の一部が、Ｉ／Ｏ装置検出アドレスタグ2113と比較
され、一致したエントリーのＩ／Ｏ装置対象アドレス21
14が使用されアドレス変換が完了する。
【００５１】次に、本発明の第２実施例を説明する。前
述した本発明の第１実施例では、プロセッサから主メモ
リ及びＩ／Ｏ装置両者へのブロックデータ転送要求が発
行されると、システム制御装置200においてアドレス変
換ユニット2110により主メモリへのアクセスアドレスを
Ｉ／Ｏ装置へのアドレスに変換している。本実施例で
は、主メモリへのアクセスアドレスをＩ／Ｏ装置へのア
ドレスに変換する機能をＩ／Ｏ装置側に設ける点が第１
実施例と異なる。この場合の動作を、主メモリ及びＩ／
Ｏ装置両者へのブロックデータ転送要求に限定して説明
する。
述した本発明の第１実施例では、プロセッサから主メモ
リ及びＩ／Ｏ装置両者へのブロックデータ転送要求が発
行されると、システム制御装置200においてアドレス変
換ユニット2110により主メモリへのアクセスアドレスを
Ｉ／Ｏ装置へのアドレスに変換している。本実施例で
は、主メモリへのアクセスアドレスをＩ／Ｏ装置へのア
ドレスに変換する機能をＩ／Ｏ装置側に設ける点が第１
実施例と異なる。この場合の動作を、主メモリ及びＩ／
Ｏ装置両者へのブロックデータ転送要求に限定して説明
する。
【００５２】プロセッサ100によりデータキャッシュメ
モリ106上のダーティブロックを主メモリ及びＩ／Ｏ装
置の両者へ転送する命令が実行されると、システム制御
装置200は、このブロックデータ転送要求（以下、Ｉ／
Ｏ直接ブロック転送要求）を受け付ける。そして、アド
レスは複数のエントリーからなるライトブロックアドレ
スバッファ2060、ライトブロック付随情報レジスタ2050
に格納されると同時に、複数エントリーからなるＩ／Ｏ
アドレスバッファ2090、Ｉ／Ｏ付随情報バッファ2080に
も格納される。また、転送データはライトブロックデー
タバッファ2070に格納されると同時に、Ｉ／Ｏデータバ
ッファ2100にも格納される。
モリ106上のダーティブロックを主メモリ及びＩ／Ｏ装
置の両者へ転送する命令が実行されると、システム制御
装置200は、このブロックデータ転送要求（以下、Ｉ／
Ｏ直接ブロック転送要求）を受け付ける。そして、アド
レスは複数のエントリーからなるライトブロックアドレ
スバッファ2060、ライトブロック付随情報レジスタ2050
に格納されると同時に、複数エントリーからなるＩ／Ｏ
アドレスバッファ2090、Ｉ／Ｏ付随情報バッファ2080に
も格納される。また、転送データはライトブロックデー
タバッファ2070に格納されると同時に、Ｉ／Ｏデータバ
ッファ2100にも格納される。
【００５３】バッファに格納されたＩ／Ｏ直接ブロック
転送要求は、Ｉ／Ｏバスインターフェースユニット3000
に送られる。即ち、アドレス2090はセレクタ2160、3110
を経由しＩ／Ｏバス送信レジスタ3090、3080にセットさ
れたのち、Ｉ／Ｏバス1500に送信される。またＩ／Ｏデ
ータバッファ2100に格納されたブロックデータも、セレ
クタ2160、3110を経由しＩ／Ｏバス送信レジスタ3090、
3080にセットされたのち、Ｉ／Ｏバス1500に送信され
る。この時、第一の実施例と異なり、システム制御装置
200においてアドレス変換ユニット2110により主メモリ
へのアクセスアドレスをＩ／Ｏ装置へのアドレスに変換
する処理は行われない。
転送要求は、Ｉ／Ｏバスインターフェースユニット3000
に送られる。即ち、アドレス2090はセレクタ2160、3110
を経由しＩ／Ｏバス送信レジスタ3090、3080にセットさ
れたのち、Ｉ／Ｏバス1500に送信される。またＩ／Ｏデ
ータバッファ2100に格納されたブロックデータも、セレ
クタ2160、3110を経由しＩ／Ｏバス送信レジスタ3090、
3080にセットされたのち、Ｉ／Ｏバス1500に送信され
る。この時、第一の実施例と異なり、システム制御装置
200においてアドレス変換ユニット2110により主メモリ
へのアクセスアドレスをＩ／Ｏ装置へのアドレスに変換
する処理は行われない。
【００５４】図６は、ファイル制御装置600を例に取
り、Ｉ／Ｏ制御装置の内部構成を示したものである。Ｉ
／Ｏバス1500に発行されたＩ／Ｏ直接ブロック転送要求
は全てのＩ／Ｏ装置に受信される。ファイル制御装置60
0では、Ｉ／Ｏバス受信レジスタ641、Ｉ／Ｏバス付随情
報レジスタ640に受信される。ここで受信されたアドレ
スはまだ主メモリアドレスのままである。アドレス変換
ユニット610は主メモリアドレスをＩ／Ｏ装置のアドレ
スに変換する。上限アドレスレジスタ605、下限アドレ
スレジスタ606には、ファイル制御装置600に関して、Ｉ
／Ｏ直接ブロック転送の対象となる主メモリアドレスの
範囲が登録できるようになっている。アドレス変換制御
部604は、Ｉ／Ｏ付随情報バッファ640の内容から、対象
のＩ／Ｏバスアクセス要求がＩ／Ｏ直接ブロック転送か
どうかを識別する。Ｉ／Ｏ直接ブロック転送要求である
場合は、上限アドレスレジスタ605、下限アドレスレジ
スタ606、範囲検証論理607を用いて、受信したアクセス
要求がファイル制御装置を対象としているかどうかを検
証する。ファイル制御装置を対象としている場合はセレ
クタ609を制御して登録されているＩ／Ｏ装置のアドレ
ス608を選択する。これによって生成されたアドレスが
Ｉ／Ｏ装置へのデータ転送要求として処理される。
り、Ｉ／Ｏ制御装置の内部構成を示したものである。Ｉ
／Ｏバス1500に発行されたＩ／Ｏ直接ブロック転送要求
は全てのＩ／Ｏ装置に受信される。ファイル制御装置60
0では、Ｉ／Ｏバス受信レジスタ641、Ｉ／Ｏバス付随情
報レジスタ640に受信される。ここで受信されたアドレ
スはまだ主メモリアドレスのままである。アドレス変換
ユニット610は主メモリアドレスをＩ／Ｏ装置のアドレ
スに変換する。上限アドレスレジスタ605、下限アドレ
スレジスタ606には、ファイル制御装置600に関して、Ｉ
／Ｏ直接ブロック転送の対象となる主メモリアドレスの
範囲が登録できるようになっている。アドレス変換制御
部604は、Ｉ／Ｏ付随情報バッファ640の内容から、対象
のＩ／Ｏバスアクセス要求がＩ／Ｏ直接ブロック転送か
どうかを識別する。Ｉ／Ｏ直接ブロック転送要求である
場合は、上限アドレスレジスタ605、下限アドレスレジ
スタ606、範囲検証論理607を用いて、受信したアクセス
要求がファイル制御装置を対象としているかどうかを検
証する。ファイル制御装置を対象としている場合はセレ
クタ609を制御して登録されているＩ／Ｏ装置のアドレ
ス608を選択する。これによって生成されたアドレスが
Ｉ／Ｏ装置へのデータ転送要求として処理される。
【００５５】
【発明の効果】本発明によれば、プロセッサのキャッシ
ュメモリのブロック転送機能にアドレス変換機構を付加
し、プロセッサから直接Ｉ／Ｏ装置にブロックデータを
転送できるようにしたので、Ｉ／Ｏ装置へのデータ転送
に於て、高い応答性と高いデータ転送スループットを両
立させることが可能となる。また、複数の計算機をＩ／
Ｏバスあるいは高速ネットワークで接続するクラスタコ
ンピュータシステムに於て、計算期間通信手段として高
い応答性と高いデータ転送スループットを両立させるこ
とが可能となる。更に、グラフィックス表示Ｉ／Ｏシス
テムでは、グラフィックス用フレームメモリに対するＩ
／Ｏデータ転送において、高いデータ転送スループット
と高い応答性を両立できる。
ュメモリのブロック転送機能にアドレス変換機構を付加
し、プロセッサから直接Ｉ／Ｏ装置にブロックデータを
転送できるようにしたので、Ｉ／Ｏ装置へのデータ転送
に於て、高い応答性と高いデータ転送スループットを両
立させることが可能となる。また、複数の計算機をＩ／
Ｏバスあるいは高速ネットワークで接続するクラスタコ
ンピュータシステムに於て、計算期間通信手段として高
い応答性と高いデータ転送スループットを両立させるこ
とが可能となる。更に、グラフィックス表示Ｉ／Ｏシス
テムでは、グラフィックス用フレームメモリに対するＩ
／Ｏデータ転送において、高いデータ転送スループット
と高い応答性を両立できる。
【図１】本発明の一実施例に係る計算機システムのシス
テム制御装置の内部構成図である。
テム制御装置の内部構成図である。
【図２】本発明の一実施例に係る計算機システムの全体
構成図である。
構成図である。
【図３】図２に示すプロセッサの内部構成図である。
【図４】図２に示すシステム制御装置におけるアドレス
変換機構の構成図である。
変換機構の構成図である。
【図５】アドレス変換機構の別構成図である。
【図６】ファイル制御装置の内部構成図である。
１００…プロセッサ、１０５，１０６…キャッシュメモ
リ、２００…システム制御装置、３００…主メモリ、４
００，５００，６００，７００…Ｉ／Ｏ装置、２１１０
…アドレス変換機構。
リ、２００…システム制御装置、３００…主メモリ、４
００，５００，６００，７００…Ｉ／Ｏ装置、２１１０
…アドレス変換機構。
Claims (11)
- 【請求項１】 キャッシュメモリを内蔵する複数のプロ
セッサ装置と、該プロセッサ装置の実行する命令・デー
タを記憶する主記憶装置と、該プロセッサ装置とファイ
ルシステム，ネットーワークシステムなどのＩ／Ｏ装置
との通信を制御する複数のＩ／Ｏ制御装置と、前記複数
のプロセッサ装置、前記主記憶装置、及び前記複数のＩ
／Ｏ制御装置にバスで接続され各装置間のデータ転送を
制御するシステム制御装置からなる計算機システムにお
いて、前記プロセッサ装置が実行する命令により、前記
キャッシュメモリ上に登録されたブロックデータを、強
制的に前記主記憶装置および前記Ｉ／Ｏ制御装置の両者
に対して転送するブロックデータ転送命令を設け、前記
システム制御装置には、前記プロセッサ装置が送出する
前記ブロック転送命令のトランザクションを識別する識
別手段を設け、該識別手段の結果に従い受信した前記ト
ランザクションを前記主記憶装置と前記Ｉ／Ｏ制御装置
の両者に送信する機能を設け、前記トランザクションの
アドレスを前記Ｉ／Ｏ制御装置へのアドレスに変換する
アドレス変換機構を設けたことを特徴とする計算機シス
テム。 - 【請求項２】 キャッシュメモリを内蔵する複数のプロ
セッサ装置と、該プロセッサ装置の実行する命令・デー
タを記憶する主記憶装置と、該プロセッサ装置とファイ
ルシステム，ネットーワークシステムなどのＩ／Ｏ装置
との通信を制御する複数のＩ／Ｏ制御装置と、前記複数
のプロセッサ装置、前記主記憶装置、及び前記複数のＩ
／Ｏ制御装置にバスで接続され各装置間のデータ転送を
制御するシステム制御装置と、該システム制御装置に接
続され、かつ他の計算機システムと計算機間Ｉ／Ｏバス
あるいは高速ネットワークで接続された計算機間通信制
御装置からなるクラスタ計算機システムにおいて、 前
記プロセッサ装置が実行する命令により、前記キャッシ
ュメモリ上に登録されたブロックデータを、強制的に前
記主記憶装置および前記計算機間通信制御装置の両者に
対して転送するブロックデータ転送命令を設け、前記シ
ステム制御装置には、前記プロセッサ装置が送出する前
記ブロック転送命令のトランザクションを識別する識別
手段を設け、該識別手段の結果に従い受信した前記トラ
ンザクションを前記主記憶装置と前記計算機間通信制御
装置の両者に送信する機能を設け、前記トランザクショ
ンのアドレスを前記計算機間通信制御装置へのアドレス
に変換するアドレス変換機構を設け、前記計算機間通信
制御装置には、前記システム制御装置から受け取った前
記ブロックデータを、前記計算機間Ｉ／Ｏバスあるいは
高速ネットワークを介して他の計算機システムに送信す
る機構を設けたことを特徴とする計算機システム。 - 【請求項３】 キャッシュメモリを内蔵する複数のプロ
セッサ装置と、該プロセッサ装置の実行する命令・デー
タを記憶する主記憶装置と、該プロセッサ装置とファイ
ルシステム，ネットーワークシステムなどのＩ／Ｏ装置
との通信を制御する複数のＩ／Ｏ制御装置と、前記複数
のプロセッサ装置、前記主記憶装置、及び前記複数のＩ
／Ｏ制御装置にバスで接続され各装置間のデータ転送を
制御するシステム制御装置と、該システム制御装置に接
続され、かつグラフィックス表示システムを制御するグ
ラフィックス制御装置と、該グラフィックス制御装置に
接続され、表示データを記憶するフレームメモリと、該
フレームメモリの内容を表示する表示装置からなる計算
機システムにおいて、前記プロセッサ装置が実行する命
令により、前記キャッシュメモリ上に登録されたブロッ
クデータを、強制的に前記主記憶装置および前記グラフ
ィックス制御装置の両者に対して転送するブロックデー
タ転送命令を設け、前記システム制御装置は、前記プロ
セッサ装置が送出する前記ブロック転送命令のトランザ
クションを識別する識別手段を設け、該識別手段の結果
に従い受信した前記トランザクションを前記主記憶装置
と前記グラフィックス制御装置の両者に送信する機能を
設け、前記トランザクションのアドレスを前記グラフィ
ックス制御装置へのアドレスに変換するアドレス変換機
構を設け、前記グラフィックス制御装置には、前記シス
テム制御装置から受け取った前記ブロックデータを、前
記フレームメモリに書き込む手段を設けたことを特徴と
する計算機システム。 - 【請求項４】 請求項１乃至請求項３のいずれかにおい
て、前記アドレス変換機構は、複数のエントリからなる
アドレス一致検証用タグ部と、該アドレス一致検証用タ
グ部に対応したＩ／Ｏ装置アドレス登録部と、受け取っ
たアドレスと前記アドレス一致検証用タグ部を比較する
比較器と、該比較器の結果に従って前記アドレス一致検
証用タグ部が一致したエントリーの前記Ｉ／Ｏ装置アド
レス登録部を使ってアドレス変換を行う機構とを設けた
ことを特徴とする計算機システム。 - 【請求項５】 キャッシュメモリを内蔵する複数のプロ
セッサ装置と、該プロセッサ装置の実行する命令，デー
タを記憶する主記憶装置と、該プロセッサ装置とファイ
ルシステム，ネットーワークシステムなどのＩ／Ｏ装置
との通信を制御する複数のＩ／Ｏ制御装置と、前記複数
のプロセッサ装置、前記主記憶装置、及び前記複数のＩ
／Ｏ制御装置にバスで接続され各装置間のデータ転送を
制御するシステム制御装置からなる計算機システムにお
いて、前記プロセッサ装置が実行する命令により、前記
キャッシュメモリ上に登録されたブロックデータを、強
制的に前記主記憶装置および前記Ｉ／Ｏ制御装置の両者
に対して転送するブロックデータ転送命令を設け、前記
システム制御装置には、前記プロセッサ装置が送出する
前記ブロック転送命令のトランザクションを識別する識
別手段を設け、該識別手段の結果に従い受信した前記ト
ランザクションを前記主記憶装置と前記Ｉ／Ｏ制御装置
の両者に送信する機能を設け、前記Ｉ／Ｏ制御装置に
は、受け取った前記トランザクションのアドレスを自Ｉ
／Ｏ制御装置へのアドレスかどうかを識別する手段と、
自Ｉ／Ｏ制御装置へのブロック転送要求であれば、対応
したＩ／Ｏ制御装置のアドレスに変換するアドレス変換
機能を設けたことを特徴とする計算機システム。 - 【請求項６】 請求項５において、前記Ｉ／Ｏ制御装置
は、自制御装置が受け付けるべきアドレスの上限値およ
び下限値を保持するレジスタと、到着したアドレスが該
上限値レジスタと下限値レジスタの範囲にはいるかどう
かを検証する機能と、該検証機能の結果に従って前記到
着アドレスを前記Ｉ／Ｏ制御装置のアドレスに変換する
機構とを設けたことを特徴とする計算機システム。 - 【請求項７】 請求項１において、強制的に前記主記憶
装置および前記Ｉ／Ｏ制御装置の両者に対して転送する
ブロックデータ転送命令は、前記キャッシュメモリのブ
ロックサイズを意識して、Ｉ／Ｏ制御装置へのデータ転
送を行うことを特徴とする計算機システム。 - 【請求項８】 キャッシュメモリを内蔵するのプロセッ
サ装置と、該プロセッサ装置の実行する命令・データを
記憶する主記憶装置と、該プロセッサ装置とファイルシ
ステム，ネットーワークシステムなどのＩ／Ｏ装置との
通信を制御する複数のＩ／Ｏ制御装置と、前記プロセッ
サ装置，前記主記憶装置，及び前記複数のＩ／Ｏ制御装
置にバスで接続され各装置間のデータ転送を制御するシ
ステム制御装置からなる計算機システムの高速Ｉ／Ｏデ
ータ転送方法において、前記プロセッサ装置は、前記キ
ャッシュメモリ上に登録されたブロックデータを強制的
に前記主記憶装置および前記Ｉ／Ｏ制御装置の両者に対
して転送するブロックデータ転送命令を発行したとき、
前記システム制御装置は、前記プロセッサ装置が送出す
る前記ブロック転送命令のトランザクションを識別し、
該識別結果に従い受信した前記トランザクションを前記
主記憶装置と前記Ｉ／Ｏ制御装置の両者に送信すると共
に、前記トランザクションのアドレスを前記Ｉ／Ｏ制御
装置へのアドレスに変換することを特徴とする高速Ｉ／
Ｏデータ転送方法。 - 【請求項９】 キャッシュメモリを内蔵するプロセッサ
装置と、該プロセッサ装置の実行する命令・データを記
憶する主記憶装置と、該プロセッサ装置とファイルシス
テム，ネットーワークシステムなどのＩ／Ｏ装置との通
信を制御する複数のＩ／Ｏ制御装置と、前記プロセッサ
装置，前記主記憶装置，及び前記複数のＩ／Ｏ制御装置
にバスで接続され各装置間のデータ転送を制御するシス
テム制御装置と、該システム制御装置に接続され、かつ
他の計算機システムと計算機間Ｉ／Ｏバスあるいは高速
ネットワークで接続された計算機間通信制御装置からな
るクラスタ計算機システムの高速Ｉ／Ｏデータ転送方法
において、前記プロセッサ装置が前記キャッシュメモリ
上に登録されたブロックデータを強制的に前記主記憶装
置および前記計算機間通信制御装置の両者に対して転送
するブロックデータ転送命令を発行したとき、前記シス
テム制御装置は、前記プロセッサ装置が送出する前記ブ
ロック転送命令のトランザクションを識別し、該識別結
果に従い受信した前記トランザクションを前記主記憶装
置と前記計算機間通信制御装置の両者に送信すると共
に、前記トランザクションのアドレスを前記計算機間通
信制御装置へのアドレスに変換し、前記計算機間通信制
御装置は、前記システム制御装置から受け取った前記ブ
ロックデータを、前記計算機間Ｉ／Ｏバスあるいは高速
ネットワークを介して他の計算機システムに送信するこ
とを特徴とする高速Ｉ／Ｏデータ転送方法。 - 【請求項１０】 キャッシュメモリを内蔵するプロセッ
サ装置と、該プロセッサ装置の実行する命令・データを
記憶する主記憶装置と、該プロセッサ装置とファイルシ
ステム，ネットーワークシステムなどのＩ／Ｏ装置との
通信を制御する複数のＩ／Ｏ制御装置と、前記プロセッ
サ装置，前記主記憶装置，及び前記複数のＩ／Ｏ制御装
置にバスで接続され各装置間のデータ転送を制御するシ
ステム制御装置と、該システム制御装置に接続され、か
つグラフィックス表示システムを制御するグラフィック
ス制御装置と、該グラフィックス制御装置に接続され、
表示データを記憶するフレームメモリと、該フレームメ
モリの内容を表示する表示装置からなる計算機システム
の高速Ｉ／Ｏデータ転送方法において、前記プロセッサ
装置が前記キャッシュメモリ上に登録されたブロックデ
ータを強制的に前記主記憶装置および前記グラフィック
ス制御装置の両者に対して転送するブロックデータ転送
命令を発行したとき、前記システム制御装置は、前記プ
ロセッサ装置が送出する前記ブロック転送命令のトラン
ザクションを識別し、該識別結果に従い受信した前記ト
ランザクションを前記主記憶装置と前記グラフィックス
制御装置の両者に送信すると共に、前記トランザクショ
ンのアドレスを前記グラフィックス制御装置へのアドレ
スに変換し、前記グラフィックス制御装置は、前記シス
テム制御装置から受け取った前記ブロックデータを、前
記フレームメモリに書き込むことを特徴とする高速Ｉ／
Ｏデータ転送方法。 - 【請求項１１】 キャッシュメモリを内蔵するプロセッ
サ装置と、該プロセッサ装置の実行する命令，データを
記憶する主記憶装置と、該プロセッサ装置とファイルシ
ステム，ネットーワークシステムなどのＩ／Ｏ装置との
通信を制御する複数のＩ／Ｏ制御装置と、前記プロセッ
サ装置，前記主記憶装置，及び前記複数のＩ／Ｏ制御装
置にバスで接続され各装置間のデータ転送を制御するシ
ステム制御装置からなる計算機システムにおいて、前記
プロセッサ装置が前記キャッシュメモリ上に登録された
ブロックデータを強制的に前記主記憶装置および前記Ｉ
／Ｏ制御装置の両者に対して転送するブロックデータ転
送命令を発行したとき、前記システム制御装置は、前記
プロセッサ装置が送出する前記ブロック転送命令のトラ
ンザクションを識別し、該識別結果に従い受信した前記
トランザクションを前記主記憶装置と前記Ｉ／Ｏ制御装
置の両者に送信すると共に、前記Ｉ／Ｏ制御装置は、受
け取った前記トランザクションのアドレスを自Ｉ／Ｏ制
御装置へのアドレスかどうかを識別し、自Ｉ／Ｏ制御装
置へのブロック転送要求であれば、対応したＩ／Ｏ制御
装置のアドレスに変換することを特徴とする高速Ｉ／Ｏ
データ転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23846592A JP2719280B2 (ja) | 1992-09-07 | 1992-09-07 | 計算機システムと高速ｉ／ｏデータ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23846592A JP2719280B2 (ja) | 1992-09-07 | 1992-09-07 | 計算機システムと高速ｉ／ｏデータ転送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0689255A JPH0689255A (ja) | 1994-03-29 |
| JP2719280B2 true JP2719280B2 (ja) | 1998-02-25 |
Family
ID=17030641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23846592A Expired - Fee Related JP2719280B2 (ja) | 1992-09-07 | 1992-09-07 | 計算機システムと高速ｉ／ｏデータ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2719280B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2145106C (en) * | 1994-04-22 | 1999-08-24 | Abhaya Asthana | Intelligent memory-based input/output system |
-
1992
- 1992-09-07 JP JP23846592A patent/JP2719280B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0689255A (ja) | 1994-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2547424B2 (ja) | デジタルデータ処理システム | |
| US8738886B2 (en) | Memory mapping in a processor having multiple programmable units | |
| EP0760135B1 (en) | Method and apparatus for maintaining transaction ordering and supporting deferred replies in a bus bridge | |
| JP4104746B2 (ja) | 自動直接メモリ・アクセス機能を備えたコンピュータ・システム | |
| US5935233A (en) | Computer system with a switch interconnector for computer devices | |
| US7877526B2 (en) | Data processing system having a channel adapter shared by multiple operating systems | |
| US6170030B1 (en) | Method and apparatus for restreaming data that has been queued in a bus bridging device | |
| JPH05210641A (ja) | 多重プロセッサコンピューターシステムのアーキテクチャ | |
| JPH11175455A (ja) | コンピュータ・システムにおける通信方法及び装置 | |
| JPH1031625A (ja) | マルチ・プロセッサ・システムにおける改良されたコピーバック性能のためのライトバック・バッファ | |
| JPH06187299A (ja) | 並列処理方式 | |
| US20090187695A1 (en) | Handling concurrent address translation cache misses and hits under those misses while maintaining command order | |
| CA2007737C (en) | Data transfer operations between two asynchronous buses | |
| US5991855A (en) | Low latency memory read with concurrent pipe lined snoops | |
| JP3266470B2 (ja) | 強制順序で行う要求毎ライト・スルー・キャッシュを有するデータ処理システム | |
| JP2000293436A (ja) | パイプラインメモリシステムにおける複数のターゲットへの複数の未解決要求のサポート | |
| US7334056B2 (en) | Scalable architecture for context execution | |
| JP4166615B2 (ja) | データ処理装置におけるマルチアクセス命令を処理するデータ処理装置及び方法並びにその方法によるコンピュータ・プログラム製品 | |
| JP2719280B2 (ja) | 計算機システムと高速ｉ／ｏデータ転送方法 | |
| US20080109604A1 (en) | Systems and methods for remote direct memory access to processor caches for RDMA reads and writes | |
| US6145032A (en) | System for recirculation of communication transactions in data processing in the event of communication stall | |
| US6516343B1 (en) | Computer system and method for enhancing memory-to-memory copy transactions by utilizing multiple system control units | |
| EP0280821A2 (en) | Interface between processor and special instruction processor in digital data processing system | |
| US6915390B2 (en) | High speed memory cloning facility via a coherently done mechanism | |
| JPH06324998A (ja) | メッセージ受信方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |