JP2734366B2 - Sampling circuit using single electron charging effect - Google Patents
Sampling circuit using single electron charging effectInfo
- Publication number
- JP2734366B2 JP2734366B2 JP6023916A JP2391694A JP2734366B2 JP 2734366 B2 JP2734366 B2 JP 2734366B2 JP 6023916 A JP6023916 A JP 6023916A JP 2391694 A JP2391694 A JP 2391694A JP 2734366 B2 JP2734366 B2 JP 2734366B2
- Authority
- JP
- Japan
- Prior art keywords
- tunnel junction
- capacitor
- sampling circuit
- terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005070 sampling Methods 0.000 title claims description 39
- 230000000694 effects Effects 0.000 title claims description 25
- 239000003990 capacitor Substances 0.000 claims description 56
- 239000000758 substrate Substances 0.000 claims description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 2
- 238000000034 method Methods 0.000 claims description 2
- 230000035945 sensitivity Effects 0.000 description 8
- 230000005641 tunneling Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/02—Structural aspects of erasable programmable read-only memories
- G11C2216/08—Nonvolatile memory wherein data storage is accomplished by storing relatively few electrons in the storage layer, i.e. single electron memory
Landscapes
- Logic Circuits (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、高速の繰り返し信号を
測定するサンプリング回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sampling circuit for measuring a high-speed repetitive signal.
【０００２】[0002]
【従来の技術】現在、高速の繰り返し信号の波形を測定
するサンプラーは半導体素子やジョセフソン接合を用い
たものが実用化されている。半導体素子を用いたもので
は立ち上がり時間７ｐｓ、電圧感度１ｍＶのもの、ジョ
セフソン素子を用いたものでは立ち上がり時間２．１ｐ
ｓ、電圧感度５０μＶのものが作られている。しかしな
がら、高度情報化社会のもとでの通信技術、情報処理技
術の著しい発展のため、例えば光通信の伝送系評価な
ど、より高速で高感度の信号測定技術が必要となってき
ている。2. Description of the Related Art At present, a sampler for measuring a waveform of a high-speed repetitive signal using a semiconductor element or a Josephson junction is in practical use. A device using a semiconductor device has a rise time of 7 ps and a voltage sensitivity of 1 mV, and a device using a Josephson device has a rise time of 2.1 p.
s, with a voltage sensitivity of 50 μV. However, due to the remarkable development of communication technology and information processing technology in the highly information-oriented society, higher-speed and higher-sensitivity signal measurement technology such as evaluation of a transmission system of optical communication is required.
【０００３】図２にはアイイーイーイー・エレクトロン
・デバイス・レターズ第３巻、第９号、第２６１頁に記
載されている従来の超伝導サンプリング回路が示されて
いる。超伝導サンプリング回路では、パルス電流Ｉｐで
指定される時刻における被信号測定電流Ｉｓの値がジョ
セフソン接合を用いたサンプリングゲート３１のスイッ
チングの有無で決定される。サンプリングゲート３１は
ジョセフソン接合を用いた超伝導量子干渉計（ＳＱＵＩ
Ｄ）である。サンプリングゲート３１に用いるジョセフ
ソン接合はトンネル型のアンダーダンプ接合である。ア
ンダーダンプ接合のときは、ジョセフソン接合の電流電
圧特性はヒステリシスを持ち、適当な負荷抵抗により、
接合はスイッチした後信号を取り去っても、そのまま電
圧状態を維持することができる。FIG. 2 shows a conventional superconducting sampling circuit described in IEE Electron Device Letters, Vol. 3, No. 9, page 261. In the superconducting sampling circuit, the value of the signal-to-be-measured current Is at the time designated by the pulse current Ip is determined by the presence or absence of switching of the sampling gate 31 using the Josephson junction. The sampling gate 31 is a superconducting quantum interferometer (SQUI) using a Josephson junction.
D). The Josephson junction used for the sampling gate 31 is a tunnel type under dump junction. In the case of an under-dump junction, the current-voltage characteristics of the Josephson junction have a hysteresis, and with an appropriate load resistance,
The junction can maintain the voltage state even if the signal is removed after switching.
【０００４】サンプリングゲート３１はバイアス電流路
３２からバイアス抵抗３６を介して一定のバイアス電流
Ｉｂを供給する。また、サンプリングゲート３１は被測
定信号電流路３３、パルス電流路３４、フィードバック
電流路３５と磁気的に結合しており、それぞれ被信号測
定電流Ｉｓ、パルス電流Ｉｐ、フィードバック電流Ｉｆ
が供給される。フィードバック電流Ｉｆの値はサンプリ
ングゲート３１のスイッチの有無によってフィードバッ
クがかけられる。[0006] A sampling gate 31 supplies a constant bias current Ib from a bias current path 32 via a bias resistor 36. The sampling gate 31 is magnetically coupled to the measured signal current path 33, the pulse current path 34, and the feedback current path 35, and the measured signal current Is, the pulse current Ip, and the feedback current If, respectively.
Is supplied. The value of the feedback current If is fed back depending on the presence or absence of the switch of the sampling gate 31.
【０００５】バイアス電流Ｉｂ、フィードバック電流Ｉ
ｆ、及び、被信号測定電流Ｉｓが供給され、ある時刻ｔ
1 にパルス電流Ｉｐが供給されたとき、ｔ1 における被
信号測定電流Ｉｓ、フィードバック電流Ｉｆ、及び、パ
ルス電流Ｉｐの和がバイアス電流Ｉｂによって決まるサ
ンプリングゲート３１のしきい値電流Ｉｔより大きけれ
ば、サンプリングゲート３１は電圧状態にスイッチす
る。もし、サンプリングゲート３１がスイッチしなけれ
ば、フィードバック電流Ｉｆの値を少し増加して同じ時
刻ｔ1 にサンプリングゲートがスイッチするかどうかを
再度調べる。この操作を繰り返すことにより、時刻ｔ1
にゲート３１がスイッチするフィードバック電流Ｉｆの
最小値が数１からわかる。数１は次のように表すことが
できる。[0005] Bias current Ib, feedback current I
f, and the measured signal current Is is supplied, and at a certain time t
When the pulse current Ip is supplied to 1 , if the sum of the measured signal current Is, the feedback current If, and the pulse current Ip at t 1 is larger than the threshold current It of the sampling gate 31 determined by the bias current Ib, The sampling gate 31 switches to a voltage state. If no sampled gate 31 switches, examine a little increased value of the feedback current If whether sampling gate at the same time t 1 is switched again. By repeating this operation, time t 1
The minimum value of the feedback current If switched by the gate 31 can be found from Equation (1). Equation 1 can be expressed as follows.
【数１】Ｉｆ＋Ｉｓ＋Ｉｐ＝Ｉｔ ここで、パルス電流Ｉｐとしきい値電流Ｉｔの値を既知
とすれば、このフィードバック電流Ｉｆの値を知ること
で、時刻ｔ1 での被信号測定電流Ｉｓの値を知ることが
できる。パルス電流Ｉｐを供給する時刻を変えること
で、様々な時刻における被信号測定電流Ｉｓの値を知る
ことができ、それらを時系列通りに並べることにより、
結果として被測定信号電流Ｉｓの波形を測定することが
できる。If the values of the pulse current Ip and the threshold current It are known, the value of the measured signal current Is at the time t 1 can be calculated by knowing the value of the feedback current If. You can know. By changing the time at which the pulse current Ip is supplied, the value of the measured signal current Is at various times can be known, and by arranging them in chronological order,
As a result, the waveform of the measured signal current Is can be measured.
【０００６】図３（ａ）は、単一電子帯電効果を有する
１つのトンネル接合２０が電圧源１９に接続されている
従来の回路を示す。１つの電子（単一電子）は素電荷ｅ
を持った不可分の要素であるから、電子がトンネル接合
２０をトンネルする際、連続的にトンネル接合２０を通
過しているのではなく、微視的に見れば１つ１つの電子
がトンネル接合２０をトンネルしている。単一電子が微
小接合をトンネルするとその前後でエネルギーが、単一
電子の帯電エネルギー分Ｅｃ＝ｅ2 ／２Ｃだけ変化す
る。ここで、Ｃは接合の静電容量である。トンネルが起
こるのはトンネルの前後のエネルギー変化が正になると
きであるから、トンネルする前の電子は帯電エネルギー
分より高いエネルギーを持つとき、すなわち、印加電圧
Ｖがｅ／２Ｃを越えたときにトンネルが起こる。一方、
トンネルする前の電子が帯電エネルギー分のエネルギー
をもたないときはトンネルは抑制される。したがって、
図３（ａ）の回路での電圧−電流特性は、図３（ｂ）の
ようになる。FIG. 3A shows a conventional circuit in which one tunnel junction 20 having a single electron charging effect is connected to a voltage source 19. One electron (single electron) is an elementary charge e
When an electron tunnels through the tunnel junction 20, the electron does not continuously pass through the tunnel junction 20, but each electron is viewed microscopically. Tunnel. When a single electron tunnels through a micro junction, the energy before and after the tunnel changes by the charging energy Ec = e 2 / 2C of the single electron. Here, C is the capacitance of the junction. Since tunneling occurs when the energy change before and after the tunnel becomes positive, when the electrons before tunneling have energy higher than the charging energy, that is, when the applied voltage V exceeds e / 2C. Tunnel happens. on the other hand,
When the electrons before tunneling do not have energy corresponding to the charging energy, the tunneling is suppressed. Therefore,
The voltage-current characteristics in the circuit of FIG. 3A are as shown in FIG.
【０００７】単一電子帯電効果とは、単一電子の帯電エ
ネルギーが電気伝導に影響を与える効果のことで、特
に、トンネルが抑制される効果はクーロン閉塞と呼ばれ
ている。（シングル チャージ トンネリング −クー
ロン ブロッケイド フェノメナ イン ナノストラク
チャー−（Ｓｉｎｇｌｅ Ｃｈａｒｇｅ Ｔｕｎｎｅｌ
ｉｎｇ −Ｃｏｕｌｏｍｂ Ｂｌｏｃｋａｄｅ Ｐｈｅ
ｎｏｍｅｎａ−）３２４ページ、ハーマン グラベル
ト、ミシェル Ｈ．デヴォレ（Ｈｅｒｍａｎｎ Ｇｒａ
ｂｅｒｔ ａｎｄ Ｍｉｃｈｅｌ Ｈ．Ｄｅｖｏｒｅ
ｔ）編集、プラナムパブリッシング コーポレイション
（Ｐｌｅｎｕｍ Ｐｕｂｌｉｓｈｉｎｇ Ｃｏｒｐｏｒ
ａｔｉｏｎ）発行）。[0007] The single electron charging effect is an effect in which the charging energy of a single electron affects electric conduction. In particular, the effect of suppressing tunneling is called Coulomb blockage. (Single Charge Tunneling-Coulomb Blockade Phenomena in Nanostructure-
ing -Coulomb Blockade Phe
nomena-) p. 324, Herman Gravel, Michel H. Devole (Hermann Gra
bert and Michel H. Devore
t) Editing, Plenum Publishing Corporation (Plenum Publishing Corporation)
ation) issuance).
【０００８】単一電子帯電効果が表れるには、単一電子
帯電エネルギーが熱擾乱エネルギーを上回ることが必要
である。したがって、帯電エネルギーはトンネル接合の
静電容量を小さくすることによって大きくすることがで
きる。静電容量を小さくするには、トンネル接合の接合
面積をできるだけ小さくすることが必要である。In order for the single electron charging effect to appear, it is necessary for the single electron charging energy to exceed the thermal disturbance energy. Therefore, the charging energy can be increased by reducing the capacitance of the tunnel junction. In order to reduce the capacitance, it is necessary to reduce the junction area of the tunnel junction as much as possible.
【０００９】図４（ａ）は、単一電子帯電効果を有する
１つのトンネル接合２０と１つのコンデンサ２１とが電
圧源１９に直列に接続されている従来の回路を示す。ト
ンネル接合２０とコンデンサ２１によって、電気的に独
立したアイランドを形成することができる。電圧源１９
の電圧を増加させるとクーロン閉塞がある電圧で解け、
１個電子がトンネルする。このとき、アイランドに１個
電子が供給され電子数が変化する。したがって、図４
（ｂ）のようにアイランドに溜まる電子数は電圧源１９
の電圧に対して階段状になる。電圧が加わっていない場
合には、このアイランドは電気的に中性であり、また、
電子はトンネルによってのみアイランドに１個づつ出し
入れされる。ここでいう電子数は、外部回路によって帯
電された過剰電子の数を示すものであり、全自由電子の
数を示すものではない。FIG. 4A shows a conventional circuit in which one tunnel junction 20 and one capacitor 21 having a single electron charging effect are connected in series to a voltage source 19. An electrically independent island can be formed by the tunnel junction 20 and the capacitor 21. Voltage source 19
When the voltage is increased, the Coulomb blockage is released at a certain voltage,
One electron tunnels. At this time, one electron is supplied to the island, and the number of electrons changes. Therefore, FIG.
The number of electrons accumulated in the island as shown in FIG.
It becomes stair-like for the voltage of. When no voltage is applied, the island is electrically neutral and
Electrons are moved into and out of the island only by tunnels. Here, the number of electrons indicates the number of excess electrons charged by the external circuit, and does not indicate the number of all free electrons.
【００１０】図５（ａ）は図４（ａ）に示した回路に単
一電子帯電効果を有するトンネル接合２２を追加し、２
つのトンネル接合を直列に接続した従来の回路を示す。
トンネル接合２０，２２は異なる電圧領域でクーロン閉
塞がおこり、電圧源１９の電圧に対してアイランドに溜
まる２通りの電子数が許される領域が表れる。例えば、
図５（ｂ）のＶ＝Ｖ1 では、アイランドに１個又は２個
の電子を安定に溜めることができる。２つのトンネル接
合を用いた場合、電子数に双安定領域が存在することは
簡単な計算によって確かめることができる。FIG. 5A shows a circuit shown in FIG. 4A in which a tunnel junction 22 having a single-electron charging effect is added.
1 shows a conventional circuit in which two tunnel junctions are connected in series.
Coulomb blockage occurs in the tunnel junctions 20 and 22 in different voltage regions, and a region where two types of electrons stored in the island are allowed with respect to the voltage of the voltage source 19 appears. For example,
In V = V 1 of FIG. 5 (b), it is possible to store one or two electrons stably in the island. When two tunnel junctions are used, the existence of a bistable region in the number of electrons can be confirmed by a simple calculation.
【００１１】図６（ａ）は２つの単一電子帯電効果を有
するトンネル接合２０，２２に囲まれたアイランドにコ
ンデンサ２４を設け、このコンデンサ２４に電圧源２３
から電圧を加えることによってトランジスタ動作をさせ
る従来の回路を示す。コンデンサ２４に電圧を加える
と、アイランド中の電荷分布が変化し、電圧−電流特性
において、クーロン閉塞によるしきい値電圧が図６
（ｂ）のように変化する。また、クーロン閉塞が起こっ
ている点と解けている点を電圧源２３でスイッチするこ
とによって、電流のスイッチングが可能になる。FIG. 6A shows that a capacitor 24 is provided on an island surrounded by two tunnel junctions 20 and 22 having a single electron charging effect.
1 shows a conventional circuit that performs a transistor operation by applying a voltage from the circuit. When a voltage is applied to the capacitor 24, the charge distribution in the island changes, and in the voltage-current characteristics, the threshold voltage due to Coulomb blockage is reduced as shown in FIG.
It changes as shown in FIG. In addition, by switching the point where the Coulomb blockage has occurred and the point where the Coulomb blockage has occurred by the voltage source 23, the current can be switched.
【００１２】[0012]
【発明が解決しようとする課題】光デジタル通信の伝送
系評価などにおいては、かなり信号強度の小さい信号を
測定する必要がある。したがって、現在主流の半導体素
子を用いたサンプラーでは、感度が悪いために、信号を
増幅してから測定しなくてはならない。しかしながら、
高速で線形性のよい利得の大きな増幅器が存在しないた
めに、高感度の測定ができないでいる。そこで、微小信
号を感度よく測定できるサンプラーが必要となってい
る。In the evaluation of a transmission system of optical digital communication, it is necessary to measure a signal having a considerably small signal strength. Therefore, in a sampler using a semiconductor element that is currently mainstream, the sensitivity must be low, and the signal must be amplified before measurement. However,
Since there is no high-speed, high-linearity amplifier having a large gain, high-sensitivity measurement cannot be performed. Therefore, a sampler capable of measuring a small signal with high sensitivity is required.
【００１３】また、ジョセフソン素子を用いたサンプラ
ーでは、磁束を用いてサンプリングゲートのスイッチン
グを行うため、外界に磁場が存在すると誤動作を起こし
てしまう。In a sampler using a Josephson element, switching of a sampling gate is performed by using a magnetic flux. Therefore, a malfunction occurs when a magnetic field exists in the outside world.
【００１４】一方、より時間分解能の高いサンプラーを
実現するためには、よりパルス幅の狭いパルス電圧を用
いる必要がある。従来、サンプラーとしては半導体素子
やジョセフソン接合を利用したものが用いられてきた
が、より高速なジョセフソン素子でさえ、比較的大きな
キャパシタンスを有する。キャパシタンスの大きな接合
は慣性が大きくなり、スイッチするためにある一定時間
以上電流がしきい値を越えている必要がある。このた
め、パルスの幅があまりに狭いと、その値がしきい値を
越えてもスイッチすることができないという問題点があ
った。On the other hand, in order to realize a sampler having a higher time resolution, it is necessary to use a pulse voltage having a narrower pulse width. Conventionally, a sampler using a semiconductor element or a Josephson junction has been used as a sampler, but even a faster Josephson element has a relatively large capacitance. A junction having a large capacitance has a large inertia, and the current needs to exceed the threshold for a certain period of time to switch. For this reason, if the pulse width is too narrow, there is a problem that switching cannot be performed even if the value exceeds the threshold value.
【００１５】本発明の目的は、従来の素子より感度及び
時間分解能の向上を可能にしたサンプリング回路を提供
することにある。An object of the present invention is to provide a sampling circuit capable of improving sensitivity and time resolution as compared with a conventional device.
【００１６】[0016]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、基板上において、第１トンネル接合の入
力端を入力電圧端子に接続し、第１トンネル接合の出力
端を第２トンネル接合の入力端に接続し、第２トンネル
接合の出力端を、第１コンデンサを介してバイアス電圧
端子に接続すると同時に第２コンデンサを介してパルス
電圧端子に接続し、更に、第２トンネル接合の出力端を
第３コンデンサの一方の電極に接続し、第３コンデンサ
の他方の電極を、第３トンネル接合を介して電源端子に
接続すると同時に第４トンネル接合を介して出力電流端
子に接続し、更に、第３コンデンサの他方の電極を第４
コンデンサを介してゲート端子に接続し、第１トンネル
接合、第２トンネル接合、第３トンネル接合、及び、第
４トンネル接合を単一電子帯電効果を有するように構成
したものである。According to the present invention, an input terminal of a first tunnel junction is connected to an input voltage terminal on a substrate, and an output terminal of the first tunnel junction is connected to a second terminal. The output terminal of the second tunnel junction is connected to the input terminal of the tunnel junction, the output terminal of the second tunnel junction is connected to the bias voltage terminal via the first capacitor, and simultaneously connected to the pulse voltage terminal via the second capacitor. Is connected to one electrode of a third capacitor, and the other electrode of the third capacitor is connected to a power supply terminal via a third tunnel junction and at the same time to an output current terminal via a fourth tunnel junction. Further, the other electrode of the third capacitor is connected to the fourth electrode.
The first tunnel junction, the second tunnel junction, the third tunnel junction, and the fourth tunnel junction are configured to have a single electron charging effect by being connected to a gate terminal via a capacitor.
【００１７】また、上記目的を達成するために、本発明
は、第１コンデンサ及び第２コンデンサのキャパシタン
スをＣs とし、第１トンネル接合及び第２トンネル接合
のキャパシタンスをＣとし、第３コンデンサのキャパシ
タンスを十分小さくし、入力電圧をＶinとし、バイアス
電圧をＶb とし、パルス電圧をＶp とし、素電荷をｅと
したとき、しきい値電圧Ｖthを Ｖth＝Ｖin−（Ｖb ＋Ｖp ）／２＝（１＋２Ｃs ／Ｃ）
ｅ／（４Ｃs ） のように設定したものである。[0017] To achieve the above object, the present invention, the capacitance of the first capacitor and the second capacitor and C s, the capacitance of the first tunnel junction and second tunnel junction is C, the third capacitor the capacitance was small enough, the input voltage is V in, the bias voltage is V b, the pulse voltage was V p, when the elementary charge was e, the threshold voltage V th V th = V in - (V b + V p) / 2 = (1 + 2C s / C)
e / (4C s ).
【００１８】更に、上記目的を達成するために、本発明
は、第１トンネル接合、第２トンネル接合、第３トンネ
ル接合、及び、第４トンネル接合の抵抗を１００ｋΩ、
静電容量を１ａＦ、及び、空乏層幅を３０ｎｍ〜７０ｎ
ｍにし、第１コンデンサ、第２コンデンサ、第３コンデ
ンサ、及び、第４コンデンサの空乏層幅を１００ｎｍ〜
４００ｎｍにしたものである。Further, in order to achieve the above object, the present invention provides a first tunnel junction, a second tunnel junction, a third tunnel junction, and a fourth tunnel junction each having a resistance of 100 kΩ.
The capacitance is 1 aF and the depletion layer width is 30 nm to 70 n
m, and the first capacitor, the second capacitor, the third capacitor, and the fourth capacitor have depletion layer widths of 100 nm or more.
It is 400 nm.
【００１９】[0019]
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の単一電子帯電効果を利用
したサンプリング回路である。第１トンネル接合１１の
入力端を入力電圧端子３に接続し、第１トンネル接合１
１の出力端を第２トンネル接合１２の入力端に接続す
る。第２トンネル接合１２の出力端は、第１コンデンサ
１５を介してバイアス電圧端子４に接続し、第２コンデ
ンサ１６を介してパルス電圧端子８に接続する。また、
第２トンネル接合１２の出力端は第３コンデンサ１７の
一方の電極に接続する。以上により、サンプリングゲー
ト部１を構成する。第３コンデンサ１７の他方の電極
は、第３トンネル接合１３を介して電源端子５に接続
し、第４トンネル接合１４を介して出力電流端子７に接
続する。また、第３コンデンサ１７の他方の電極は第４
コンデンサ１８を介してゲート端子６に接続する。以上
により、読み出し回路２を構成する。Next, the present invention will be described with reference to the drawings. FIG. 1 shows a sampling circuit using a single electron charging effect according to an embodiment of the present invention. The input terminal of the first tunnel junction 11 is connected to the input voltage terminal 3 and the first tunnel junction 1
1 is connected to the input terminal of the second tunnel junction 12. The output terminal of the second tunnel junction 12 is connected to the bias voltage terminal 4 via the first capacitor 15 and to the pulse voltage terminal 8 via the second capacitor 16. Also,
The output terminal of the second tunnel junction 12 is connected to one electrode of the third capacitor 17. Thus, the sampling gate unit 1 is configured. The other electrode of the third capacitor 17 is connected to the power supply terminal 5 via the third tunnel junction 13 and to the output current terminal 7 via the fourth tunnel junction 14. The other electrode of the third capacitor 17 is connected to the fourth electrode.
Connected to the gate terminal 6 via the capacitor 18. Thus, the read circuit 2 is configured.
【００２０】まず、図１のサンプリングゲート部１につ
いて説明する。入力電圧端子３に加えられた入力信号が
しきい値を越えたときのスイッチングは、第１トンネル
接合１１及び第２トンネル接合１２を介して、第３コン
デンサ１７の一方の電極への電子（又は、正孔、以下省
略）の注入として起こる。第１コンデンサ１５及び第２
コンデンサ１６のキャパシタンスをＣs とし、第１トン
ネル接合１１及び第２トンネル接合１２のキャパシタン
スをＣとし、第３コンデンサ１７のキャパシタンスは十
分小さいとすると、しきい値電圧Ｖthは入力電圧Ｖin、
バイアス電圧Ｖb 、パルス電圧Ｖp に対して設定され
る。その条件は、数２のように表すことができる。First, the sampling gate unit 1 shown in FIG. 1 will be described. Switching when the input signal applied to the input voltage terminal 3 exceeds the threshold value is performed by the first tunnel junction 11 and the second tunnel junction 12 through which electrons (or , Holes, hereinafter abbreviated). First capacitor 15 and second capacitor
The capacitance of the capacitor 16 and C s, the capacitance of the first tunnel junction 11 and a second tunnel junction 12 is C, the capacitance of the third capacitor 17 is sufficiently small, the threshold voltage V th is the input voltage V in,
Bias voltage V b, is set for the pulse voltage V p. The condition can be expressed as Equation 2.
【数２】 Ｖin−（Ｖb ＋Ｖp ）／２＝（１＋２Ｃs ／Ｃ）ｅ／（４Ｃs ）＝Ｖth 実際には、バイアス電圧Ｖb ＝−２｜Ｖ bo ｜（Ｖbo＞
０）をかけておいて、入力電圧Ｖinを入力するととも
に、パルス電圧Ｖp ＝−２｜Ｖ po ｜（Ｖpo＞０）の高さ
のパルスをｔ秒の時間遅れを与えて印加する。ただし、
入力電圧Ｖinの振幅は、しきい値電圧Ｖth以下とし、パ
ルス電圧の大きさはＶpo＝Ｖthとする。バイアス電圧Ｖ
b の値はサンプリングゲートのスイッチの有無によって
フィードバックがかけられ、繰り返し測定を行うことに
よって、数３[Number 2] V in - (V b + V p) / 2 = (1 + 2C s / C) e / (4C s) = actually V th, the bias voltage V b = -2 | V bo | (V bo>
0) in advance over the inputs the input voltage V in, the pulse voltage V p = -2 | applying the height of the pulse of the (V po> 0) to give a time delay of t seconds | V po . However,
The amplitude of the input voltage V in is not more than the threshold voltage V th, the magnitude of the pulse voltage and V po = V th. Bias voltage V
The value of b is fed back depending on the presence / absence of the switch of the sampling gate.
【数３】Ｖin＋Ｖbo＋Ｖpo＝Ｖth を満足するＶboの値がわかる。そこで、Ｖ in の時間依存
性Ｖ in （ｔ）が ## EQU3 ## The value of V bo that satisfies V in + V bo + V po = V th is found. So, of V in a time-dependent
Sex V in (t) is
【数４】Ｖin（ｔ）＝Ｖth−Ｖbo−Ｖpo と決定され、ｔの値を変化させて得た結果を時系列どお
りに並べることによって入力電圧Ｖinの波形を測定する
ことができる。Equation 4] V in (t) = determined to V th -V bo -V po, measuring the waveform of the input voltage V in by arranging in time series exactly the results obtained by changing the value of t Can be.
【００２１】すなわち、図１のようなサンプリングゲー
ト部１の構成のもとでは、第３コンデンサ１７のサンプ
リングゲート部１の電極は孤立した電極となり、電子の
出入りは入力電圧端子３により、第１トンネル接合１１
及び第２トンネル接合を介してのみ起こる。この出入り
は、第１トンネル接合１１の入力端と第２トンネル接合
１２の出力端の電位差に対してヒステリシスを有するた
め、入力電圧Ｖin、パルス電圧Ｖp 、及び、バイアス電
圧Ｖb から与えられる合成電圧が短い時間でもあるしき
い値を越えると電子が一つ注入されることによりスイッ
チして、信号が消えてもその状態を保持する。そのため
に、高時間分解能と外部への読み出しを両立することが
できる。ここに用いられている第１トンネル接合１１及
び第２トンネル接合１２は単一電子帯電効果を有するも
のである。That is, in the configuration of the sampling gate unit 1 as shown in FIG. 1, the electrode of the sampling gate unit 1 of the third capacitor 17 is an isolated electrode, and electrons enter and exit by the input voltage terminal 3, Tunnel junction 11
And only through the second tunnel junction. This out is because it has a hysteresis with respect to potential difference between the output terminal of the input terminal and a second tunnel junction 12 of the first tunnel junction 11, the input voltage V in, the pulse voltage V p, and is supplied from the bias voltage V b If the combined voltage exceeds a certain threshold even for a short time, one electron is injected to switch and maintain the state even if the signal disappears. Therefore, high time resolution and readout to the outside can be compatible. The first tunnel junction 11 and the second tunnel junction 12 used here have a single electron charging effect.
【００２２】単一電子帯電効果を利用したサンプリング
回路は入力キャパシタンスが非常に小さいため、回路応
答時間が小さく、より狭い幅のパルス電圧に応答するこ
とができる。Since the sampling circuit using the single electron charging effect has a very small input capacitance, the circuit response time is short and can respond to a pulse voltage having a narrower width.
【００２３】次に、図１の読み出し回路２について説明
する。第３トンネル接合１３は電源端子５で最も感度の
よいバイアス点にバイアスされ、調整用のゲート端子６
で、感度が最大となるように調整される。出力電流端子
７には、一般の電流プリアンプを接続して、仮想接地す
るとともに電流値を測定する。出力信号は第３コンデン
サ１７のサンプリングゲート部１に設けられた電極に電
子が注入されたか否かで２値の信号となる。ここに用い
られている第３トンネル接合１３及び第４トンネル接合
１４は単一電子帯電効果を有するものである。Next, the read circuit 2 of FIG. 1 will be described. The third tunnel junction 13 is biased to the most sensitive bias point at the power supply terminal 5, and the gate terminal 6 for adjustment is used.
Is adjusted to maximize the sensitivity. A general current preamplifier is connected to the output current terminal 7 to virtually ground and measure a current value. The output signal is a binary signal depending on whether or not electrons are injected into the electrode provided in the sampling gate unit 1 of the third capacitor 17. The third tunnel junction 13 and the fourth tunnel junction 14 used here have a single electron charging effect.
【００２４】出力信号があまり短いパルスでは読みとり
が困難になるが、第３トンネル接合１３及び第４トンネ
ル接合１４のヒステリシスを利用することにより、スイ
ッチ状態が保持されるため、読みとりも容易になる。Reading becomes difficult with a pulse whose output signal is too short. However, the reading is facilitated because the switch state is maintained by using the hysteresis of the third and fourth tunnel junctions 13 and 14.
【００２５】読み出し終了後、注入された電子を元に戻
すために大きなバイアス電圧を短時間かけてやれば初期
状態に戻って、次のステップに移ることができる。After the reading is completed, if a large bias voltage is applied for a short time to restore the injected electrons, the state returns to the initial state, and the next step can be performed.
【００２６】これらの動作は磁場に影響されることがな
いため、磁場の存在する環境においても同様の性能が得
られる。Since these operations are not affected by the magnetic field, similar performance can be obtained even in an environment where a magnetic field exists.
【００２７】時間分解能については、原理的にはトンネ
ル時間できまる。トンネル接合の抵抗Ｒt を１００ｋ
Ω、静電容量Ｃを１ａＦとすると、応答に要する時間τ
は、数５のようになる。As for the time resolution, the tunnel time can be determined in principle. 100k resistor R t of the tunnel junction
Assuming that Ω and the capacitance C are 1 aF, the time τ required for response is
Is as shown in Expression 5.
【数５】τ＝ＣＲt ＝１０-13 ｓ これは、これまで用いられてきた素子に比べ、数桁短い
立ち上がり時間を達成することができる。Τ = CR t = 10 −13 s This makes it possible to achieve a rise time that is several orders of magnitude shorter than that of an element used so far.
【００２８】感度については、熱エネルギー程度のゆら
ぎがあると考えられ、４．２Ｋでは３６０μＶ、０．１
Ｋでは８．６μＶ程度と考えられる。Regarding the sensitivity, it is considered that there is a fluctuation of about the heat energy.
For K, it is considered to be about 8.6 μV.
【００２９】入力電圧端子３及びパルス電圧端子８から
内部を見た入力インピーダンスは、図１の状態では非常
に大きいと考えられるので、入力電圧端子３及びパルス
電圧端子８と接地間に５０Ωの抵抗を接続すれば、容易
に高周波信号の導入系とマッチングをとることができ
る。The input impedance as viewed from the input voltage terminal 3 and the pulse voltage terminal 8 is considered to be very large in the state of FIG. 1, so that a resistance of 50Ω is connected between the input voltage terminal 3 and the pulse voltage terminal 8 and the ground. Can easily be matched with the high-frequency signal introduction system.
【００３０】本発明の一実施例では、サンプリング回路
を作り込む基板として、荷電キャリアガスを形成する高
移動度ＡｌＧａＡｓ／ＧａＡｓ基板又はｎ+ ＧａＡｓ／
ＧａＡｓ基板を用いている。荷電キャリアの存在する領
域を限定するためにメサエッチングを行う。ここで、接
合における静電容量の大きさは、接合の面積に比例する
から、静電容量を下げるために、接合面積を小さくする
必要がある。そこで、エッチングにより、切り込みを伝
導領域に作り、接合の面積を下げる工夫を行う。In one embodiment of the present invention, a high mobility AlGaAs / GaAs substrate for forming a charged carrier gas or n + GaAs /
A GaAs substrate is used. Mesa etching is performed to limit the region where the charge carriers exist. Here, since the magnitude of the capacitance at the junction is proportional to the area of the junction, it is necessary to reduce the junction area in order to reduce the capacitance. Therefore, a notch is formed in the conduction region by etching to reduce the bonding area.
【００３１】メサエッチングの後に、ショットキー電極
を基板上部に被着する。この電極により下方の荷電キャ
リアを空乏化し、トンネル接合、及び、コンデンサを作
製する。トンネル接合とコンデンサは役割によって名称
は異なるが、作製方法はまったく同じである。コンデン
サは絶縁体であり、そこを電子がトンネルする確率は０
である。一方、トンネル接合は有限のトンネル確率をも
っていて、あるトンネル電流が流れる。このトンネル確
率は接合間の空乏層、又は絶縁層の距離を変えることで
制御できる。トンネル確率は、電子の波長に対するトン
ネル障壁の厚さ（ここでは接合の空乏層幅）で決定され
る。空乏層幅が電子の波長より大きいとき、トンネル確
率は０となり、コンデンサを形成することができる。一
方、空乏層幅が原子の波長程度であれば、トンネル確率
が有限の値を持つ。ガリウムひ素における電子の波長は
５０ｎｍ程度であるから、トンネル接合を形成するに
は、空乏層幅を３０ｎｍ〜７０ｎｍ程度、コンデンサを
形成するには、１００ｎｍ〜４００ｎｍ程度の幅の空乏
層をゲート電圧で作製すればよい。After the mesa etching, a Schottky electrode is deposited on the substrate. The lower charge carriers are depleted by this electrode, and a tunnel junction and a capacitor are manufactured. Although the names of the tunnel junction and the capacitor differ depending on the role, the manufacturing methods are exactly the same. Capacitors are insulators and the probability of electron tunneling through them is zero.
It is. On the other hand, a tunnel junction has a finite tunnel probability, and a certain tunnel current flows. This tunnel probability can be controlled by changing the distance between the depletion layer or the insulating layer between the junctions. The tunnel probability is determined by the thickness of the tunnel barrier (here, the width of the depletion layer of the junction) with respect to the wavelength of electrons. When the width of the depletion layer is larger than the wavelength of electrons, the tunnel probability becomes zero, and a capacitor can be formed. On the other hand, if the depletion layer width is about the wavelength of an atom, the tunnel probability has a finite value. Since the wavelength of electrons in gallium arsenide is about 50 nm, the width of the depletion layer is about 30 nm to 70 nm to form a tunnel junction, and the width of the depletion layer is about 100 nm to 400 nm to form a capacitor. What is necessary is just to manufacture.
【００３２】本発明の一実施例のサンプリング回路を構
成するにあたっては、絶縁体基板上の金属蒸着膜とその
表面酸化膜とを用いるものである。基板上にブリッジ型
のマスクを形成し、表面酸化の過程を挟んで、２度の角
度を変えた蒸着により、酸化膜をバリアとする微小なト
ンネル接合を作製する。コンデンサは蒸着膜が重ならな
いように、１００ｎｍ〜５００ｎｍ程度の距離を隔てて
蒸着することにより構成される。In constructing the sampling circuit of one embodiment of the present invention, a metal deposition film on an insulator substrate and its surface oxide film are used. A bridge-type mask is formed on a substrate, and a minute tunnel junction using an oxide film as a barrier is formed by vapor deposition at an angle of two degrees with the surface oxidation process being interposed. The capacitor is formed by vapor deposition at a distance of about 100 nm to 500 nm so that the vapor deposition films do not overlap.
【００３３】[0033]
【発明の効果】本発明は、以上説明したように構成され
ているので、従来のサンプリング回路よりも高感度及び
高時間分解能を有するという効果が得られる。Since the present invention is configured as described above, it is possible to obtain an effect of having higher sensitivity and higher time resolution than the conventional sampling circuit.
【図１】本発明の一実施例の単一電子帯電効果を利用し
たサンプリング回路を示す図である。FIG. 1 is a diagram showing a sampling circuit using a single electron charging effect according to an embodiment of the present invention.
【図２】従来の超伝導サンプリング回路を示す図であ
る。FIG. 2 is a diagram showing a conventional superconducting sampling circuit.
【図３】単一電子帯電効果を有する１つのトンネル接合
が電圧源に接続された従来の回路及びその電圧−電流特
性を示す図である。FIG. 3 is a diagram showing a conventional circuit in which one tunnel junction having a single electron charging effect is connected to a voltage source, and its voltage-current characteristics.
【図４】単一電子帯電効果を有する１つのトンネル接合
と１つのコンデンサとが電圧源に直列に接続されている
従来の回路及びその電圧−電子数特性を示す図である。FIG. 4 is a diagram showing a conventional circuit in which one tunnel junction having a single electron charging effect and one capacitor are connected in series to a voltage source, and a voltage-electron number characteristic thereof.
【図５】単一電子帯電効果を有する２つのトンネル接合
と１つのコンデンサとが電圧源に直列に接続されている
従来の回路及びその電圧−電子数特性を示す図である。FIG. 5 is a diagram showing a conventional circuit in which two tunnel junctions having a single electron charging effect and one capacitor are connected in series to a voltage source, and a voltage-electron number characteristic thereof.
【図６】単一電子帯電効果を有する２つのトンネル接合
に囲まれたアイランドに１つのコンデンサを設け、この
コンデンサに電圧源から電圧を加えることによってトラ
ンジスタ動作をさせる従来の回路及びその電圧−電流特
性を示す図である。FIG. 6 shows a conventional circuit in which a capacitor is provided on an island surrounded by two tunnel junctions having a single electron charging effect, and a transistor is operated by applying a voltage from a voltage source to the capacitor, and its voltage-current. It is a figure showing a characteristic.
１ サンプリングゲート部 ２ 読み出し回路 ３ 入力電圧端子 ４ バイアス電圧端子 ５ 電源端子 ６ ゲート端子 ７ 出力電流端子 ８ パルス電圧端子 １１ 第１トンネル接合 １２ 第２トンネル接合 １３ 第３トンネル接合 １４ 第４トンネル接合 １５ 第１コンデンサ １６ 第２コンデンサ １７ 第３コンデンサ １８ 第４コンデンサ DESCRIPTION OF SYMBOLS 1 Sampling gate part 2 Read circuit 3 Input voltage terminal 4 Bias voltage terminal 5 Power supply terminal 6 Gate terminal 7 Output current terminal 8 Pulse voltage terminal 11 1st tunnel junction 12 2nd tunnel junction 13 3rd tunnel junction 14 4th tunnel junction 15 1st capacitor 16 2nd capacitor 17 3rd capacitor 18 4th capacitor
Claims (7)
端を入力電圧端子に接続し、第１トンネル接合の出力端
を第２トンネル接合の入力端に接続し、第２トンネル接
合の出力端を、第１コンデンサを介してバイアス電圧端
子に接続すると同時に第２コンデンサを介してパルス電
圧端子に接続し、更に、第２トンネル接合の出力端を第
３コンデンサの一方の電極に接続し、第３コンデンサの
他方の電極を、第３トンネル接合を介して電源端子に接
続すると同時に第４トンネル接合を介して出力電流端子
に接続し、更に、第３コンデンサの他方の電極を第４コ
ンデンサを介してゲート端子に接続し、第１トンネル接
合、第２トンネル接合、第３トンネル接合、及び、第４
トンネル接合を単一電子帯電効果を有するように構成し
たことを特徴とする単一電子帯電効果を利用したサンプ
リング回路。An input terminal of a first tunnel junction is connected to an input voltage terminal, an output terminal of the first tunnel junction is connected to an input terminal of a second tunnel junction, and an output terminal of a second tunnel junction is provided on the substrate. Is connected to the bias voltage terminal via the first capacitor and at the same time to the pulse voltage terminal via the second capacitor, and the output terminal of the second tunnel junction is connected to one electrode of the third capacitor. The other electrode of the third capacitor is connected to the power supply terminal via the third tunnel junction, and simultaneously connected to the output current terminal via the fourth tunnel junction, and the other electrode of the third capacitor is connected via the fourth capacitor. Connected to the gate terminal, the first tunnel junction, the second tunnel junction, the third tunnel junction, and the fourth tunnel junction.
A sampling circuit using a single electron charging effect, wherein the tunnel junction is configured to have a single electron charging effect.
パシタンスをＣs とし、第１トンネル接合及び第２トン
ネル接合のキャパシタンスをＣとし、第３コンデンサの
キャパシタンスを十分小さくし、入力電圧をＶinとし、
バイアス電圧をＶb とし、パルス電圧をＶp とし、素電
荷をｅとしたとき、しきい値電圧Ｖthを Ｖth＝Ｖin−（Ｖb ＋Ｖp ）／２＝（１＋２Ｃs ／Ｃ）
ｅ／（４Ｃs ） のように設定した請求項１記載の単一電子帯電効果を利
用したサンプリング回路。2. A method capacitance of the first capacitor and the second capacitor and C s, the capacitance of the first tunnel junction and second tunnel junction is C, the capacitance of the third capacitor is sufficiently small, the input voltage and V in ,
The bias voltage is V b, the pulse voltage was V p, when the elementary charge was e, the threshold voltage V th V th = V in - (V b + V p) / 2 = (1 + 2C s / C)
2. The sampling circuit according to claim 1, wherein the sampling circuit is set as e / (4C s ).
３トンネル接合、及び、第４トンネル接合の抵抗を１０
０ｋΩ、静電容量を１ａＦとした請求項１記載の単一電
子帯電効果を利用したサンプリング回路。3. The resistance of each of the first, second, third and fourth tunnel junctions is 10
2. The sampling circuit according to claim 1, wherein the sampling circuit has a single electron charging effect of 0 kΩ and a capacitance of 1 aF.
に５０Ωの抵抗を接続した請求項１記載の単一電子帯電
効果を利用したサンプリング回路。4. The sampling circuit according to claim 1, wherein a resistance of 50Ω is connected between the input voltage terminal and the pulse voltage terminal and the ground.
ａＡｓ／ＧａＡｓで構成した請求項１記載の単一電子帯
電効果を利用したサンプリング回路。5. The substrate is made of AlGaAs / GaAs or n + G
2. The sampling circuit according to claim 1, wherein the sampling circuit comprises aAs / GaAs.
３トンネル接合、及び、第４トンネル接合の空乏層幅を
３０ｎｍ〜７０ｎｍにした請求項１記載の単一電子帯電
効果を利用したサンプリング回路。6. The sampling using a single electron charging effect according to claim 1, wherein the depletion layer width of each of the first, second, third, and fourth tunnel junctions is set to 30 nm to 70 nm. circuit.
ンデンサ、及び、第４コンデンサの空乏層幅を１００ｎ
ｍ〜４００ｎｍにした請求項１記載の単一電子帯電効果
を利用したサンプリング回路。7. The depletion layer width of each of the first capacitor, the second capacitor, the third capacitor, and the fourth capacitor is 100 n.
2. A sampling circuit according to claim 1, wherein said sampling circuit has a single electron charging effect of m to 400 nm.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6023916A JP2734366B2 (en) | 1994-02-22 | 1994-02-22 | Sampling circuit using single electron charging effect |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6023916A JP2734366B2 (en) | 1994-02-22 | 1994-02-22 | Sampling circuit using single electron charging effect |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07235196A JPH07235196A (en) | 1995-09-05 |
| JP2734366B2 true JP2734366B2 (en) | 1998-03-30 |
Family
ID=12123828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6023916A Expired - Fee Related JP2734366B2 (en) | 1994-02-22 | 1994-02-22 | Sampling circuit using single electron charging effect |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734366B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2712917B2 (en) * | 1991-08-29 | 1998-02-16 | 日本電気株式会社 | Storage device |
| JPH07221322A (en) * | 1994-02-04 | 1995-08-18 | Hitachi Ltd | Circuit |
| JPH0779154A (en) * | 1993-06-30 | 1995-03-20 | Toshiba Corp | Inverter using single-electron tunnel element |
| JP2812656B2 (en) * | 1993-08-13 | 1998-10-22 | 科学技術振興事業団 | One-electron transistor |
| JPH07111082A (en) * | 1993-10-14 | 1995-04-25 | Nippondenso Co Ltd | Electronic circuit |
-
1994
- 1994-02-22 JP JP6023916A patent/JP2734366B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07235196A (en) | 1995-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240339978A1 (en) | Superconducting Signal Amplifier | |
| US4589001A (en) | Quasiparticle injection control type superconducting device | |
| Dieleman et al. | Observation of Andreev reflection enhanced shot noise | |
| JPS60142580A (en) | transistor device | |
| US4051393A (en) | Current switched josephson junction memory and logic circuits | |
| Jacobs et al. | A dual-pass high current density resonant tunneling diode for terahertz wave applications | |
| US5462762A (en) | Fabrication method of superconducting quantum interference device constructed from short weak links with ultrafine metallic wires | |
| US11994428B1 (en) | Self-triaging photon detector | |
| JP4438286B2 (en) | Quantum computing element and method of using the same | |
| JP2734366B2 (en) | Sampling circuit using single electron charging effect | |
| JPH0126182B2 (en) | ||
| Xiong et al. | Silicon-based Josephson junction field-effect transistors enabling cryogenic logic and quantum technologies | |
| US4178602A (en) | Thin film cryotron | |
| EP4538722B1 (en) | Josephson junction-based charge sensing in quantum systems | |
| Drangeid et al. | Microwave silicon Schottky-barrier field-effect transistor | |
| JP3301090B2 (en) | Nonlinear superconducting element | |
| JP2759508B2 (en) | Photo detector | |
| Shimazu et al. | Effects of tunnel resistance and lead resistance in ultrasmall single tunnel junctions | |
| FI20246052A1 (en) | A cryogenic CMOS transistor, a method for driving such, an integrated circuit, a memory and a bolometer comprising such, and a quantum processing unit comprising the integrated circuit | |
| JPH08316536A (en) | Superconducting device | |
| JPS5829637B2 (en) | Superconducting multi-terminal device | |
| JPH0351720A (en) | Photodetector | |
| Kosaka et al. | NbN, Nb Double-Layered Base-Electrode Josephson Junctions | |
| JPH0357927A (en) | Photo detector | |
| JPS6370581A (en) | Superconducting tunnel junction photodetector and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |