JP2738848B2 - Sampling phase detector - Google Patents
Sampling phase detectorInfo
- Publication number
- JP2738848B2 JP2738848B2 JP63252301A JP25230188A JP2738848B2 JP 2738848 B2 JP2738848 B2 JP 2738848B2 JP 63252301 A JP63252301 A JP 63252301A JP 25230188 A JP25230188 A JP 25230188A JP 2738848 B2 JP2738848 B2 JP 2738848B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- signal
- microstrip line
- microstrip
- phase detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplitude Modulation (AREA)
- Microwave Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロストリップ線路とスロット線路
を誘電体基板の両面に形成した両平面回路を用いるサン
プリング位相検波器（以下SPDと略す）に関するもので
ある。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sampling phase detector (hereinafter abbreviated as SPD) using a two-plane circuit in which a microstrip line and a slot line are formed on both surfaces of a dielectric substrate. It is.
第３図（ａ）は、実開昭61−44923号公報に示された
従来のSPDの位相検波部の裏面からみた図，第３図
（ｂ）はそのＡ−Ａ断面図であり、（１）は誘電体基
板、（２）は第１のストリップ導体、（３）はスリッ
ト、（４）は導体膜、（５）は上記第１のストリップ導
体（２）と上記スリット（３）と上記導体膜（４）とか
らなるコプレナ線路、（６）は上記スリット（３）と導
体膜（４）とからなるスロット線路、（７）は第２のス
トリップ導体、（８）は第２のストリップ導体（７）と
上記誘電体基板（１）と上記導体膜（４）とからなる第
１のマイクロストリップ線路、（９）は第３のストリッ
プ導体、（10）はこの第３のストリップ導体（９）と上
記誘電体基板（１）および上記導体膜（４）とからなる
第２のマイクロストリップ線路、（11）および（12）は
スルーホール、（13）は終端抵抗、（14a）および（14
b）はショットキバリアダイオード（以下SBDと略す）、
（15a）および（15b）は直流阻止用コンデンサ、（16
a）および（16b）はSBD（14a），（14b）と直流阻止用
コンデンサ（15a），（15b）からなる直列回路、（17
a），（17b）は出力線、（18）は出力抵抗、（19）はこ
の出力抵抗（18）と上記第１のストリップ導体（２）か
らなる出力端子、（20），（21）は上記マイクロストリ
ップ線路（８），（10）の端に設けられた入力端子であ
る。FIG. 3 (a) is a view of the conventional SPD disclosed in Japanese Utility Model Application Laid-Open No. 61-44923 as viewed from the back of the phase detector, and FIG. 3 (b) is a sectional view taken along line AA of FIG. 1) is a dielectric substrate, (2) is a first strip conductor, (3) is a slit, (4) is a conductor film, and (5) is the first strip conductor (2) and the slit (3). A coplanar line composed of the conductor film (4), (6) a slot line composed of the slit (3) and the conductor film (4), (7) a second strip conductor, and (8) a second strip conductor. A first microstrip line including a strip conductor (7), the dielectric substrate (1), and the conductor film (4); (9) a third strip conductor; and (10) a third strip conductor. (9) a second microstrip line comprising the dielectric substrate (1) and the conductor film (4); 1) and (12) are through holes, (13) is a terminating resistor, (14a) and (14
b) is a Schottky barrier diode (hereinafter abbreviated as SBD),
(15a) and (15b) are DC blocking capacitors, (16
a) and (16b) are series circuits composed of SBDs (14a) and (14b) and DC blocking capacitors (15a) and (15b).
a) and (17b) are output lines, (18) is an output resistance, (19) is an output terminal composed of the output resistance (18) and the first strip conductor (2), and (20) and (21) are output terminals. Input terminals provided at the ends of the microstrip lines (8) and (10).
この第３図のような構成によるSPDの位相検波部にお
いては、誘電体基板（１）の表面と裏面を用いてコプレ
ナ線路（５）、スロット線路（６）、マイクロストリッ
プ線路（８），（10）が構成されている。そして、第１
のストリップ導体（２）と第２のストリップ導体（７）
を第１のスルーホール（11）を介し接続することによ
り、コプレナ線路（５）と第１のマイクロストリップ線
路（８）が接続されている。また、第３のストリップ導
体（９）と導体膜（４）を第２のスルーホール（12）を
介し接続することにより、第２のマイクロストリップ線
路（10）とスロット線路（６）が接続されている。スロ
ット線路（６）の一端には終端抵抗（13）が接続され、
もう一方の端にはコプレナ線路（５）が接続される。こ
のスロット線路（６）とコプレナ線路（５）の接続部に
は、直列回路（16a），（16b）が設けられる。この直列
回路（16a），（16b）からは、出力線（17a），（17b）
出力抵抗（18）を介し出力端子（19）が接続される。In the phase detector of the SPD having the configuration as shown in FIG. 3, the coplanar line (5), the slot line (6), the microstrip line (8), (8) using the front and back surfaces of the dielectric substrate (1). 10) is configured. And the first
Strip conductor (2) and second strip conductor (7)
Are connected via the first through hole (11), whereby the coplanar line (5) and the first microstrip line (8) are connected. Further, by connecting the third strip conductor (9) and the conductor film (4) through the second through hole (12), the second microstrip line (10) and the slot line (6) are connected. ing. A terminal resistor (13) is connected to one end of the slot line (6),
A coplanar line (5) is connected to the other end. Series circuits (16a) and (16b) are provided at the connection between the slot line (6) and the coplanar line (5). From the series circuits (16a) and (16b), output lines (17a) and (17b)
An output terminal (19) is connected via an output resistor (18).
このような位相検波部の入力端子（21）に、第４図に
示すようなパルス発生部を接続することによりSPDとし
て動作することになる。このパルス発生部を示した第４
図において、（22）はステップリカバリダイオード（以
下SRDと略す）、（23）は整合回路、（24）はインダク
タ、（25）は基準信号入力端子、（26）はパルス出力端
子である。By connecting a pulse generator as shown in FIG. 4 to the input terminal (21) of such a phase detector, it operates as an SPD. The fourth example showing this pulse generator
In the figure, (22) is a step recovery diode (hereinafter abbreviated as SRD), (23) is a matching circuit, (24) is an inductor, (25) is a reference signal input terminal, and (26) is a pulse output terminal.
つぎに、SPDの動作を説明する。基準信号（正弦波）
をパルス発生部の基準信号入力端子（25）に印加する
と、基準信号は、整合回路（23）、インダクタ（24）を
介しSRD（22）に加わる。SRD（22）に大信号の正弦波が
加わると、キャリア蓄積効果により、パルス出力端子
（26）に基準信号と同じ周期でパルスが出力される。パ
ルス発生部のパルス出力端子（26）は位相検波部の入力
端子（21）に接続されるので、パルスは第２のマイクロ
ストリップ線路（10）を介しスロット線路（６）に伝播
する。スロット線路（10）に伝播したパルスの約半分の
電力は終端抵抗（13）に吸収され、残りの約半分の電力
は直列回路（16a），（16b）に加わる。従って直列回路
（16a），（16b）のSBD（14a），（14b）はパルス印加
時に導通状態になる。Next, the operation of the SPD will be described. Reference signal (sine wave)
Is applied to the reference signal input terminal (25) of the pulse generator, the reference signal is applied to the SRD (22) via the matching circuit (23) and the inductor (24). When a large signal sine wave is applied to the SRD (22), a pulse is output to the pulse output terminal (26) at the same cycle as the reference signal due to the carrier accumulation effect. Since the pulse output terminal (26) of the pulse generator is connected to the input terminal (21) of the phase detector, the pulse propagates to the slot line (6) via the second microstrip line (10). About half of the power of the pulse transmitted to the slot line (10) is absorbed by the terminating resistor (13), and about half of the power is applied to the series circuits (16a) and (16b). Therefore, the SBDs (14a) and (14b) of the series circuits (16a) and (16b) are turned on when a pulse is applied.
一方、被検波信号であるマイクロ波の信号は入力端子
（20）に加えられ、第１のマイクロストリップ線路
（８）を介し、コプレナ線路（５）を伝播し、直列回路
（16a），（16b）に加わる。このようにSBD（14a），
（14b）の両端に加わったマイクロ波の信号は、パルス
によりサンプリングされる。サンプリングされた出力電
圧の包絡線は、基準信号とマイクロ波の信号の位相差に
比例した検波電圧であり、SBD（14a），（14b）の両端
から出力線（17a），（17b）と出力抵抗（18）を介し、
出力端子（19）に出力される。On the other hand, a microwave signal to be detected is applied to the input terminal (20), propagates through the coplanar line (5) via the first microstrip line (8), and is connected to the series circuits (16a) and (16b). ). Thus, SBD (14a),
The microwave signal applied to both ends of (14b) is sampled by a pulse. The envelope of the sampled output voltage is the detection voltage that is proportional to the phase difference between the reference signal and the microwave signal. The output lines (17a) and (17b) are output from both ends of the SBD (14a) and (14b). Through the resistor (18)
Output to the output terminal (19).
このような従来の構成によるサンプリング位相検波器
は、電気的にシールドするために、金属きょう体に収納
した状態で用いられる。金属きょう体に収納したスロッ
ト線路（６）は、しゃ断周波数fC以下では励振できな
い。従って、fC以下の周波数では、第２のスルーホール
（12）は単なる短絡点となる。第６図に端子（21）から
スロット線路（６）をみた時の反射減衰量を示す。この
fCの値は、金属きょう体の寸法、誘電体基板（１）の誘
電率により決まり、通常UHF以上の周波数である。従っ
て、入力端子（21）にパルス発生部のパルス出力端子
（26）を接続すると、fC以下の周波数でSRD（22）が短
絡されることになる。SRD（22）に加わる基準信号は通
常VHF帯以下の周波数、すなわちfC以下であるので、SRD
（22）を効率よく励振できない問題があった。また、SR
D（22）の両端を励振周波数で短絡すると、パラメトリ
ック発振等の不安定動作を生じ易い問題もあった。The sampling phase detector having such a conventional configuration is used in a state of being housed in a metal case for electrical shielding. Slot line (6) housed in metal today body, can not be excited in the following cut-off frequency f C. Therefore, at frequencies below f C , the second through-hole (12) is simply a short-circuit point. FIG. 6 shows the return loss when the slot line (6) is viewed from the terminal (21). this
The value of f C is determined by the dimensions of the metal housing and the dielectric constant of the dielectric substrate (1), and is usually a frequency equal to or higher than UHF. Therefore, connecting the pulse output terminal of the pulse generator to the input terminal (21) (26), SRD (22) is to be short-circuited in the following frequency f C. Since the reference signal applied to the SRD (22) is usually VHF band frequencies below, i.e. below f C, SRD
There was a problem that (22) could not be efficiently excited. Also, SR
If both ends of D (22) were short-circuited at the excitation frequency, there was a problem that unstable operation such as parametric oscillation was likely to occur.
この発明はかかる問題を解決するためになされたもの
で、SRD（22）を効率よく励振し、かつ安定に動作させ
るために、入力端子（21）からみたサンプリング位相検
波器の反射減衰量を大きくすることを目的とする。The present invention has been made to solve such a problem. In order to efficiently excite the SRD (22) and operate it stably, the return loss of the sampling phase detector viewed from the input terminal (21) is increased. The purpose is to do.
請求項１の発明に係るサンプリング位相検波器は、誘
電体基板の一方の面に設けられたコプレナ線路及びスロ
ット線路と、上記コプレナ線路に設けられた複数のダイ
オードと、上記スロット線路に設けられた終端抵抗と、
上記誘電体基板の他の面に設けられ、外部から入力され
る被検波信号を上記コプレナ線路に伝達する第１のマイ
クロストリップ線路、及び、外部から入力されるパルス
信号を上記スロット線路に伝達する第２のマイクロスト
リップ線路と、上記第２のマイクロストリップ線路のス
トリップ導体の一端と上記スロット線路の片側の導体と
をスルーホールを介して接続してなる結合部と、基準信
号に基づきパルス信号を発生して上記第２のマイクロス
トリップ線路に入力するパルス発生器とを備え、上記複
数のダイオード間に上記基準信号と上記被検波信号との
位相差に比例する検波電圧を出力するサンプリング位相
検波器において、 上記誘電体基板を収納する金属きょう体と、 上記金属きょう体の大きさ及び上記誘電体基板の誘電
率により決まる、上記第２のマイクロストリップ線路の
入力端からみた上記スロット線路のしゃ断周波数をfcと
したときに、 上記第２のマイクロストリップ線路の入力端と上記結
合部との間に、抵抗とコンデンサとを並列接続してな
り、上記しゃ断周波数fcより高い周波数の信号に対して
上記入力端と上記結合部とを導通状態にし、上記しゃ断
周波数fcより低い周波数の信号に対して上記第２のマイ
クロストリップ線路を終端する並列回路とを備えたもの
である。A sampling phase detector according to a first aspect of the present invention includes a coplanar line and a slot line provided on one surface of a dielectric substrate, a plurality of diodes provided on the coplanar line, and a plurality of diodes provided on the slot line. Terminating resistors,
A first microstrip line provided on the other surface of the dielectric substrate and transmitting a test signal input from the outside to the coplanar line; and transmitting a pulse signal input from the outside to the slot line A second microstrip line, a coupling portion formed by connecting one end of a strip conductor of the second microstrip line and one conductor of the slot line via a through hole, and a pulse signal based on a reference signal. A pulse generator for generating and inputting the signal to the second microstrip line, and a sampling phase detector for outputting a detection voltage proportional to a phase difference between the reference signal and the signal to be detected between the plurality of diodes. In the method described above, the metal casing housing the dielectric substrate is determined by the size of the metal casing and the dielectric constant of the dielectric substrate. When the cutoff frequency of the slot line viewed from the input end of the second microstrip line is fc, a resistor, a capacitor, and a capacitor are provided between the input end of the second microstrip line and the coupling section. Are connected in parallel to make the input terminal and the coupling portion conductive for a signal having a frequency higher than the cutoff frequency fc, and the second microstrip is provided for a signal having a frequency lower than the cutoff frequency fc. And a parallel circuit for terminating the line.
また、請求項２に係るサンプリング位相検波器は、上
記並列回路の抵抗の抵抗値を上記第２のマイクロストリ
ップ回路の特性インピーダンスZ0とし、上記並列回路の
コンデンサの容量を（1/2πfcZ0）としたものである。The sampling phase detector according to claim 2, the resistance value of the resistance of the parallel circuit to the characteristic impedance Z 0 of the second microstrip circuit, capacity (1 / 2πfcZ 0) of the capacitor of the parallel circuit It is what it was.
この発明においては、抵抗とコンデンサとを並列接続
してなり、上記しゃ断周波数fcより高い周波数の信号に
対して上記入力端と上記結合部とを導通状態にし、上記
しゃ断周波数fcより低い周波数の信号に対して上記第２
のマイクロストリップ線路を終端する並列回路をSRDと
スロット線路の間のマイクロストリップ線路に挿入する
ことにより、fC以下の周波数の信号を並列回路の抵抗に
吸収させ、fC以上の周波数の信号は並列回路のコンデン
サを介しスロット線路に結合させる。従って、SRDから
みて、広帯域に反射減衰量が大きいマイクロ波装置が得
られる。In the present invention, a resistor and a capacitor are connected in parallel, the input terminal and the coupling portion are brought into conduction with respect to a signal having a frequency higher than the cutoff frequency fc, and a signal having a frequency lower than the cutoff frequency fc is provided. The second
By inserting a parallel circuit that terminates the microstrip line into the microstrip line between the SRD and the slot line, signals with a frequency of f C or less are absorbed by the resistance of the parallel circuit, and signals with a frequency of f C or more are It is coupled to the slot line via the capacitor of the parallel circuit. Accordingly, a microwave device having a large return loss over a wide band can be obtained from the viewpoint of SRD.
第１図は、この発明に係るサンプリング位相検波器の
実施例で、第３図に示した従来例と同様のものは同一符
号を付している。第１図において、（9a），（9b）はス
トリップ導体、（10a），（10b）はこのストリップ導体
（9a），（9b）、誘電体基板（１）、導体パターン
（４）からなるマイクロストリップ線路、（27）はコン
デンサ、（28）は抵抗、（29）はコンデンサ（27）と抵
抗（28）とからなる並列回路である。第１図で並列回路
（29）はマイクロストリップ線路（10a）とマイクロス
トリップ線路（10b）の間に接続される。また、抵抗（2
8）の抵抗値をマイクロストリップ線路（10a），（10
b）の特性インピーダンスZ0に設定し、コンデンサ（2
7）の容量値を概略 に設定する。このとき周波数ｆにおける並列回路のイン
ピーダンスＺは次式で与えられる。FIG. 1 shows an embodiment of a sampling phase detector according to the present invention, in which the same components as those in the conventional example shown in FIG. In FIG. 1, (9a) and (9b) are strip conductors, and (10a) and (10b) are micro-layers composed of the strip conductors (9a) and (9b), a dielectric substrate (1), and a conductor pattern (4). A strip line, (27) is a capacitor, (28) is a resistor, and (29) is a parallel circuit including a capacitor (27) and a resistor (28). In FIG. 1, the parallel circuit (29) is connected between the microstrip line (10a) and the microstrip line (10b). The resistance (2
8) The resistance value of microstrip line (10a), (10
Set to the characteristic impedance Z 0 of b), a capacitor (2
Outline the capacitance value of 7) Set to. At this time, the impedance Z of the parallel circuit at the frequency f is given by the following equation.
つぎに動作を説明する。第１図に示すこの発明による
サンプリング位相検波器の並列回路（29）のインピーダ
ンスＺは、fC以上の周波数で０に近づき、fC以下の周波
数ではZ0に近づく。従って、fC以上の周波数では、端子
（２）に加えた信号が並列回路（29）で大きく減衰する
ことなくスロット線路（６）へ伝播するので、従来のも
のと同様に動作する。一方、fC以下の周波数では、入力
端子（21）に加えた信号がインパーダンスZ0の並列回路
（29）で終端されるので、反射減衰量は大きくなる。第
２図に本発明によるサンプリング位相検波器における端
子（21）からスロット線路をみた時の反射減衰量を示
す。第２図に実線で示すように本発明によるサンプリン
グ位相検波器では、破線で示す従来例と比べ、並列回路
（29）の効果で、fC以下の周波数での反射減衰量が大き
い。 Next, the operation will be described. The impedance Z of the parallel circuit (29) of the sampling phase detector according to the present invention shown in FIG. 1 approaches 0 at frequencies above f C and approaches Z 0 at frequencies below f C. Therefore, at frequencies equal to or higher than fC, the signal applied to the terminal (2) propagates to the slot line (6) without being greatly attenuated by the parallel circuit (29), and thus operates in the same manner as the conventional one. Meanwhile, in the following frequency f C, signals applied to the input terminal (21) because it is terminated by a parallel circuit of the in-par dance Z 0 (29), return loss increases. FIG. 2 shows the return loss when the slot line is viewed from the terminal (21) in the sampling phase detector according to the present invention. As shown by the solid line in FIG. 2, in the sampling phase detector according to the present invention, the amount of return loss at a frequency of f C or less is larger due to the effect of the parallel circuit (29) than in the conventional example shown by the broken line.
以上のように、この発明によれば、上記誘電体基板を
収納する金属きょう体と、上記金属きょう体の大きさ及
び上記誘電体基板の誘電率により決まる、上記第２のマ
イクロストリップ線路の入力端からみた上記スロット線
路のしゃ断周波数をfcとしたときに、上記第２のマイク
ロストリップ線路の入力端と上記結合部との間に、抵抗
とコンデンサとを並列接続してなり、上記しゃ断周波数
fcより高い周波数の信号に対して上記入力端と上記結合
部とを導通状態にし、上記しゃ断周波数fcより低い周波
数の信号に対して上記第２のマイクロストリップ線路を
終端する並列回路とを備えたので、上記誘電体基板を金
属きょう体でシールドした場合であっても、遮断周波数
fc以下の周波数における反射減衰量を大きくできる。し
たがって、電気シールドにより雑音等の発生を防止しつ
つ、サンプリング位相検波器を効率よく励振でき、かつ
安定に動作させることができる。As described above, according to the present invention, the input of the second microstrip line determined by the size of the metal housing and the permittivity of the dielectric substrate, and the metal housing housing the dielectric substrate. When the cutoff frequency of the slot line viewed from the end is fc, a resistor and a capacitor are connected in parallel between the input end of the second microstrip line and the coupling portion, and the cutoff frequency is
and a parallel circuit for terminating the second microstrip line for a signal having a frequency lower than the cutoff frequency fc by making the input terminal and the coupling portion conductive for a signal having a frequency higher than fc. Therefore, even if the dielectric substrate is shielded by a metal case, the cutoff frequency
The return loss at frequencies below fc can be increased. Therefore, it is possible to efficiently excite the sampling phase detector and operate it stably while preventing generation of noise and the like by the electric shield.
第１図はこの発明の実施例によるサンプリング位相検波
器の裏面図と断面図、第２図はこの発明の実施例による
サンプリング位相検波器の反射特性を示す図、第３図は
従来のサンプリング位相検波器の裏面図と断面図、第４
図はそのパルス発生部の接続図、第５図はその従来のサ
ンプリング位相検波器の反射特性を示す特性図である図
において、（５）はコプレナ線路、（６）はスロット線
路、（８），（10）はマイクロストリップ線路、（14
a），（14b）はショットキバリアダイオード（22）はス
テップリカバリダイオード、（29）は並列回路である。 なお、各図中同一符号は同一または相当部分を示す。FIG. 1 is a rear view and a cross-sectional view of a sampling phase detector according to an embodiment of the present invention, FIG. 2 is a diagram showing reflection characteristics of the sampling phase detector according to the embodiment of the present invention, and FIG. Back view and sectional view of detector, 4th
FIG. 5 is a connection diagram of the pulse generator, FIG. 5 is a characteristic diagram showing reflection characteristics of the conventional sampling phase detector, (5) is a coplanar line, (6) is a slot line, and (8). , (10) are microstrip lines, (14)
a) and (14b) are Schottky barrier diodes (22) are step recovery diodes, and (29) is a parallel circuit. In the drawings, the same reference numerals indicate the same or corresponding parts.
Claims (2)
ナ線路及びスロット線路と、上記コプレナ線路に設けら
れた複数のダイオードと、上記スロット線路に設けられ
た終端抵抗と、上記誘電体基板の他の面に設けられ、外
部から入力される被検波信号を上記コプレナ線路に伝達
する第１のマイクロストリップ線路、及び、外部から入
力されるパルス信号を上記スロット線路に伝達する第２
のマイクロストリップ線路と、上記第２のマイクロスト
リップ線路のストリップ導体の一端と上記スロット線路
の片側の導体とをスルーホールを介して接続してなる結
合部と、基準信号に基づきパルス信号を発生して上記第
２のマイクロストリップ線路に入力するパルス発生器と
を備え、上記複数のダイオード間に上記基準信号と上記
被検波信号との位相差に比例する検波電圧を出力するサ
ンプリング位相検波器において、 上記誘電体基板を収納する金属きょう体と、 上記金属きょう体の大きさ及び上記誘電体基板の誘電率
により決まる、上記第２のマイクロストリップ線路の入
力端からみた上記スロット線路のしゃ断周波数をfcとし
たときに、 上記第２のマイクロストリップ線路の入力端と上記結合
部との間に、抵抗とコンデンサとを並列接続してなり、
上記しゃ断周波数fcより高い周波数の信号に対して上記
入力端と上記結合部とを導通状態にし、上記しゃ断周波
数fcより低い周波数の信号に対して上記第２のマイクロ
ストリップ線路を終端する並列回路とを備えたことを特
徴とするサンプリング位相検波器。A coplanar line and a slot line provided on one surface of a dielectric substrate; a plurality of diodes provided on the coplanar line; a terminating resistor provided on the slot line; A first microstrip line for transmitting a test signal inputted from outside to the coplanar line, and a second microstrip line for transmitting a pulse signal inputted from outside to the slot line.
Generating a pulse signal based on a reference signal; a coupling portion formed by connecting one end of a strip conductor of the second microstrip line to one conductor of the slot line via a through hole; A pulse generator for inputting the signal to the second microstrip line, and outputting a detection voltage proportional to a phase difference between the reference signal and the signal to be detected between the plurality of diodes. A metal casing housing the dielectric substrate, and a cutoff frequency of the slot line viewed from an input end of the second microstrip line, which is determined by a size of the metal casing and a dielectric constant of the dielectric substrate, is represented by fc. , A resistor and a capacitor are arranged in parallel between the input end of the second microstrip line and the coupling section. It will be connected,
A parallel circuit that makes the input terminal and the coupling portion conductive for a signal having a frequency higher than the cutoff frequency fc, and terminates the second microstrip line for a signal having a frequency lower than the cutoff frequency fc; A sampling phase detector comprising:
マイクロストリップ回路の特性インピーダンスZ0とし、
上記並列回路のコンデンサの容量を（1/2πfcZ0）とし
たことを特徴とする請求項１記載のサンプリング位相検
波器。Wherein the resistance value of the resistance of the parallel circuit to the characteristic impedance Z 0 of the second microstrip circuit,
Sampling phase detector according to claim 1, characterized in that the capacitance of the capacitor of the parallel circuit and (1 / 2πfcZ 0).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63252301A JP2738848B2 (en) | 1988-10-06 | 1988-10-06 | Sampling phase detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63252301A JP2738848B2 (en) | 1988-10-06 | 1988-10-06 | Sampling phase detector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02100401A JPH02100401A (en) | 1990-04-12 |
| JP2738848B2 true JP2738848B2 (en) | 1998-04-08 |
Family
ID=17235345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63252301A Expired - Lifetime JP2738848B2 (en) | 1988-10-06 | 1988-10-06 | Sampling phase detector |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2738848B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5780809A (en) * | 1980-11-07 | 1982-05-20 | Hitachi Ltd | Mixer circuit |
| JPS5947815A (en) * | 1982-09-10 | 1984-03-17 | Hitachi Ltd | mixer circuit |
-
1988
- 1988-10-06 JP JP63252301A patent/JP2738848B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02100401A (en) | 1990-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1041614A (en) | Broadband frequency divider using microwave varactors | |
| CN1094697C (en) | Tuning assembly for TV set | |
| CN100568718C (en) | short length microstrip filter | |
| JP2738848B2 (en) | Sampling phase detector | |
| JPH06152206A (en) | Reflectionless termination | |
| US3768050A (en) | Microwave integrated circuit | |
| US3659222A (en) | High efficiency mode avalanche diode oscillator | |
| EP0180562B1 (en) | Sampling circuit for microwave signals | |
| US4800343A (en) | DC cutting circuit | |
| US4306312A (en) | Symmetric mixer for millimeter waves and a receiver using such a mixer | |
| US5798722A (en) | UHF digital to analog converter for cryogenic radar system | |
| US3402361A (en) | Integrated microwave signal amplifier circuit | |
| EP0391926A1 (en) | An arrangement for deactivating integrated circuits electrically | |
| JP3199049B2 (en) | Mixer circuit | |
| JP2636550B2 (en) | Signal circuit | |
| RU2022445C1 (en) | Microwave oscillator | |
| JPH0514570Y2 (en) | ||
| JP2573173B2 (en) | High frequency multiplier | |
| US4633520A (en) | Prescaler input circuit | |
| JP2517105B2 (en) | Filter device | |
| US3450902A (en) | Structure for reducing mismatch between symmetrical and asymmetrical transmission line and fast rise time generator utilizing same | |
| SU1190459A1 (en) | Frequency multiplier | |
| JPH0134419Y2 (en) | ||
| JP2690559B2 (en) | Mixer | |
| EP0259217A2 (en) | DC offset network for RF signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 11 |