Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2740709B2 - 多層印刷配線板の積層ずれ検出方法 - Google Patents
[go: Go Back, main page]

JP2740709B2 - 多層印刷配線板の積層ずれ検出方法 - Google Patents

多層印刷配線板の積層ずれ検出方法

Info

Publication number
JP2740709B2
JP2740709B2 JP4142897A JP14289792A JP2740709B2 JP 2740709 B2 JP2740709 B2 JP 2740709B2 JP 4142897 A JP4142897 A JP 4142897A JP 14289792 A JP14289792 A JP 14289792A JP 2740709 B2 JP2740709 B2 JP 2740709B2
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
detection
layer
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4142897A
Other languages
English (en)
Other versions
JPH05335754A (ja
Inventor
秀晃 矢島
秀直 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4142897A priority Critical patent/JP2740709B2/ja
Publication of JPH05335754A publication Critical patent/JPH05335754A/ja
Application granted granted Critical
Publication of JP2740709B2 publication Critical patent/JP2740709B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多層印刷配線板の積層ず
れ検出方法に係り、特に内層にクリアランスを持つ電源
層又はアース層を有する多層印刷配線板の電源層又はア
ース層の積層ずれを検出する方法に関する。
【0002】印刷配線板の高密度化等のため、多層印刷
配線板が多く使用されているが、電気的特性の確保のた
め、積層ずれの検出が行われる。この積層ずれを正確に
短時間で容易に検出することが必要とされている。
【0003】
【従来の技術】図10(A)は多層印刷配線板51の信
号ランドと信号パターンの平面図を示し、図10(B)
は図10(A)のh−hの面での断面図を示す。また、
図11は図10中円aで囲んだ部分の拡大図を示す。図
10(B)に示すように、多層印刷配線板51は、内層
に独立した電源層40、アース層41を持ち、信号ラン
ド34はクリアランス42によって逃げている。
【0004】信号パターンの特性インピーダンスは信号
パターンの対アース層、又は対電源層に対する幾何学的
距離によって定まり、各種実験式やグリーン関数を用い
た理論式等が存在する。信号パターンの特性インピーダ
ンスを所定の値にする場合は、上記の実験式、理論式等
を用いて印刷配線板のパターン設計を行っている。
【0005】多層印刷配線板51の製造時に積層ずれが
生じて、多層印刷配線板の層を介して対向するアース層
又は電源層と重なる部分の面積が小さくなった信号パタ
ーンは、特性インピーダンスが通過するクリアランスの
数に伴って上昇してしまう。
【0006】図12に示すように電源層40がずれた場
合、クリアランス42間に配置された信号パターン35
bは対向する電源層40と重なる部分の面積が小さくな
り、特性インピーダンスは通過するクリアランス42a
の数に伴って上昇する。
【0007】従って、信号ランド34間を通る信号パタ
ーン35bの特性インピーダンスを所定の値にするよう
に設計してある場合、積層ずれが有ると、実際の特性イ
ンピーダンスが変わってしまい、問題となる。
【0008】また、信号パターン35bの特性インピー
ダンスを問題にしない多層印刷配線板51でも、積層ず
れが有ると信号ランド34と電源層40、アース層41
間の耐電圧を満足できない場合が生じて問題となる。
【0009】上記のような積層ずれにより電気的特性の
規格を満足できない多層印刷配線板を検出し、また製造
時の不良率を低下させるためのデータを得るため、積層
ずれの検出が行われる。
【0010】図13は従来の積層ずれの検出方法を適用
した多層印刷配線板の平面図を示し、図14は図13の
検出用クーポンのX方向に配置したクリアランス71の
部分の説明図を示す。なお、図14(A)はクリアラン
ス71の部分の平面図を示し、図14(B)は図14
(A)のi−iの面での断面図を示す。
【0011】図13に示すように製品基板52の周囲
に、積層ずれ検出用の基板(以後、検出用クーポンと記
す)53を設ける。
【0012】積層ずれ検出用クーポン53は、多層印刷
配線板51の製造時に製品基板52の部分と一体に製造
される部分であり、製品基板52の部分の積層ずれと対
応した積層ずれが現れる。なお、このクーポン53は製
造後に切断して取り除かれる。
【0013】検出用クーポン53の内層に製品基板52
の電源層40(図10(B)参照)と一体に電源層61
を形成し、製品基板52のアース層41(図10(B)
参照)と一体にアース層62を形成する。この電源層6
1、アース層62には、検出用クーポン53の辺に沿う
方向に複数のクリアランス71を設けておく。検出用ク
ーポン53の表面層には、クリアランス71の内側に配
置されるスルーホール54aを有するランド54を形成
しておく。
【0014】図13に示すように、X方向及びY方向の
積層ずれを検出するため、クリアランス71とランド5
4は、X方向に並ぶものと、Y方向に並ぶものの2種類
が形成してある。
【0015】従来は、先ず、印刷配線板の積層後にこの
クリアランス71の中心を通るa−aの面、及びb−b
の面まで検出用クーポン53を削りだし、次いで、クリ
アランス71の中心を通る断面での内層の電源層61、
アース層62の位置を顕微鏡等を使って調べて、積層ず
れの検出を行っていた。図14は電源層61が−X方向
に積層ずれを起こし、クリアランス71aが−X方向に
ずれている場合を示している。
【0016】
【発明が解決しようとする課題】しかるに、従来の検出
用クーポンを設けて、印刷配線板の積層後にクリアラン
スの部分での断面を調べて積層ずれを検出する方法で
は、熟練した作業者による印刷配線板の削りだしが必要
で、工数がかかっていた。また、作業者の育成に時間が
かかっていた。
【0017】本発明は上記の点に鑑みてなされたもの
で、多層印刷配線板製造時の積層ずれを、短時間で容易
に検出できる多層印刷配線板の積層ずれ検出方法を提供
することを目的とする。
【0018】
【課題を解決するための手段】請求項1の発明では、多
層印刷配線板の内層の電源層21及び/又はアース層2
2、23を、その一部に複数対並べて配したクリアラン
ス18を有する構成とすると共に、多層印刷配線板の表
面層又は内層に、電源層21及び/又はアース層22、
23の各対のクリアランス18の間の領域を延在するよ
うに検出用パターン15a〜15hを形成し、検出用パ
ターン15a〜15hの特性インピーダンスを測定する
ことにより、多層印刷配線板の積層ずれを検出する。
【0019】請求項2の発明では、積層ずれ検出用パタ
ーン15a,15b;15c,15d;15e,15
f;15g,15hは平行に配された2本のパターンと
する。
【0020】請求項3の発明では、複数対のクリアラン
ス18を直交する2方向に並べて形成すると共に、検出
用パターン15a〜15hを直交する2方向に並べて形
成する。
【0021】
【作用】請求項1の発明では、検出用パターンの特性イ
ンピーダンスを測定することにより、積層ずれを検出す
ることができるため、削りだし作業を不要とし、積層ず
れの検出を容易にし、検出にかかる時間を短縮すること
が可能である。
【0022】請求項2の発明では、クリアランス間の領
域に2本の平行な検出用パターンを形成するため、2本
の検出用パターンの特性インピーダンスを規格値と比較
することにより、検出用パターンと直交する方向の積層
ずれを方向も含めて検出することができる。
【0023】請求項3の発明では、検出用パターンを直
交する2方向に配置しているため、積層ずれの面内での
方向を検出することができる。
【0024】
【実施例】図1は本発明の一実施例を適用した多層印刷
配線板11の平面図を示し、図2は図1の検出用パター
ン15とクリアランス18の説明図を示す。また、図3
(A)は検出用パターン15とクリアランス18の一部
の拡大図を示し、図3(B)は、図3(A)のj−jを
通る面での断面図を示す。
【0025】図1中、12は製品基板を示し、13は積
層ずれ検出用クーポンを示す。積層ずれ検出用クーポン
13は、多層印刷配線板11の製造時に製品基板12の
部分と一体に製造される部分であり、製品基板12の部
分の積層ずれと対応した積層ずれが現れる。なお、この
クーポン13は製造後に切断して取り除かれる。
【0026】図1の多層印刷配線板11は、図10に示
すように、製品基板12の表面と裏面に信号パターンが
形成され、内層に電源層、及びアース層が形成されてい
る4層基板である。
【0027】検出用クーポン13には、図3(B)に示
すように、製品基板12の電源層と一体に内層の電源層
21が形成され、また、製品基板12のアース層と一体
に内層のアース層22が形成されている。
【0028】また、検出用クーポン13には、スルーホ
ール14aを有するランド14が複数対形成され、電源
層21及びアース層22には、ランド14を逃げるクリ
アランス18が設けられている。検出用クーポン13の
上面には、複数対のクリアランス18の間の領域19
に、2本の平行な検出用パターン15a,15bが形成
されている。また、検出用クーポン13の下面には、複
数対のクリアランス18の間の領域19に、2本の平行
な検出用パターン15c,15dが形成されている。
【0029】なお、図3に示すように、検出用パターン
15は、ランド14側の縁が平面図で見てクリアランス
18の縁に接する位置に配置してある。
【0030】図1に示すように、クリアランス18の対
と検出用パターン15は、多層印刷配線板11の隣合う
2辺に沿って、図中X方向に延在するものとY方向に延
在するものの2種類が形成されている。
【0031】Y方向に延在する検出用パターン15とク
リアランス18の組合せでは、図1に示すように、X方
向に所定の間隔で並んだクリアランス18の対がY方向
に所定の等間隔で複数対配置されており、2本の平行な
検出用パターン15a、15bは、クリアランス18の
各対の間の領域19(図3参照)をY方向に延在するよ
うに形成されている。
【0032】X方向に延在する検出用パターン15とク
リアランス18の組合せでは、図1に示すように、Y方
向に所定の間隔で並んだクリアランス18の対がX方向
に所定の等間隔で複数対配置されており、2本の平行な
検出用パターン15a、15bは、クリアランス18の
各対の間の領域19(図3参照)をX方向に延在するよ
うに形成されている。
【0033】図2は図1のY方向に延在する検出用パタ
ーン15とクリアランス18の組合せの説明図を示す。
2本の検出用パターン15a、15bはクリアランス1
8をn対(図2の例では10対)通過するように形成さ
れており、一端は測定のためのランドP1 、P3 に接続
され他端はP2 、P4 に接続されている。なお、X方向
に並んだ一対のクリアランス18のピッチ、クリアラン
ス18の各対間のY方向のピッチは、所定の一定値、例
えば、共に2.54mmとする。
【0034】次に、本実施例における積層ずれ検出方法
の手順について記す。多層印刷配線板11の製作工程
で、先ず、検出用クーポン13の部分に、クリアランス
18を有する内層の電源層21を製品基板12の電源層
40と一体に形成し、クリアランス18を有する内層の
アース層22を製品基板12のアース層41と一体に形
成する。
【0035】次に、表面の検出用パターン15とスルー
ホール14aを有するランド14を形成する。上記のよ
うにして、多層印刷配線板11ができた後に、検出用パ
ターン15の特性インピーダンスを測定し、この測定値
から積層ずれを検出する。
【0036】以下に検出用パターン15の特性インピー
ダンスの測定と、積層ずれの検出について説明する。検
出用パターン15は前記したように、クリアランス18
を所定数n個通過するように配置してある。ここでは、
図3に示すように、検出用パターン15をY方向に配置
し、X方向の積層ずれを検出する場合について説明す
る。
【0037】特性インピーダンスの測定では、検出用パ
ターン15と多層印刷配線板11の層を介して対向する
電源層21又はアース層22をアースとしたときの、検
出用パターン15の特性インピーダンスを測定する。
【0038】検出用パターン15の一端と電源層21又
はアース層22間には所定の特性インピーダンスの値の
終端を接続する。特性インピーダンス測定器の出力端子
の信号側を検出用パターン15の他端に接続し、GND
側を電源層21又はアース層22に接続して、検出用パ
ターン15の特性インピーダンスを測定する。
【0039】例えば図2の検出用パターン15aの特性
インピーダンスを測定する場合は、端子P2 と電源層2
1間に終端を接続し、特性インピーダンス測定器の出力
端子の信号側を端子P1 に接続し、GND側を電源層2
1に接続して、特性インピーダンスを測定する。
【0040】図5は通過するクリアランス数と検出用パ
ターン15の特性インピーダンスの関係を示す。図5
は、所定の特性インピーダンスの値を50Ωとした場合
の図である。
【0041】図3に示すように積層ずれが無い場合は、
検出用パターン15の特性インピーダンスは図5のIに
示すように通過するクリアランス18の数によらず、所
定の規格値の範囲に入る。一方、図4に示すように電源
層21に−X方向の積層ずれが有る場合は、電源層21
の積層ずれの影響を受ける検出用パターン15bの特性
インピーダンスは、図5IIに示すように、通過するクリ
アランス18aの数の増加に伴って値が増加する。
【0042】従って、クリアランス18を所定数n個通
過する検出用パターン15の特性インピーダンスを測定
することで、この測定値からX方向の積層ずれを検出す
ることができる。
【0043】図6は検出用パターンが40個のクリアラ
ンス18を通過するように配置されている場合で、図4
に示すような積層ずれが有る場合の特性インピーダンス
の測定値の例を示す。
【0044】図4の場合、電源層21が−X方向に、ほ
ぼ、検出用パターン15のパターン幅の分ずれている。
このため、検出用パターン15bの特性インピーダンス
が規格値(例えば50Ω±10%)を外れ、50Ωより
大幅に大きい75.7Ωとなっている。一方、他の検出
用パターン15a、15c、15dは電源層21のずれ
の影響を受けないため、特性インピーダンスは、規格値
内に入っている。
【0045】従って、検出用パターン15a、15b、
15c、15dの特性インピーダンスを測定すると、1
5bの特性インピーダンスだけが規格値より大きい値と
なっていることから、電源層21が−X方向に積層ずれ
を起こしていることが検出できる。
【0046】図7は電源層21が+X方向の積層ずれが
有る場合の断面図を示し、図8は積層ずれ検出パターン
が40個のクリアランス18を通過するように配置され
ている場合で、図7に示すような積層ずれが有る場合の
特性インピーダンスの測定値の例を示す。
【0047】図7の場合、電源層21が+X方向に、ほ
ぼ、検出用パターン15のパターン幅の分ずれている。
このため、検出用パターン15aの特性インピーダンス
が規格値(例えば50Ω±10%)を外れ、50Ωより
大幅に大きい75.7Ωとなっている。一方、他の検出
用パターン15b、15c、15dは電源層21のずれ
の影響を受けないため、特性インピーダンスは、規格値
内に入っている。
【0048】従って、検出用パターン15a、15b、
15c、15dの特性インピーダンスを測定すると、1
5aの特性インピーダンスだけが規格値より大きい値と
なっていることから、電源層21が+X方向に積層ずれ
を起こしていることが検出できる。
【0049】上記のように、検出用パターン15a、1
5b、15c、15dの各特性インピーダンスを測定し
て、規格値と比較することで、内層の電源層21及びア
ース層22のX方向の積層ずれを方向も含めて検出でき
る。従って、製品基板12の電源層40及びアース層4
1のX方向の積層ずれを方向も含めて検出することがで
きる。
【0050】なお、検出用クーポン13には、上記のY
方向に配置した検出用パターン15の他に、X方向に配
置した検出用パターン15も形成してあるので、この検
出用パターン15の特性インピーダンスの測定により、
Y方向の積層ずれも上記の説明と同様に検出することが
できる。従って、本実施例では、X方向の積層ずれ及び
Y方向の積層ずれを方向も含めて検出することができ
る。
【0051】なお、本実施例ではスルーホール14aを
有するランド14を形成しているが、このスルーホール
14aを有するランド14は必ずしも必要ではなく、内
層の電源層21、アース層22に、ランド14に対応す
るクリアランス18を形成すれば、ランド14が無くて
も同様に積層ずれを検出することができる。
【0052】また、本実施例は、4層印刷配線板で検出
用パターンを表面層に形成する場合であるが、これに限
らず、内層に検出用パターンを形成して内層の電源層又
はアース層の積層ずれを検出することもできる。
【0053】図9は7層印刷配線板における一例を示す
断面図である。図9に示すように内層にも検出用パター
ン15e、15f、15g、15hが形成される場合、
表面層の検出用パターン15a、15b、15c、15
dの特性インピーダンスと共に、内層の検出用パターン
15e、15f、15g、15hの特性インピーダンス
も測定することにより、内層のアース層22、23、及
び電源層21の積層ずれを検出することができる。
【0054】
【発明の効果】請求項1の発明によれば、検出用パター
ンの特性インピーダンスを測定することにより、積層ず
れを検出することができるため、多層印刷配線板製造時
の積層ずれを、短時間で容易に検出できる等の特長を有
する。
【0055】請求項2の発明によれば、積層ずれの方向
を検出できるため、より正確な積層ずれの検出ができ
る。
【0056】請求項3の発明によれば、面内で積層ずれ
の方向を検出できるため、更に正確な積層ずれの検出が
できる。
【図面の簡単な説明】
【図1】本発明の一実施例を適用した多層印刷配線板の
平面図である。
【図2】検出用パターンとクリアランスの説明図であ
る。
【図3】検出用パターンとクリアランスの説明図であ
る。
【図4】−X方向の積層ずれが有る場合の説明図であ
る。
【図5】通過クリアランス数と特性インピーダンスの関
係を示す図である。
【図6】図4の場合の特性インピーダンスの測定値の例
を示す図である。
【図7】+X方向の積層ずれが有る場合の断面図であ
る。
【図8】図7の場合の特性インピーダンスの測定値の例
を示す図である。
【図9】内層に検出用パターンを形成する場合の一例を
示す図である。
【図10】多層印刷配線板の説明図である。
【図11】図10中円aで囲んだ部分の拡大図である。
【図12】積層ずれを生じたときの図11と同じ部分の
拡大図である。
【図13】従来の積層ずれ検出方法を適用した多層印刷
配線板の平面図である。
【図14】検出用クーポンのクリアランス部分の説明図
である。
【符号の説明】
11 多層印刷配線板 12 製品基板 13 検出用クーポン 14 ランド 14a スルーホール 15a〜15h 検出用パターン 18 クリアランス 21 電源層 22 アース層

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 多層印刷配線板の内層の電源層(21)
    及び/又はアース層(22、23)を、その一部に複数
    対並べて配したクリアランス(18)を有する構成とす
    ると共に、多層印刷配線板の表面層又は内層に、該電源
    層(21)及び/又はアース層(22、23)の各対の
    クリアランス(18)の間の領域を延在するように検出
    用パターン(15a〜15h)を形成し、該検出用パタ
    ーン(15a〜15h)の特性インピーダンスを測定す
    ることにより、該多層印刷配線板の積層ずれを検出する
    ことを特徴とする多層印刷配線板の積層ずれ検出方法。
  2. 【請求項2】 前記検出用パターン(15a,15b;
    15c,15d;15e,15f;15g,15h)は
    平行に配された2本のパターンであることを特徴とする
    請求項1記載の多層印刷配線板の積層ずれ検出方法。
  3. 【請求項3】 前記複数対のクリアランス(18)を直
    交する2方向に並べて形成すると共に、前記検出用パタ
    ーン(15a〜15h)を直交する2方向に並べて形成
    することを特徴とする請求項1記載の多層印刷配線板の
    積層ずれ検出方法。
JP4142897A 1992-06-03 1992-06-03 多層印刷配線板の積層ずれ検出方法 Expired - Fee Related JP2740709B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4142897A JP2740709B2 (ja) 1992-06-03 1992-06-03 多層印刷配線板の積層ずれ検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4142897A JP2740709B2 (ja) 1992-06-03 1992-06-03 多層印刷配線板の積層ずれ検出方法

Publications (2)

Publication Number Publication Date
JPH05335754A JPH05335754A (ja) 1993-12-17
JP2740709B2 true JP2740709B2 (ja) 1998-04-15

Family

ID=15326144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4142897A Expired - Fee Related JP2740709B2 (ja) 1992-06-03 1992-06-03 多層印刷配線板の積層ずれ検出方法

Country Status (1)

Country Link
JP (1) JP2740709B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4602479B2 (ja) * 2008-11-06 2010-12-22 富士機工電子株式会社 多層プリント配線板、多層プリント配線板の検査方法、および多層プリント配線板の検査システム、多層プリント配線板の製造方法
JP4617399B2 (ja) * 2010-07-09 2011-01-26 富士機工電子株式会社 多層プリント配線板、多層プリント配線板の検査方法、および多層プリント配線板の検査システム、多層プリント配線板の製造方法

Also Published As

Publication number Publication date
JPH05335754A (ja) 1993-12-17

Similar Documents

Publication Publication Date Title
US20020040809A1 (en) Multilayer type printed-wiring board and method of measuring impedance of multilayer type printed-wiring board
US7659727B2 (en) Multilayer wiring board and method for testing the same
US7656166B2 (en) Multilayer wiring board and method for testing the same
KR101333412B1 (ko) 배선 회로 기판 및 그 제조 방법
JP4034888B2 (ja) プリント配線板におけるテストクーポン
JP2740709B2 (ja) 多層印刷配線板の積層ずれ検出方法
US7013563B2 (en) Method of testing spacings in pattern of openings in PCB conductive layer
US20070167056A1 (en) Multi-layer printed circuit board, and method for detecting errors in laminating order of layers thereof
JP2638555B2 (ja) 多層プリント配線板
JPH09205281A (ja) 多層プリント配線板の内層回路パターンずれ検査方法
US6316731B1 (en) Method of forming a printed wiring board with compensation scales
JPH0548272A (ja) プリント配線板
JPS634960B2 (ja)
JPH03256398A (ja) 多層配線基板
US5486656A (en) Printed circuit board having an extra plate connected to a product portion
JP2002094197A (ja) プリント配線板及びその層間位置ずれの検出方法
JP4309882B2 (ja) 多数個取り用配線基板
JP2005268414A (ja) 多層セラミック基板およびその製造方法
JPS62169496A (ja) 多層印刷配線板の内層の層ずれ検出方法
JPH0699334A (ja) 多層基板の加工位置補正方法
CN1387396A (zh) 阻抗测量结构
JPS63155686A (ja) 配線基板およびその製造方法
JPH06291466A (ja) 多層プリント配線板のテストパターン
KR19990041687A (ko) 내부패턴의 임피던스산출이 가능한 다층인쇄회로기판
JPH0794872A (ja) 多層プリント配線板の位置ずれ検出パターン

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980113

LAPS Cancellation because of no payment of annual fees