JP2741116B2 - Membership function generator - Google Patents
Membership function generatorInfo
- Publication number
- JP2741116B2 JP2741116B2 JP3145535A JP14553591A JP2741116B2 JP 2741116 B2 JP2741116 B2 JP 2741116B2 JP 3145535 A JP3145535 A JP 3145535A JP 14553591 A JP14553591 A JP 14553591A JP 2741116 B2 JP2741116 B2 JP 2741116B2
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- membership function
- mos
- circuit
- mosfets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Devices For Executing Special Programs (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明はファジイ制御に用いられ
るメンバーシップ関数のグレードを可変できるメンバー
シップ関数発生回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a membership function generating circuit capable of changing the grade of a membership function used for fuzzy control.
【0002】[0002]
【従来技術】ファジイ理論においてあいまいさを表すメ
ンバーシップ関数として図6(a)、(b)、(c)に
示すような三角波形、正規分布、アークタンジェント形
の関数が広く用いられている。2. Description of the Related Art In fuzzy logic, triangular waveform, normal distribution and arc tangent functions as shown in FIGS. 6A, 6B and 6C are widely used as membership functions representing ambiguity.
【0003】これらのメンバーシップ関数を用いてファ
ジイ制御を行なう場合、所望の制御特性を得るまでには
メンバーシップ関数を種々入れ替えて何回も演算を繰り
返す必要があり、大変な手間と時間がかかる作業であ
る。When fuzzy control is performed using these membership functions, it is necessary to repeat the calculation many times by changing the membership functions variously until a desired control characteristic is obtained, which takes a great deal of labor and time. Work.
【0004】メンバーシップ関数の特性の一部である勾
配を変化させるための勾配切替回路は特開昭62−95
675号に提案されている。A gradient switching circuit for changing the gradient which is a part of the characteristics of the membership function is disclosed in Japanese Patent Laid-Open No. 62-95.
No. 675.
【0005】[0005]
【発明が解決しようとする課題】しかし、ファジイ制御
と学習機能を取り入れた判断処理とを組合せてファジイ
システムを構築しようとする場合は、外部から取り込む
数多くの条件にそれぞれ異なる重み付けをして総合判断
を行なう必要があるため、メンバーシップ関数の勾配を
切り替えるだけでは充分でなく、関数の重み付け(グレ
ードという)を変えることが望まれる。However, when a fuzzy system is to be constructed by combining fuzzy control and judgment processing incorporating a learning function, a large number of conditions taken in from the outside are weighted differently and comprehensive judgment is performed. Therefore, it is not enough to switch the gradient of the membership function, and it is desired to change the weighting (called a grade) of the function.
【0006】本発明は上記の点にかんがみてなされたも
ので、その目的は、メンバーシップ関数のグレードをき
わめて容易に変えることができるメンバーシップ関数発
生回路を提供することができる。The present invention has been made in view of the above points, and an object of the present invention is to provide a membership function generating circuit capable of changing the grade of a membership function very easily.
【0007】[0007]
【課題を解決するための手段】P−MOSFETとN−
MOSFETとにより構成されたC−MOSインバータ
を複数個並列に接続し、前記各C−MOSインバータを
主回路に接続しまたは主回路から切り離すグレード切換
用のスイッチングを設け、並列接続された全C−MOS
インバータと直列に抵抗を接続し、各C−MOSインバ
ータの共通ゲートに入力信号を印加し、全C−MOSイ
ンバータに流れる電流の総和をメンバーシップ関数とし
て出力するように構成した。Means for Solving the Problems P-MOSFET and N-
A plurality of C-MOS inverters composed of MOSFETs are connected in parallel, and switching for grade switching for connecting or disconnecting each of the C-MOS inverters to or from the main circuit is provided, and all C-MOS inverters connected in parallel are provided. MOS
A resistor is connected in series with the inverter, an input signal is applied to a common gate of each C-MOS inverter, and the sum of currents flowing through all the C-MOS inverters is output as a membership function.
【0008】[0008]
【作用】並列接続された全C−MOSインバータに流れ
る電流の総和としてメンバーシップ関数が出力されるの
で、並列接続された複数のC−MOSインバータの各々
に設けたスイッチをON、OFFすることにより並列に
接続されたC−MOSインバータの数を変更すれば、メ
ンバーシップ関数のグレードを変えることができる。The membership function is output as the sum of the currents flowing through all the C-MOS inverters connected in parallel. By turning on and off the switches provided in each of the plurality of C-MOS inverters connected in parallel, By changing the number of C-MOS inverters connected in parallel, the grade of the membership function can be changed.
【0009】[0009]
【実施例】以下本発明を図面に基づいて説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings.
【0010】図1は本発明によるメンバーシップ関数発
生回路の一実施例としての三角波形のメンバーシップ関
数を発生する電流型の基本回路を示す。FIG. 1 shows a current-type basic circuit for generating a membership function having a triangular waveform as an embodiment of a membership function generating circuit according to the present invention.
【0011】メンバーシップ関数発生回路は、P−MO
SFET1aとN−MOSFET1bとを直列に接続し
て成るC−MOSインバータにスイッチ1cを直列に接
続した第1の直列回路と、同様にP−MOSFET2a
とN−MOSFET2bとスイッチ2cとから成る第2
の直列回路と、P−MOSFET3aとN−MOSFE
T3bとスイッチ3cとから成る第3の直列回路と、P
−MOSFET4aとN−MOSFET4bとスイッチ
4cとから成る第4の直列回路とを並列に接続し、回路
全体を電源VDDとアースとの間に接続したものである。The membership function generating circuit is a P-MO
A first series circuit in which a switch 1c is connected in series to a C-MOS inverter formed by connecting an SFET 1a and an N-MOSFET 1b in series, and similarly a P-MOSFET 2a
, An N-MOSFET 2b and a switch 2c.
, A P-MOSFET 3a and an N-MOSFE
A third series circuit including T3b and a switch 3c;
A fourth series circuit including a MOSFET 4a, an N-MOSFET 4b, and a switch 4c is connected in parallel, and the entire circuit is connected between a power supply V DD and ground.
【0012】スイッチ1c〜4cは外部からの制御信号
によりON、OFFされる。The switches 1c to 4c are turned on and off by an external control signal.
【0013】いま端子Aに任意のアナログ入力信号V1N
を印加しておき、スイッチ1c〜4cを順次ONしてい
くと、端子Bに現れる出力信号VOUT は図2に示すよう
に変化する。すなわち、スイッチ1cのみがONしたと
きの出力信号がI、スイッチ1cと2cがONしたとき
の出力信号がII、スイッチ1c,2c,3cがONした
ときの出力信号がIII 、スイッチ1c,2c,3c,4
cがすべてONしたときの出力信号がIVである。この図
からわかるように、図1の回路においては、スイッチ1
c〜4cのON、OFFの状態により自己の発生する三
角波形のメンバーシップ関数のグレードが変化してい
る。グレードの変更度合は並列に接続されているC−M
OSインバータのW/L(WはMOSFETのゲートの
幅、Lはゲートの長さ)の値を選択することにより容易
に変更することができる。An arbitrary analog input signal V 1N is now connected to terminal A.
Is applied and the switches 1c to 4c are sequentially turned on, the output signal V OUT appearing at the terminal B changes as shown in FIG. That is, the output signal when only the switch 1c is ON is I, the output signal when the switches 1c and 2c are ON is II, the output signal when the switches 1c, 2c and 3c are ON is III, and the switches 1c, 2c and 3c, 4
The output signal when all of c are ON is IV. As can be seen from this figure, in the circuit of FIG.
The grade of the membership function of the triangular waveform generated by itself changes depending on the ON and OFF states of c to 4c. The grade change degree is C-M connected in parallel.
It can be easily changed by selecting the value of W / L (W is the gate width of the MOSFET, L is the gate length) of the OS inverter.
【0014】図1に示した基本回路のスイッチ1c〜4
cおよび抵抗5はMOSFETにより実現され、図3に
はその一例を示す。The switches 1c to 4 of the basic circuit shown in FIG.
c and the resistor 5 are realized by a MOSFET, and FIG. 3 shows an example thereof.
【0015】図3において、図1と同じ参照数字は同じ
構成要素を示しており、1c´〜4c´はスイッチ1c
〜4cを実現するためのN−MOSFET、5´は抵抗
5を実現するための常時ONさせておくN−MOSFE
Tである。In FIG. 3, the same reference numerals as those in FIG. 1 denote the same components, and 1c 'to 4c' denote switches 1c.
N-MOSFET for realizing .about.4c, N-MOSFE 5 'which is always on to realize resistor 5
T.
【0016】端子Cにグレード切換信号Sを与え、N−
MOSFET1c´〜4c´のON、OFFを切換える
ことによりメンバーシップ関数のグレードを図2に示す
ように変化させることができる。A grade switching signal S is supplied to a terminal C, and N-
By switching ON and OFF of the MOSFETs 1c 'to 4c', the grade of the membership function can be changed as shown in FIG.
【0017】なお、基本回路におけるスイッチ1c〜4
cは図3に示したようにN−MOSFET1c´〜4c
´で実現する代わりに、P−MOSF1a〜4aの電源
VDD側にP−MOSFETを直列に接続して実現するこ
ともできる。The switches 1c to 4 in the basic circuit
c is N-MOSFETs 1c 'to 4c as shown in FIG.
′, It can be realized by connecting P-MOSFETs in series to the power supply VDD side of the P-MOSFs 1a to 4a.
【0018】ところで、基本回路におけるスイッチ1c
〜4cを、C−MOSインバータのN−MOSFETの
アース側にN−MOSFET1c´〜4c´を直列に接
続することにより実現した回路では、このスイッチ作用
をするN−MOSFET1c´〜4c´のON、OFF
によりグレードを変化させた場合、グレードが増すにつ
れて三角波形のメンバーシップ関数の頂点が図2に破線
で示すように右寄りに移動していく傾向がある。また、
それとは逆に、基本回路におけるスイッチ1c〜4cを
C−MOSインバータのP−MOSFETの電源側にP
−MOSFETを直列に接続して実現した回路では、グ
レードが増すにつれて三角波形のメンバーシップ関数の
頂点が左寄りに移動していく傾向がある。By the way, the switch 1c in the basic circuit
To 4c are connected in series with the N-MOSFETs 1c ′ to 4c ′ in series with the ground side of the N-MOSFET of the C-MOS inverter. OFF
, The vertex of the membership function of the triangular waveform tends to move to the right as shown by the broken line in FIG. 2 as the grade increases. Also,
Conversely, switches 1c to 4c in the basic circuit are connected to the power supply side of the P-MOSFET of the C-MOS inverter.
In a circuit realized by connecting MOSFETs in series, the vertex of the membership function of the triangular waveform tends to move to the left as the grade increases.
【0019】そこで、グレードが変化してもメンバーシ
ップ関数の頂点が左寄りにも右寄りにも移動せずにただ
上下に移動するようにするためには、スイッチとしてC
−MOSインバータの電源側にはP−MOSFETを接
続し、アース側にはN−MOSFETを接続し、これら
を同時にONまたはOFFするようにすればよい。また
別の方法としては、C−MOSインバータのW/Lの値
を選択するようにしてもよい。Therefore, even if the grade changes, the vertex of the membership function does not move to the left or right, but simply moves up and down.
A P-MOSFET may be connected to the power supply side of the MOS inverter, and an N-MOSFET may be connected to the ground side, and these may be turned on or off simultaneously. As another method, the value of W / L of the C-MOS inverter may be selected.
【0020】次に、図4に、本発明によるメンバーシッ
プ関数発生回路のもう1つの実施例であるアークタンジ
ェント型波形のメンバーシップ関数を発生する回路を示
す。Next, FIG. 4 shows a circuit for generating a membership function of an arctangent waveform which is another embodiment of the membership function generating circuit according to the present invention.
【0021】この実施例は、P−MOSFET6aとN
−MOSFET6bとを直列に接続して成るC−MOS
インバータを基本C−MOSインバータとし、この基本
C−MOSインバータと並列に4個のバイアスC−MO
S回路を接続したものである。バイアスC−MOS回路
は、それぞれP−MOSFET7a,8a,9a,10
aとN−MOSFET7b,8b,9b,10bとを直
列に接続して成り、各N−MOSFET7b〜10bの
ゲートにインバータ11〜14が接続されている。端子
Cにはグレードを切換えるためのデジタル切換信号Sが
与えられる。In this embodiment, the P-MOSFET 6a and N
-C-MOS formed by connecting MOSFET6b in series
The inverter is a basic C-MOS inverter, and four bias C-MOs are connected in parallel with the basic C-MOS inverter.
An S circuit is connected. The bias C-MOS circuit includes P-MOSFETs 7a, 8a, 9a, 10
a and N-MOSFETs 7b, 8b, 9b, and 10b are connected in series, and inverters 11 to 14 are connected to the gates of the N-MOSFETs 7b to 10b. Digital switching signal S for switching the grade is applied to terminal C.
【0022】いま、端子Aに任意のアナログ入力信号V
1Nを印加しておき、たとえば端子Cに切換信号Sとして
“0111”を与えると、P−MOSFET7aとN−
MOSFET7bとから成るバイアスC−MOS回路の
みがONし、基本C−MOSインバータに対してこのC
−MOSバイアス回路が並列に接続される。その結果、
端子Bに現れる出力信号VOUT は図5にIで示すように
なる。端子Cに与える切換信号Sを“0011”とする
と、基本C−MOSインバータに対して2つのバイアス
C−MOS回路が並列に接続され、端子Bから得られる
出力信号VOUTは図5にIIで表すようになる。もう1つ
のバイアスC−MOS回路がONすると、出力信号V
OUTは図5にIII で示すようになり、すべてのバイアス
C−MOS回路がONすると、IVで示すようになる。Now, an arbitrary analog input signal V
When 1N is applied in advance and, for example, "0111" is given to the terminal C as the switching signal S, the P-MOSFET 7a and the N-
Only the bias C-MOS circuit composed of the MOSFET 7b is turned ON, and this C-MOS circuit is connected to the basic C-MOS inverter.
-MOS bias circuits are connected in parallel. as a result,
The output signal V OUT appearing at terminal B is as shown by I in FIG. Assuming that the switching signal S given to the terminal C is “0011”, two bias C-MOS circuits are connected in parallel to the basic C-MOS inverter, and the output signal V OUT obtained from the terminal B is indicated by II in FIG. Will be represented. When the other bias C-MOS circuit is turned on, the output signal V
OUT becomes as shown by III in FIG. 5, and becomes as shown by IV when all the bias C-MOS circuits are turned on.
【0023】グレードの変更度合は図1に示した実施例
と同じようにバイアスC−MOS回路を構成するC−M
OSインバータのW/Lの値を選択することにより容易
に変更することができる。The degree of change of the grade is similar to that of the embodiment shown in FIG.
It can be easily changed by selecting the value of W / L of the OS inverter.
【0024】この実施例において、インバータ11〜1
4はN−MOSFETのゲートに接続する代わりに、P
−MOSFET7a〜10aのゲートに接続してもよ
い。ただしこの場合はグレード切換信号の論理が逆にな
る。In this embodiment, the inverters 11 to 1
4 is connected to the gate of the N-MOSFET instead of P
-It may be connected to the gates of MOSFETs 7a to 10a. However, in this case, the logic of the grade switching signal is reversed.
【0025】上記2つの実施例においては、いずれも並
列接続されるC−MOS回路の数が4個であるが、これ
は任意であり、その数が多いほどメンバーシップ関数の
グレードをきめ細かに調整することができる。In each of the above two embodiments, the number of C-MOS circuits connected in parallel is four, but this is optional. The greater the number, the more finely the grade of the membership function can be adjusted. can do.
【0026】[0026]
【発明の効果】以上発明したように、本発明において
は、並列接続されるC−MOS回路の数を変えるように
したので、メンバーシップ関数の勾配でなくグレードを
変更することができ、所望のファジイ制御に用いること
ができ。特に学習機能を取り入れた判断処理と組合せた
ファジイシステムの構築に好適である。As described above, in the present invention, since the number of C-MOS circuits connected in parallel is changed, the grade can be changed instead of the gradient of the membership function. Can be used for fuzzy control. In particular, it is suitable for constructing a fuzzy system combined with a judgment process incorporating a learning function.
【図1】本発明によるメンバーシップ関数発生回路の基
本回路である。FIG. 1 is a basic circuit of a membership function generating circuit according to the present invention.
【図2】図1に示したメンバーシップ関数発生回路によ
り得られるメンバーシップ関数の特性図である。FIG. 2 is a characteristic diagram of a membership function obtained by a membership function generation circuit shown in FIG.
【図3】図1に示したメンバーシップ関数発生回路の一
実施例である。FIG. 3 is an embodiment of the membership function generating circuit shown in FIG. 1;
【図4】本発明によるメンバーシップ関数発生回路の他
の実施例である。FIG. 4 is another embodiment of the membership function generating circuit according to the present invention.
【図5】図4に示したメンバーシップ発生回路により得
られるメンバーシップ関数の特性図である。5 is a characteristic diagram of a membership function obtained by the membership generation circuit shown in FIG.
【図6】メンバーシップ関数の代表的な波形を示してお
り、(a)は三角波形、(b)は正規分布、(c)はア
ークタンジェント形である。6A and 6B show typical waveforms of the membership function, in which FIG. 6A shows a triangular waveform, FIG. 6B shows a normal distribution, and FIG. 6C shows an arctangent shape.
1a,2a,3a,4a P−MOSFET 1b,2b,3b,4b N−MOSFET 1c,2c,3c,4c スイッチ 5 抵抗 1a, 2a, 3a, 4a P-MOSFET 1b, 2b, 3b, 4b N-MOSFET 1c, 2c, 3c, 4c Switch 5 Resistance
Claims (4)
により構成されたC−MOSインバータを複数個並列に
接続し、前記各C−MOSインバータを主回路に接続し
または主回路から切り離すグレード切換用のスイッチン
グ手段を設け、並列接続された全C−MOSインバータ
と直列に抵抗を接続し、各C−MOSインバータの共通
ゲートに入力信号を印加し、全C−MOSインバータに
流れる電流の総和をメンバーシップ関数を表す出力信号
とすることを特徴とするメンバーシップ関数発生回路。1. A grade switching circuit for connecting a plurality of C-MOS inverters each composed of a P-MOSFET and an N-MOSFET in parallel, and connecting or disconnecting each of the C-MOS inverters to or from the main circuit. A switching means is provided, a resistor is connected in series with all the C-MOS inverters connected in parallel, an input signal is applied to a common gate of each C-MOS inverter, and the sum of currents flowing through all the C-MOS inverters is membership. A membership function generation circuit, wherein the output signal represents a function.
TまたはN−MOSFETで構成された請求項1に記載
のメンバーシップ関数発生回路。2. The switching means is a P-MOSFE.
2. The membership function generating circuit according to claim 1, wherein the membership function generating circuit is configured by a T or N-MOSFET.
P−MOSFETおよびN−MOSFETから成る請求
項1に記載のメンバーシップ関数発生回路。3. The membership function generating circuit according to claim 1, wherein said switching means comprises a P-MOSFET and an N-MOSFET connected in series.
により構成された基本C−MOSインバータと、該基本
C−MOSインバータと並列に接続された複数のバイア
スC−MOSFETと、該複数のバイアスC−MOSF
ETの各々を独立してON/OFFするグレード切換用
のスイッチング手段とを備え、前記基本C−MOSイン
バータの共通ゲートに入力信号を印加し、前記基本C−
MOSインバータを構成する両MOSFETの接続点と
前記バイアスC−MOSFETを構成する両MOSFE
Tの接続点とを接続してメンバーシップ関数の出力端子
としたことを特徴とするメンバーシップ関数発生回路。4. A basic C-MOS inverter including a P-MOSFET and an N-MOSFET, a plurality of bias C-MOSFETs connected in parallel with the basic C-MOS inverter, and a plurality of bias C-MOSFETs. MOSF
Switching means for switching ON / OFF each of the ETs independently; applying an input signal to a common gate of the basic C-MOS inverter;
A connection point between both MOSFETs forming a MOS inverter and both MOSFETs forming a bias C-MOSFET
A membership function generation circuit, wherein a connection point of T is connected to form a membership function output terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145535A JP2741116B2 (en) | 1991-05-21 | 1991-05-21 | Membership function generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145535A JP2741116B2 (en) | 1991-05-21 | 1991-05-21 | Membership function generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04344580A JPH04344580A (en) | 1992-12-01 |
| JP2741116B2 true JP2741116B2 (en) | 1998-04-15 |
Family
ID=15387449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3145535A Expired - Lifetime JP2741116B2 (en) | 1991-05-21 | 1991-05-21 | Membership function generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2741116B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102573798B1 (en) * | 2018-09-03 | 2023-09-01 | 삼성전자주식회사 | Electronic device for wirelessly receiving power and method for operating the same |
-
1991
- 1991-05-21 JP JP3145535A patent/JP2741116B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04344580A (en) | 1992-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4914614A (en) | Multivalued ALU | |
| US5049761A (en) | CMOS pulse width modulator | |
| JP2741116B2 (en) | Membership function generator | |
| US5227993A (en) | Multivalued ALU | |
| CN101208861A (en) | Differential Transistor Pair Current Switch Powered by Low Voltage VCC | |
| EP0175853A2 (en) | Rectifier circuit | |
| JPH01147912A (en) | Analog voltage generating circuit | |
| JPH0338925A (en) | Digital/analog converter | |
| JP2948931B2 (en) | Current divider | |
| JP2867253B2 (en) | 3-input exclusive or gate | |
| JPH0332114Y2 (en) | ||
| JP3284926B2 (en) | Voltage controlled oscillator | |
| EP0305583A1 (en) | Multivalued ALU | |
| JP3296597B2 (en) | Membership function generator | |
| JPH0563550A (en) | Differential type input device | |
| JPS62100015A (en) | Biphase clock generator | |
| JPS61234623A (en) | Nand-nor logic converting circuit | |
| JPS63299518A (en) | 2-value to 3-value conversion circuit | |
| JP2833885B2 (en) | PN code generation circuit | |
| JPH05307620A (en) | Membership function generating circuit | |
| JPH05335416A (en) | Designing method of mask pattern | |
| JPH03222515A (en) | Two phase clock generating circuit | |
| JPS6236848A (en) | Internal power source voltage generating circuit of semiconductor integrated circuit | |
| JPS61288615A (en) | Switched comparator | |
| JPH07236269A (en) | Charge pump output voltage control method and control device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971215 |