Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2746429B2 - Tone generation circuit - Google Patents
[go: Go Back, main page]

JP2746429B2 - Tone generation circuit - Google Patents

Tone generation circuit

Info

Publication number
JP2746429B2
JP2746429B2 JP1223257A JP22325789A JP2746429B2 JP 2746429 B2 JP2746429 B2 JP 2746429B2 JP 1223257 A JP1223257 A JP 1223257A JP 22325789 A JP22325789 A JP 22325789A JP 2746429 B2 JP2746429 B2 JP 2746429B2
Authority
JP
Japan
Prior art keywords
switch
switch means
waveform
voltage
resistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1223257A
Other languages
Japanese (ja)
Other versions
JPH0388511A (en
Inventor
和之 窪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1223257A priority Critical patent/JP2746429B2/en
Publication of JPH0388511A publication Critical patent/JPH0388511A/en
Application granted granted Critical
Publication of JP2746429B2 publication Critical patent/JP2746429B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】 〔概要〕 本発明はトーン発生回路に関し、任意の波形を成形す
るに際して信号線を少くして効率のよい回路を得ること
を目的とし、所定の電圧V1とV2を選択的に接続する第1
のスイッチ手段と、第1のスイッチ手段の出力側と所定
の基準電圧V0の端子との間に接続され複数の抵抗を直列
に接続した抵抗ストリングと、複数の抵抗の各接合点の
分圧電圧を出力する複数のスイッチからなる第2のスイ
ッチ手段と、第1及び第2のスイッチ手段を制御する制
御回路とを備え、第2のスイッチ手段により抵抗の各接
合点の分圧電圧を取り出してトーン波形を生成するトー
ン発生回路であって、制御回路は、第1のスイッチ手段
を所定の電圧の一方に接続して第2のスイッチ手段の複
数のスイッチを順次切り換え、さらに、第1のスイッチ
手段を所定の電圧の他方に接続して第2のスイッチ手段
の複数のスイッチを順次切り換えるように制御するよう
に構成される。
DETAILED DESCRIPTION OF THE INVENTION SUMMARY The present invention relates to a tone generating circuit, for the purpose of obtaining a good circuit efficient with less signal lines When forming an arbitrary waveform, a predetermined voltage V 1 and V 2 First to selectively connect
The partial pressure of the switch means, the output side and a predetermined resistor string a plurality of resistors are connected in series is connected between a terminal of the reference voltage V 0, the junction of the plurality of resistance of the first switching means A second switch means comprising a plurality of switches for outputting a voltage; and a control circuit for controlling the first and second switch means, and the second switch means extracts a divided voltage at each junction of the resistors. A tone generating circuit for generating a tone waveform by connecting the first switch means to one of predetermined voltages and sequentially switching a plurality of switches of the second switch means; The switch means is connected to the other of the predetermined voltages, and is controlled so as to sequentially switch a plurality of switches of the second switch means.

〔産業上の利用分野〕[Industrial applications]

本発明は正弦波等を含む上下対称な任意の波形を成形
するための基礎である階段状トーンを発生させるための
トーン発生器のトーン発生回路に関するものである。
The present invention relates to a tone generating circuit of a tone generator for generating a stepwise tone which is a basis for shaping an arbitrary vertically symmetrical waveform including a sine wave and the like.

〔従来の技術〕[Conventional technology]

従来から正弦波等基準電圧を中心に上下対称な任意の
波形を成形するため、基準電圧V0と、それよりも高い電
圧V1とそれより低い電圧V2を用いて階段状の波形トーン
波形を作りこれを後に波形整形することによって所望の
波形を作ることは広く一般的に行われている。そのトー
ン波形を作るトーン発生回路の従来例を第5図に示す。
For molding a vertically symmetrical arbitrary waveform conventionally mainly sinusoidal like reference voltage, the reference voltage V 0, stepped waveform tone waveform with high voltages V 1 and it is lower than the voltage V 2 than it It is widely and generally performed to form a desired waveform by shaping the waveform later. FIG. 5 shows a conventional example of a tone generating circuit for producing the tone waveform.

第5図においてV0を基準レベル、V1をそれより高いレ
ベル、V2をそれより低いレベルとすると基準レベルV0
上の波形(トーン)は高電圧V1と基準電圧V0との間に設
けられた複数個の抵抗r1〜r3からなる抵抗ストリングR1
の各抵抗の接続点から上記抵抗r1〜r3の組合せにもとづ
く抵抗分割によって得られる分圧がそれぞれのスイッチ
S1,S2より取り出される。一方基準レベルV0以下の波形
(トーン)は低電圧V2と基準電圧V0との間に設けられた
複数個の抵抗r4〜r6からなる抵抗ストリングR2の各抵抗
の接続点から該抵抗r4〜r6の組合せにもとづく抵抗分割
によって得られる分圧が各スイッチS3,S4より取り出さ
れる。従って各スイッチS1〜S4のON-OFF動作をデコーダ
等の制御手段により所定の順序で制御することによって
所定の階段状の波形、つまりトーン波形が出力部VOUT
ら得られるのである。これを適宜の整形回路で波形整形
することによって所望の正弦波を含む上下対称な任意の
波形を得ることが出来た。
Reference level V 0 in FIG. 5, between the V higher level than 1, when the V 2 and less than the level reference level greater than or equal to V 0 of the waveform (tone) of the high voltage V 1 and the reference voltage V 0 , A resistor string R 1 composed of a plurality of resistors r 1 to r 3
The voltage divided by the resistance division based on the combination of the above resistors r 1 to r 3 from the connection point of each resistor
Extracted from S 1 and S 2 . On the other hand the reference level V 0 below the waveform (tone) from a plurality of the resistance of the connecting point of the resistors r 4 consisting ~r 6 resistor string R 2 provided between the low voltage V 2 and the reference voltage V 0 partial pressure obtained by resistance division based on the combination of the resistor r 4 ~r 6 is taken out from the switches S 3, S 4. Therefore, by controlling the ON-OFF operation of each of the switches S 1 to S 4 in a predetermined order by a control means such as a decoder, a predetermined step-like waveform, that is, a tone waveform, can be obtained from the output unit VOUT . By shaping the waveform with an appropriate shaping circuit, an arbitrary vertically symmetrical waveform including a desired sine wave could be obtained.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

然しながら第5図に示すような従来のトーン発生回路
においては、得ようとする正弦波等の上下対称的な波形
は各レベルの出力の大きさが同じで、基準レベルに対し
上下の関係を有しているにもかかわらず制御信号も、抵
抗分割の数だけ必要となっていた。又波形を成形するに
は波形の出力レベルの個数だけ選択回路が必要となるた
め信号線も同じ数だけ必要となっていた。つまり第5図
においては波形の出力レベルを4個にとっているのに対
してスイッチは4個(S1〜S4)が必要である。
However, in the conventional tone generating circuit as shown in FIG. 5, the symmetrical waveforms such as a sine wave to be obtained have the same magnitude of the output of each level, and have a vertical relationship with the reference level. Despite this, the control signals are required by the number of resistance divisions. Also, in order to shape the waveform, the same number of signal lines are required because the number of selection circuits is required as many as the output levels of the waveform. That is, in FIG. 5, four switches (S 1 to S 4 ) are required, while four output levels are used for the waveform.

従ってかかる従来におけるトーン発生回路においては
配線も長くなり効率も低下するばかりでなくこのような
回路をICに組み込む場合にはチップの面積が大きくな
り、コスト増にもつながるという問題があった。
Therefore, in such a conventional tone generation circuit, not only the wiring becomes longer and the efficiency is reduced, but also when such a circuit is incorporated in an IC, the area of the chip becomes larger, which leads to a problem of an increase in cost.

〔課題を解決するための手段〕 本発明は上記した目的を達成するため次のような技術
構成を採用するものである。即ち所定の電圧V1とV2を選
択的に接続する第1のスイッチ手段と、前記第1のスイ
ッチ手段の出力側と所定の基準電圧V0の端子との間に接
続され、複数の抵抗を直列に接続した抵抗ストリング
と、前記複数の抵抗の各接合点の分圧電圧を出力する複
数のスイッチからなる第2のスイッチ手段と、前記第1
及び第2のスイッチ手段を制御する制御回路とを備え、
前記第2のスイッチ手段により前記抵抗の各接合点の分
圧電圧を取り出してトーン波形を生成するトーン発生回
路であって、前記制御回路は、前記第1のスイッチ手段
を前記所定の電圧の一方に接続して前記第2のスイッチ
手段の複数のスイッチを順次切り換え、さらに、前記第
1のスイッチ手段を前記所定の電圧の他方に接続して前
記第2のスイッチ手段の複数のスイッチを順次切り換え
るように制御することを特徴とする。つまり本発明にあ
っては基準電圧V0レベルより高い電圧レベルV1を有する
信号部分と基準電圧レベルより低い電圧レベルV2を有す
る信号部分とは基準電圧V0を中心として上下に対称であ
ることに着目し分圧を得るための抵抗ストリングを基準
電圧より高い部分の信号を処理する回路か基準電圧より
低い部分の信号を処理する回路のいづれか一方にのみ設
けることにし、出力レベルの個数以下の信号線にするこ
とで、従来と同じトーンを成形することが出来る。
[Means for Solving the Problems] The present invention employs the following technical configuration to achieve the above object. That is connected between the first switching means for selectively connecting a predetermined voltage V 1 and V 2, the output side and a predetermined terminal of the reference voltage V 0 which said first switch means, a plurality of resistors And a second switch means including a plurality of switches for outputting a divided voltage at each junction of the plurality of resistors;
And a control circuit for controlling the second switch means,
A tone generating circuit for generating a tone waveform by extracting a divided voltage at each junction of the resistor by the second switch means, wherein the control circuit sets the first switch means to one of the predetermined voltages; To switch the plurality of switches of the second switch means sequentially, and further connect the first switch means to the other of the predetermined voltages to sequentially switch the plurality of switches of the second switch means. Control as described above. Are symmetric vertically around the reference voltage V 0 is the signal portion and a reference voltage level lower than the voltage level V 2 signal portion having a having a reference voltage V 0 level higher than the voltage level V 1 was that is, in the present invention Paying attention to this, the resistor string for obtaining the divided voltage is provided only in one of the circuit for processing the signal in the portion higher than the reference voltage and the circuit for processing the signal in the portion lower than the reference voltage, and the number of output levels or less. , The same tone as in the related art can be formed.

〔作用〕[Action]

本発明においては、基準電圧より高いレベルの電圧V1
と低いレベルの電圧V2とを1つの第1のスイッチ手段に
よって選択し、従来と同様の抵抗ストリングと接続さ
せ、所望の分圧をうるようにしたため、従来V1とV0との
間、V2とV0との間で別々に必要とした抵抗ストリング
R1,R2が1つで済む。従って、抵抗ストリングRが1つ
になることで選択回路を従来の半分+1個にすることが
できる。そのため信号線も従来の半分+1本となる。こ
のことは波形トーンの数が多くなればなる程有効な手段
であることが理解される。
In the present invention, the voltage V 1 higher than the reference voltage is used.
When low levels of the voltage V 2 selected by one of the first switch means, is connected to a conventional manner of the resistor string, because you to sell desired partial pressures, between the conventional V 1 and V 0, separately needed the resistor string between V 2 and V 0
Only one R 1 and R 2 is needed. Therefore, the number of the selection circuits can be reduced to half the number of the conventional circuit + 1 by reducing the number of the resistor strings R to one. Therefore, the number of signal lines is also halved from the conventional one. It is understood that this is a more effective means as the number of waveform tones increases.

〔実施例〕〔Example〕

以下本発明に係るトーン発生回路を図面により説明す
る。
Hereinafter, a tone generation circuit according to the present invention will be described with reference to the drawings.

第1図は本発明の原理説明図であり、基準電圧V0例え
ば0Vが入力される端子T0と、基準電圧V0より高い電圧V1
例えば+5V、が入力される端子T1と基準電圧V0より低い
電圧V2例えば−5Vが入力される端子T2とが設けられ、端
子T1とT2は両端子を交互に選択的に接続する第1のスイ
ッチ回路S0を介して一方が基準電圧の端子T0に接続され
た抵抗ストリングRと接続されるように構成されてい
る。
FIG. 1 is an explanatory view of the principle of the present invention, a terminal T 0 of the reference voltage V 0 for example, 0V is input, the reference voltage V 0 from the high voltages V 1
For example + 5V, and the terminal T 2 which is lower voltage V 2 for example -5V from the terminal T 1 and the reference voltage V 0 to be input is input is provided, the terminal T 1 and T 2 are selectively both terminal alternately and it is configured so that one through the first switching circuit S 0 is connected to the resistor string R which is connected to the terminal T 0 of the reference voltage to be connected.

又、該抵抗ストリングRは複数個の抵抗r1〜rnが直列
に接続されたものであり、各抵抗r1とr2,r2とr3…rn-1
とrnの接続部には分圧電圧検出のためのスイッチS1,S2
……Sn-1からなる第2のスイッチ手段Sが設けられてい
る。
Further, the resistor string R are those in which a plurality of resistors r 1 ~r n connected in series, each resistor r 1 and r 2, r 2 and r 3 ... r n-1
And r n are connected to switches S 1 and S 2 for detecting the divided voltage.
... A second switch means S consisting of S n-1 is provided.

ここで抵抗ストリングRを構成する各抵抗r1〜rnは同
一抵抗値を有していることが好ましく、又該抵抗r1の数
はトーン波形として要求されるステップ数(基準電圧レ
ベルより上側又下側の数)に対応するように決定され
る。又第2のスイッチ手段Sのスイッチの数も該抵抗の
数に準じて決定されるものである。
Wherein each resistor r 1 ~r n constituting the resistor string R is preferably has the same resistance value, the number of Mata該resistor r 1 is above the number of steps (reference voltage level required as a tone waveform Also, it is determined so as to correspond to (the lower number). The number of switches of the second switch means S is also determined according to the number of the resistors.

又本発明においては第1のスイッチ手段S0と第2のス
イッチ手段Sとは適宜の制御手段Cにより一定のシーク
エンスでON-OFFされるようにプログラム制御されるもの
であり、その結果、所望の電圧レベルのステップ波形即
ちトーンが出力VOUTより出力される。
Also in the present invention are those which are program-controlled such that the first switching means S 0 and the second switching means S is ON-OFF at a fixed sequence by a suitable control unit C, so that the desired Is output from the output VOUT .

かくして得られたトーン波形は後の工程で適宜の手段
により波形整形して所望の波形としうる。
The tone waveform thus obtained can be shaped into a desired waveform by appropriate means in a later step.

第2図は本発明に係るトーン発生回路の1具体例を示
すものであって、基準電圧V0は0V、基準電圧より高い電
圧V1は+5Vで低い電圧V2は−5Vとし、又波形のステップ
数を4として抵抗ストリングRを構成する抵抗rは3
個、分電をとり出す第2のスイッチ手段を構成するスイ
ッチの数は2個(S1,S2)としたものである。尚抵抗ス
トリングRを構成する抵抗rはいずれも同一の抵抗値を
有するものとする。
Figure 2, there is shown one embodiment of a tone generating circuit according to the present invention, and the reference voltage V 0 to 0V, low voltage V 2 at + 5V reference high voltages V 1 than voltage from -5V, also the waveform Is 4 and the resistance r constituting the resistance string R is 3
The number of switches constituting the second switch means for taking out the power distribution is two (S 1 , S 2 ). The resistors r constituting the resistor string R all have the same resistance value.

又抵抗ストリングRのノードaは である。The node a of the resistor string R is It is.

ここで制御手段Cの制御により第1のスイッチ手段S0
を端子T1に接続し、第2のスイッチ手段Sのスイッチを
S2−S1−S2の順で所定の時間間隔でスイッチングさせそ
の後第1のスイッチ手段S0を端子T2に切換えて第2のス
イッチ手段Sを上記と同様S2−S1−S2の順でスイッチン
グさせることによって基準レベルより下側に上記と対称
的な波形が形成されることになり出力VOUTより第2図
(b)に示すようなトーン波形が出力される。この実施
例により従来信号線、スイッチが4個必要であったもの
を3個に減らすことが出来る。各スイッチ手段を制御す
る回路は特に限定されるものではないが、マイクロコン
ピュータ或るデコーダ回路等を利用することが出来る。
尚波形のステップ数が増加するとか、複雑な波形を得た
い場合には、第2のスイッチ手段のスイッチの数は増加
され、又制御回路の制御プログラムもより複雑となる。
Here, the first switch means S 0 is controlled by the control means C.
Is connected to the terminal T 1 and the switch of the second switch means S is
Switching is performed at predetermined time intervals in the order of S 2 -S 1 -S 2 , and then the first switching means S 0 is switched to the terminal T 2 to switch the second switching means S to S 2 -S 1 -S as described above. By switching in the order of 2, a symmetrical waveform is formed below the reference level, and a tone waveform as shown in FIG. 2 (b) is output from the output VOUT . According to this embodiment, the number of signal lines and switches conventionally required four can be reduced to three. A circuit for controlling each switch means is not particularly limited, but a microcomputer or a decoder circuit can be used.
If the number of waveform steps is increased or a complicated waveform is desired to be obtained, the number of switches of the second switch means is increased, and the control program of the control circuit becomes more complicated.

次に本発明に係るトーン発生回路のより具体的な回路
構成を第3図及び第4図に示す。
Next, FIGS. 3 and 4 show more specific circuit configurations of the tone generation circuit according to the present invention.

第3図は本発明における第1のスイッチ手段S0と第2
のスイッチ手段Sの構成の一具体例を示している。
FIG. 3 shows the first switch means S 0 and the second switch means
1 shows a specific example of the configuration of the switch means S.

第3図において、基準電圧V0より高い電圧V1が印加さ
れている端子T1には第1のスイッチ手段S0の電子スイッ
チS01が接続され又基準電圧V0より低い電圧V2が印加さ
れている端子T2には同じ電子スイッチS02が接続されて
おり両電子スイッチS01とS02は制御端子D0に印加される
後述するデコーダからの信号によって交互にON-OFFされ
る。
In FIG. 3, the terminal T 1 of high voltages V 1 than the reference voltage V 0 is applied first switching means S voltage V 2 is lower than the electronic switch S 01 is connected also the reference voltage V 0 which 0 The same electronic switch S 02 is connected to the applied terminal T 2 , and both electronic switches S 01 and S 02 are alternately turned on and off by a signal applied to the control terminal D 0 from a decoder described later. .

一方第1のスイッチ手段Sの出力Nは3個の直列配置
された抵抗r1r2r3からなる抵抗ストリングRの一端に接
続され該抵抗ストリングRの他端は基準電圧V0が印加さ
れる端子T0に接続されている。
On the other hand, the output N of the first switch means S is connected to one end of a resistor string R composed of three resistors r 1 r 2 r 3 arranged in series, and the other end of the resistor string R is applied with a reference voltage V 0. It is connected to the terminal T 0 that.

尚,抵抗ストリングRを構成する抵抗r1、r2,r3はい
ずれも同一の抵抗値を有するものとする。
Note that the resistors r 1 , r 2 , and r 3 constituting the resistor string R all have the same resistance value.

更に第2スイッチ手段Sの第1のスイッチS1は該抵抗
ストリングの抵抗r1とr2のノード部aに接続されてい
る。
Further, the first switch S 1 of the second switching means S is connected to a node unit a resistor r 1 and r 2 of the resistor string.

尚ノード部aの分圧は である。又同第2のスイッチS2は抵抗ストリングの抵抗
r2とr3のノード部bに接続されている。該ノード部bの
分圧は である。該スイッチS1とS2はデコーダの制御信号が印加
されている制御端子D1,D2に個々に接続されておりデコ
ーダの制御信号によって適宜のプログラムに従って順次
にON-OFFされる。尚第2のスイッチ手段Sの出力はAMP
を介して出力される。
The partial pressure of the node part a is It is. The second switch S 2 is a resistor of a resistor string.
It is connected to the node portion b of r 2 and r 3. The partial pressure of the node b is It is. The switch S 1 and S 2 are sequentially ON-OFF in accordance with appropriate programs by the control signal of the decoder are connected individually to the control terminal D 1, D 2 which control signal is applied in the decoder. The output of the second switch means S is AMP
Is output via.

第4図には本発明に使用されるデコーダ回路の一具体
例を示したものであり、3個のフリップフロップ(FF1,
FF2,FF3)と1個のインバータ−INVとによって構成され
ている。
FIG. 4 shows a specific example of the decoder circuit used in the present invention, in which three flip-flops (FF1,
FF2, FF3) and one inverter -INV.

尚第4図のデコーダを用いて第3図の回路を作動させ
た場合の出力VOUTの波形図は第4図(b)に示すように
なる。
The waveform diagram of the output VOUT when the circuit of FIG. 3 is operated using the decoder of FIG. 4 is as shown in FIG. 4 (b).

尚,実施例では,r1、r2…rnが同一であるときについ
て説明しているが、これらの抵抗は同一でなくてもよ
い。
In the embodiment has described the case r 1, r 2 ... r n are the same, these resistors may not be the same.

〔効果〕〔effect〕

以上説明した様に、本発明によれば、切換スイッチに
より同じ抵抗ストリングを複数回使用することにより従
来のものに比べて半分の抵抗ストリングとし選択回路を
従来の必要個数の半分+1個に減らすことで、信号線を
減少させる効果を奏し、かつ集積回路の集積度を上げる
ことが出来、これによって集積回路のコストダウンに寄
与するところが大きい。
As described above, according to the present invention, by using the same resistor string a plurality of times by the changeover switch, the number of selection circuits can be reduced to half the required number of conventional circuits + 1 by reducing the number of resistor strings to half that of the conventional one. Therefore, the effect of reducing the number of signal lines can be obtained, and the degree of integration of the integrated circuit can be increased, which greatly contributes to the cost reduction of the integrated circuit.

又抵抗ストリングに使用される抵抗の数も少くてすむ
ため抵抗間のばらつきによる悪影響もなくなるという効
果もある。
In addition, since the number of resistors used in the resistor string can be reduced, there is also an effect that there is no adverse effect due to variation between resistors.

本発明の上記効果は所望の波形のステップ数が多くな
れば多くなる程顕著となるものである。
The above effects of the present invention become more remarkable as the number of steps of the desired waveform increases.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の原理説明図である。 第2図は本発明の一具体例を示す回路図である。 第3図は本発明の具体例におけるスイッチ手段の構成の
例を示す図である。 第4図は本発明の具体例に使用されるデコーダの例を示
す図である。 第5図は従来のトーン発生回路の例を示す図である。 V0……基準電圧、V1……基準電圧より高い電圧、V2……
基準電圧より低い電圧、R……抵抗ストリング、r1,r2
…rn……抵抗ストリングを形成している抵抗、S0……第
1のスイッチ手段、S……第2のスイッチ手段、S1,S2
…Sn……第2のスイッチ手段を構成するスイッチ、C…
…スイッチ手段の制御回路、D0……第1のスイッチ手段
の制御入力端子、D1,D2……第2のスイッチ手段の制御
入力端子、FF1,FF2,FF3……フリップフロップ、INV……
インバータ。
FIG. 1 is a diagram illustrating the principle of the present invention. FIG. 2 is a circuit diagram showing a specific example of the present invention. FIG. 3 is a diagram showing an example of the configuration of the switch means in a specific example of the present invention. FIG. 4 is a diagram showing an example of a decoder used in an embodiment of the present invention. FIG. 5 is a diagram showing an example of a conventional tone generating circuit. V 0 …… Reference voltage, V 1 …… Higher voltage than reference voltage, V 2 ……
Low voltage, R ...... resistance string than the reference voltage, r 1, r 2
... r n ... resistors forming a resistor string, S 0 ... first switch means, S ... second switch means, S 1 , S 2
... S n ... Switches constituting second switch means, C.
... Control circuit of switch means, D 0 ... Control input terminal of first switch means, D 1 , D 2 ... Control input terminals of second switch means, FF1, FF2, FF3 ... Flip-flop, INV ... …
Inverter.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】所定の電圧V1とV2を選択的に接続する第1
のスイッチ手段と、 前記第1のスイッチ手段の出力側と所定の基準電圧V0
端子との間に接続され、複数の抵抗を直列に接続した抵
抗ストリングと、 前記複数の抵抗の各接合点の分圧電圧を出力する、複数
のスイッチからなる第2のスイッチ手段と、 前記第1及び第2のスイッチ手段を制御する制御回路と
を備え、 前記第2のスイッチ手段により、前記抵抗の各接合点の
分圧電圧を取り出してトーン波形を生成するトーン発生
回路であって、 前記制御回路は、前記第1のスイッチ手段を前記所定の
電圧の一方に接続して、前記第2のスイッチ手段の複数
のスイッチを順次切り換え、さらに、前記第1のスイッ
チ手段を前記所定の電圧の他方に接続して、前記第2の
スイッチ手段の複数のスイッチを順次切り換えるように
制御することを特徴とするトーン発生回路。
1. A first selectively connecting the predetermined voltage V 1 and V 2
And switching means, which is connected between the output side and a predetermined terminal of the reference voltage V 0 which first switching means, a resistor string connecting a plurality of resistors in series, each junction of a plurality of resistors And a control circuit for controlling the first and second switch means, wherein the second switch means outputs a divided voltage of each of the resistors. A tone generation circuit for extracting a divided voltage at a junction and generating a tone waveform, wherein the control circuit connects the first switch to one of the predetermined voltages, and the second switch A plurality of switches are sequentially switched, and further, the first switch is connected to the other of the predetermined voltages to control the plurality of switches of the second switch to be sequentially switched. Tone generator circuit to.
JP1223257A 1989-08-31 1989-08-31 Tone generation circuit Expired - Fee Related JP2746429B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1223257A JP2746429B2 (en) 1989-08-31 1989-08-31 Tone generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1223257A JP2746429B2 (en) 1989-08-31 1989-08-31 Tone generation circuit

Publications (2)

Publication Number Publication Date
JPH0388511A JPH0388511A (en) 1991-04-12
JP2746429B2 true JP2746429B2 (en) 1998-05-06

Family

ID=16795268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1223257A Expired - Fee Related JP2746429B2 (en) 1989-08-31 1989-08-31 Tone generation circuit

Country Status (1)

Country Link
JP (1) JP2746429B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105721B2 (en) * 1987-07-17 1995-11-13 横河電機株式会社 Feedback pulse width modulation circuit

Also Published As

Publication number Publication date
JPH0388511A (en) 1991-04-12

Similar Documents

Publication Publication Date Title
KR890011227A (en) Digital to Analog Converter
JPH0522136A (en) Analog / Digital converter
JP2746429B2 (en) Tone generation circuit
EP1189353A3 (en) D/A converter
JPH01147912A (en) Analog voltage generating circuit
JPH0338925A (en) Digital/analog converter
JPS62115857A (en) Semiconductor integrated circuit device
KR850001438B1 (en) Tone and time control of electronic musical instrument
JPS62265809A (en) Reference voltage generating circuit
EP0019348A1 (en) Tri-state encoding circuit for electronic musical instrument
US4182209A (en) Waveform generator
SU1686662A1 (en) Ac to dc voltage converter
JPH0731284Y2 (en) Input circuit of programmable controller
JPS6155291B2 (en)
JPS6441257A (en) Lsi
SU1451864A1 (en) D-a converter
JPH04323914A (en) D/a converter
JPH02288420A (en) D/a converter
JPS61196333U (en)
JPS5935226A (en) Keyboard input circuit
JPH10135836A (en) D/a converter
JPS62173501A (en) Interface circuit for sequencer
JPS62178379U (en)
JPH06259077A (en) Tempo variable device
JPS6093359A (en) Level discriminating circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees