Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2752089B2 - データ処理システム - Google Patents
[go: Go Back, main page]

JP2752089B2 - データ処理システム - Google Patents

データ処理システム

Info

Publication number
JP2752089B2
JP2752089B2 JP63185680A JP18568088A JP2752089B2 JP 2752089 B2 JP2752089 B2 JP 2752089B2 JP 63185680 A JP63185680 A JP 63185680A JP 18568088 A JP18568088 A JP 18568088A JP 2752089 B2 JP2752089 B2 JP 2752089B2
Authority
JP
Japan
Prior art keywords
packet
return
packets
executable
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63185680A
Other languages
English (en)
Other versions
JPH01173945A (ja
Inventor
ワトソン ポール
ヴィヴィアン ウッズ ジョン
ワトソン イアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ESU TEII SHII INTERN KONPYUUTAAZU Ltd
Original Assignee
ESU TEII SHII INTERN KONPYUUTAAZU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ESU TEII SHII INTERN KONPYUUTAAZU Ltd filed Critical ESU TEII SHII INTERN KONPYUUTAAZU Ltd
Publication of JPH01173945A publication Critical patent/JPH01173945A/ja
Application granted granted Critical
Publication of JP2752089B2 publication Critical patent/JP2752089B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 〔発明の背景〕 この発明はデータ処理方式に関する。
特に、この発明はデータ処理方式の負荷が複数のパケ
ットに分類され、この各パケットが機能とこの機能を適
用すべき1つ以上のアーギュメント(特定のデータ項
目)を特定する種類のデータ処理方式に関する。この種
の1つの方式は、例えば、1981年「プロシーディングス
オブ ザ エーシーエム コンファレンス オン フ
ァンクショナル プログラミング ランゲージス アン
ド コンピュータ アーキテクチャ(Proceedings of
the ACM Conference on Functional Programing
Languages and Computer Architecture)」におい
てジェー.ダーリントン(J.Darlington)及びエム.リ
ーブ(M.Reeve)による「アリス−エイ マルチプロセ
ッサ リダグション マシン フォー ザ パラレル
エバリエーション オブ アプリカティブ ランゲージ
ス(ALICE−A Multi−processor reduction Machin
e for the Parallel evaluationof applicative
languages)」に記載されている。
この種の公知の方式では、パケットは一般的に同一の
処理アルゴリズムにより処理される。例えば、この処理
アルゴリズムはパケットのアーギュメントを検出して機
能を遂行するに必要な全てのアーギュメントが評価され
たか否かを決定することができる。もしも評価されてい
れば、特定の機能が実行される。もしも評価されていな
ければ、1つ以上の別のパケットが活性化されて(即
ち、活動状態にされて)要求されたアーギュメントを評
価するようにする。
しかしながら、この欠点は、余分な処理が行われるこ
とがあり、従って、効率的でなくなることがあるという
ことである。この発明の1つの目的はこの不能率を回避
又は少なくとも減少させる方法を提供することである。
〔発明の要約〕
この発明によれば、複数のパケットを記憶するパケッ
トメモリと、これらのパケットを処理する少なくとも1
つのプロセッサとを備えたデータ処理方式において、各
パケットは実行可能なパケットの種類と処理可能なパケ
ットの種類とを備えた複数のパケットの種類の1つを示
す種類フィールドを備えており、各実行可能又は処理可
能なパケットは機能と、この機能を適用すべき1つ以上
のアーギュメントを備えており、そして、活動的な(ac
tive)実行可能パケットはこのアーギュメントに機能を
加えることにより処理され、活動的な処理可能なパケッ
トは、このパケットを中断された実行可能パケットに変
換し、そして、このパケット用のアーギュメントを評価
する1つ以上の他のパケットを活性化することにより処
理されるデータ処理方式が提供される。
各々が異なるアルゴリズムによって処理される互いに
異なるパケットの種類を提供することによって、各パケ
ットにより遂行される動作を最適化して余分な動作を減
少させるようにすることができるということを示すこと
ができる。
本発明による1つのデータ処理方式を次に添付図面に
関して例示的に説明する。
〔発明の実施例の説明〕
第1図で、データ処理方式は複数の処理ノード10を有
している。
各ノードはプロセッサ11と局部記憶装置12を備えてい
る。
このデータ処理方式の負荷は詳しく以下に説明するパ
ケットと呼ばれる単位に分割されている。このパケット
は局部記憶装置12の内のいずれにも存在し得る。概念的
には、すべての局部記憶装置はこのデータ処理方式用の
単一のパケットメモリを形成し、そして、各パケットは
このパケットメモリ内のその場所を示す32ビットのアド
レスを有している。このアドレスのビット31〜24は個々
の局部記憶装置のどれにこのパケットが存在するかを示
し、一方、ビット23〜0はその記憶装置内におけるその
パケットのアドレスを示す。
各プロセッサ11はそれ自体の局部記憶装置12内に保持
された活動(active)パケットにアクセスして以下に述
べるごとく、パケットの種類に従ってそれらを処理す
る。処理ノードは同時に平行動作してデータ処理方式内
の処理ノードの数に比例する全体的な高処理速度をもた
らす。この処理ノードはプロセッサ間回路網13により相
互に接続され、これにより、任意のプロセッサが別の任
意のプロセッサにメッセージを送ることができる。プロ
セッサ間回路網13は、例えば、公知のデルタ回路網であ
ってもよい。
必要な場合、処理ノードはそれ自体の局部記憶装置か
らパケットを読み、プロセッサ間回路網13を介してそれ
を別のノードに送ることができるので、このパケットは
その他のノードの局部記憶装置内に存在することにな
る。例えば、処理ノードは過負荷になりつつあるという
ことを自体が検出したとき、パケットを他のノードに送
ってノード間の負荷を均一にするようにすることができ
る。パケットは又1つのノードから他のノードへ送って
遠隔のノードにある別のパケットを活性化し、又は、こ
の結果をこの遠隔のノードのパケットに戻すようにする
こともできる。
次に第2図は、前記の処理ノードの1つを更に詳細に
示す。
この処理ノード内の局部記憶装置12は主記憶装置20、
キャッシュ記憶装置21及び記憶装置アクセスマネジャ22
を備えている。主記憶装置20はこのノード内に存在する
全てのパケットを記憶するランダムアクセスメモリであ
る。キャッシュ記憶装置21はより小さく、より迅速に連
合的にアドレスされるメモリであり、このメモリは現在
使用されている主記憶装置20からのデータのコピーを記
憶する。記憶装置アクセスマネジャ22はキャッシュ記憶
装置21と主記憶装置20へのアクセスを制御し、そして、
主記憶装置20からキャッシュ記憶装置21へのデータのコ
ピー動作を制御する。
ノードも又活動的なパケット待ち行列(APQ)23を有
している。これはファーストインファーストアウト記憶
装置であって、局部記憶装置12内の全ての活動的なパケ
ット、即ち、このノードにおいて処理されるのを待つパ
ケットのアドレスを記憶するために使用される。APQか
らのオーバーフローは保持スタック(HS)24に記憶さ
れ、この保持スタック24はラーストインラーストアウト
メモリとして構成されている。APQとHSは以下に述べる
ように活動パケットスケジューラ(APS)25により制御
される。
APS25はパケットアドレスをパケット処理ユニット(P
PU)26に送り、このPPUは局部記憶装置からのパケット
にアクセスしてこれを処理する。この処理は一般的には
パケットの書き換え及びその種類及び状態を変更するこ
とを意味する。この処理も又他のパケットの状態の書き
換え及び変更、新しいパケットの形成、又は、現存のパ
ケットの削除を意味するものであってもよい。
処理ノードも自由パケット記憶装置(FPA)27を有
し、このFPAは局部記憶装置12内の自由パケットの場所
のアドレスを記憶する。PPUがパケットを検出するとき
は何時もPPUはパケットのアドレスをFPAに戻す。逆に、
新しいパケットが作られるとき、自由パケットアドレス
はFPAから除かれて新しいパケットがこの場所に置かれ
る。
APSとPPUは回路網インタフェース(NIF)28を介して
プロセッサ間回路網と接続されている。
動作において、各ノードのAPSはこのノードの現在の
負荷、即ち、実行を待つ活動パケットの数を示す局部活
動レベル信号(LAL)を発生する。この信号はNIFを介し
てプロセッサ間回路網13に加えられる。プロセッサ間回
路網13は全てのノードからこれらの信号を受けて、全体
活動レベル信号(GAL)を発生する。この信号は全ての
ノードに戻される。
次に第3図は、活動パケットスケジューラAPSの演算
アルゴリズムを示す。このアルゴリズムはハードウェ
ア、マイクロコード、ソフトウェア、又はこれらの混成
体のいずれかで実施することができる。この実施の正確
な特性は本発明の一部を形成するものではないので詳細
には述べない。
APSが、パケットアドレスを同一のノード内の、関連
するPPUから又はNIFを介する他のノードのいずれかから
パケットアドレスを受信するときはいつも、APSは活動
的なパケット待ち行列APQが一杯であるか否かをまずチ
ェックする。もし一杯でなければ、パケットアドレスは
APQに置かれる。一方、APQが一杯の場合、APSはこのノ
ードの局部活動レベルLALが全体駆動レベルGALよりも大
きいか否かをチェックする。もしも大きい場合、パケッ
トは局部メモリから読み出されてより低い活動レベルを
持つ他のノードの1つへプロセッサ間回路網13を介して
送られる。
局部活動レベルLALが全体レベルGALよりも低い場合、
パケットは送られず、そのアドレスが保持スタックHS内
に置かれる。
APSが同一ノード内の、関連するPPUからパケットの要
求を受けるときはいつも、APSはまずAPQ空であるか否か
をチェックする。もしもそれが空でなければ、APSはAPQ
からパケットアドレスを除去して、それをPPUに戻す。
次にAPSはHSで空であるか否かをチェックする。もしも
それが空でなければ、APSはHS内に記憶された最後のア
ドレスを取り除いて、それをAPQに送る。
次にパケットフォーマットを説明する。各パケット
は、ヘッダ、これに続く1つ以上のパケット項目からな
る。
ヘッダは次のフィールドを有している。即ち、種類、
状態、大きさ、susp、strict及びref−count。
種類フィールドはパケットの種類を示す。
存在し得るパケットの種類には次のものがある、 XAPP実行可能適応 PAPP処理可能適応 UCON未評価コンストラクタ ECON評価コンストラクタ CODE符号 RETN返還 状態フィールドは次のごとくパケットの状態を示す、 ACT活動 DOR休止 SUS中断 REL中継 大きさフィールドはパケット内の項目の数を示す。
SUSPフィールドはSUS又はREL状態のパケットが活動で
きるようになる前にこれらの状態のパケットが評価され
るのを待っている項目の数を示す。
strictフィールドはパケット内の厳密なアーギュメン
トの数を示す。機能の厳密なアーギュメントは機能が実
施できるまえに評価された形で存在しなければならない
ものである。
ref−countフィールドはそのパケットを参照する他の
パケットの数を示す。それは廃物収集のために用いられ
る。即ち、零に等しいref−countを有するどのパケット
も削除することができ、そのアドレスはFPAに返還され
る。
パケットの項目用の通常のフォーマットはフィールド
の種類、小種類、限定子及び値よりなる。
種類1、小種類0のパケット項目は内蔵の機能符号で
あって、次のごとく値フィールドによって特定される一
組の組込み関数の1つを表わす。
関数 0 加算 1 減算 2 掛算 3 割算 4 出力 5 休止 種類1、小種類1〜5の項目の場合、値フィールドは
次のごとく小種類に従う文字通りの値を示す。
小種類 1 整数 2 無署名 3 ブーリアン(論理演算) 4 文字 5 実数 種類2の項目の場合、値フィールドは返還アドレスRT
Nを表わし、このアドレスは、そのパケットからグラフ
構造内の親パケットにポインタとして、以下説明される
ように、使用される。
種類3の項目の場合、値フィールドはグラフ構造内の
子孫パケットを示すポインタPTRを表わす。このパケッ
トの小種類のフィールドは子孫パケットが評価されたか
否かを示す。
符号パケットの場合、このパケットの項目は上記の通
常の項目フォーマットを持たない。その代り、これらの
項目はユーザ定義の関数を実行するための一連のマイク
ロ符号を表わす。
第4図はいくつかの存在し得るパケットのレイアウ
ト、及び、ポインタ及び返還アドレスによってグラフ構
造内でパケットを組織化できる方法を示す。
実行可能適応パケットXAPPはヘッダ、これに続く実行
される関数を示す項目、また、これに続く、その関数の
引数を表わす1個以上の項目(厳密な引数、次にあると
すればまずこれに続く非厳密引数を持つ)及び最後に返
還アドレスを示す項目よりなる。関数を表わす項目は組
込み関数か又はユーザ定義の関数を表わす符号パケット
のポインタのいずれでもよい。
例えば、第4図で、アドレス30のパケットは4つの項
目を持つXAPPパケットである。最初の項目は組込み関数
ADDである。次の2つの項目は文字通りの整数値3と4
である。最後の項目はこのパケットを評価する結果がア
ドレス10のパケットに返還されるべきであるということ
を示す返還アドレス10である。尚、XAPPパケットに関す
る両方の引数は評価された形にあるので、このパケット
は活性化されるや否や評価することができる。
処理可能な適応パケットPAPPはXAPPパケットと類似の
レイアウトをしており、その違いはこれから述べるよう
に、パケットの処理の方法にある。PAPPパケットはこの
パケットの引数の1個以上がまだ評価されていない場合
に使用される。
例えば、第4図で、アドレス10のパケットは4つの項
目を持つPAPPパケットである。この第1の項目はアドレ
ス20に符号パケットを示すポインタであって、ユーザ定
義の関数を実行するマイクロコードを有している。例え
ば、このマイクロコードは2つのアーギュメントの平方
の和を形成する関数SUMSQであってもよい。PAPPパケッ
トの第2と第3の項目はこの関数の引数を表わす。これ
らの内の最初のものはアドレス30におけるXAPPパケット
のポインタである。この段階では、この引数は未評価で
あって、XPAAが処理されたときに評価値(7)で書き換
えられる。第2の関数項目はアドレス40におけるECONの
ポインタであって、この場合には整数データ値9を表わ
す。PAPPパケットの最終項目は親パケットを逆に示す返
還アドレスであり、第4図に示したグラフがなんらかの
より大きなグラフの一部のみを示すということが仮定さ
れる。
評価されたコンストラクタパケットECONはヘッダ及び
これに続く1つ以上の項目よりなり、この各々の項目は
文字通りの値又は別のECONパケットのポインタ及び最終
的には返還アドレスを表わす項目でもよい。
ECONパケットはリスト又はアレイのようなデータ構造
を表わすために使用することができる。第4図に示した
例では、アドレス40のECONパケットは最も簡単な存在し
得るデータ構造、即ち、単一のデータ項目(整数値9)
を表わす。より複雑なデータ構造はECONパケット内のポ
インタにより形成することができる。
未評価コンストラクタパケットUCONはECONパケットに
似ているが、直接的又は間接的に他のUCONパケットを介
して、未評価の別のパケット(例えばXAPPパケット)を
示すポインタを含む点が異なる。
INDI及びRETNパケットの目的は後で述べる。
次に第5図はパケット処理ユニット(PPU)26用の演
算アルゴリズムを示す。これらの演算アルゴリズムはハ
ードウェア、マイクロコード、ソフトウェア又はこれら
の混成体のいずれかで実施されるものでもよい。この実
施の正確な特質は本発明の一部をも形成するものではな
いので詳しくは記載しない。
PPUが空いているときはいつも、このPPUは活動パケッ
トスケジューラAPSに対してそれをAPQから別のパケット
アドレスへ送るように要求する。APQが空の場合は、PPU
は空いたままとなる。
PPUがAPSからパケットアドレスを受信したとき、PPU
はこのアドレスを使用して局部記憶装置からそのパケッ
トにアクセスする。PPUはそのパケットのヘッダのパケ
ット種類のフィールドを調べ、そして、このパケットの
種類に従っていくつかのアルゴリズムの内の1つにブラ
ンチする。
第6図、第7図及び第8図はこれらのアルゴリズムを
詳細に示す。
〔XAPP〕
実行可能な適応パケットXAPPの場合、このパケットの
第1の項目は組込み関数か又はユーザ定義の関数を表わ
す符号パケットのポインタのいずれかである。前者の場
合、組込み関数が実行される。後者の場合は、符号パケ
ットがアクセスされ、そして、マイクロコードが実施さ
れてユーザ定義の関数を実行する。
RETNパケットは次に作られてその状態をACT(活動)
に設定するものでもよい。このパケットは2つの項目、
即ち、XAPPパケットを評価する結果を示す第1の項目及
びXAPPパケットの返還アドレスに等しい返還アドレスを
表わす第2の項目を含んでいる。
このRETNパケットが処理されるとき、このパケットは
評価の結果をXAPPパケットの親に返還する。この親パケ
ットが別の処理ノードに存在する場合、RETNパケットは
そのノードに送られる。
XAPPパケットのref−countフィールドは次にアクセス
される。このref−countが非零の場合、XAPPパケットは
ECONパケットにより置き換えられて、その評価結果を保
持する。そうでなく、ref−countが零の場合は、XAPPパ
ケットは削除されて、そのアドレスは自由パケットアド
レス記憶部(FPA)27に加えられる。
〔PAPP〕
処理可能な適応パケットPAPPの場合、厳密な引数を表
わす各未評価の各ポインタ項目により示されたパケット
が活性化される。PAPPパケットのsuspフィールドはこの
ようにして活性化されるパケットの数に等しく設定され
る。次にPAPPパケットはXAPPパケットに変換される。su
spフィールドは次に調べられ、そして、これが零に等し
い場合、このパケットの状態はACTに設定される。そう
でなければ、その状態はSUSに設定される。
活性化される必要のあるパケットが別のノードに存在
する場合、活性化は直ちには行われない。その代りに、
メッセージが遠隔ノードに送られてそのパケットを活性
化することを要求する。
〔UCON〕
未評価コンストラクタパケットUCONの場合、厳密な引
数を表わす未評価の各ポインタ項目により示されるパケ
ットが活性化される。UCONパケットのsuspフィールドは
このようにして活性化されたパケットの数に等しく設定
される。UCONパケットは次にECONパケットに変換され
る。
suspフィールドを次に調べる。suspフィールドが零に
等しい場合、パケットはDOR状態に置かれ、そして、RET
Nパケットが上記の通り作られる。一方、suspフィール
ドが零に等しくない場合(即ち、それが零より大きい場
合)、パケットのヘッダの大きさフィールドを次に調べ
る。
パケットが単一のデータ項目を表わすということを示
す1に大きさフィールドが等しい場合、このパケットは
SUS状態に置かれる。この大きさフィールドが1に等し
くなく(即ち、1より大きく)、このパケットがマルチ
項目データ構造を表わすということを示す場合、このパ
ケットはREL状態に置かれる。
〔ECON〕
評価されたコンストラクタパケットECONの場合、この
パケットの状態はDORに設定され、そして、RETNパケッ
トが上記の通り作られる。
〔RETN〕
返還パケットRETNの場合、第1の処置はこのパケット
に保持された返還値を親パケットに、即ち、RETNパケッ
トの返還アドレスによって示されたパケットに書き込む
ことである。親パケットのsuspフィールドは1だけデク
リメントされる。このsuspフィールドが現在零で、親パ
ケットがREL状態にある場合、親パケットはDOR状態に置
かれ、そして、同時に、別のRETNパケットが作られて親
パケットのアドレスをそのパケットの親に返還する。su
spフィールドが零で親パケットがSUS状態にある場合、
親パケットはACT状態に置かれる。最後に、元のRETNパ
ケットは削除されてそのアドレスは自由パケットアドレ
ス記憶部に変換される。
〔動作例〕
パケット処理ユニットの動作例を次に与える。まず最
初にノードが第4図に示したパケットを含むと仮定す
る。別の標記法を用いれば、これらのパケットは次のご
とく表わすことができる、 10:ACT、PAPP;PTR=20;PTR=30;PTR=40;RTN 20:CODE;平方和 30:DOR、XAPP;ADD;INT=3;INT=4;RTN=10 40:DOR、ECON;INT=9;RET=10 最初に、アドレス10のPAPPパケットのみが活動的でお
り(ACT)、他のパケットは休止(DOR)しているが、ど
のパケット状態をももたない符号パケットは除く。
PAPPパケットが処理されるとき、このパケットは中断
XAPPに変換される。2つの未評価ポインタ項目PTR=3
0、PTR=40により示されたパケットが次に活性化され
る。即ち、アドレス30と40のパケットは両方ともACT状
態に置かれる。第1のパケットのsuspフィールドは2に
設定されて2つのパケットが活性化され、従って、2つ
の返還項目が期待されるということを示す。
パケットは現在次のごとくである: 10:SUS、XAPP、susp=2;PTR=20−−−−−−− 20:CODE−−−−−− 30:ACT、XAPP;ADD;INT=3;INT=4;RTN=10 40:ACT、ECON;INT=9;RTN=10 アドレス30のXAPPパケットが処理されるとき、組込み
ADD関数は整数引数3と4に与えられて結果7を生じ
る。RETNパケットは次に、(例えば、アドレス35で)形
成されてこの結果を保持し、そして、XAPPパケットのア
ドレスに等しい返還アドレスを持つ。XAPPパケットは次
に削除される。
同様に、アドレス40のECONパケットが処理されると
き、RETNパケットが(例えば、アドレス45で)作られ
て、ECONパケットからの整数値6を保持する。ECONパケ
ットはDOR状態へ戻される。
そしてパケットは次の通りになる: 10:SUS、XAPP、susp=2;PTR=20−−−−− 20:CODE−−−−− 35:ACT、RETN;INT=7;RTN=10 40:DOR、ECON−−−−− 45:ACT、RETN;INT=9;RT=10 2つの活動RETNパケットは次に処理することができ
る。ポインタ項目をRETNパケットに記憶された整数返還
値で置き換えることによりこれらのパケットの各々によ
りアドレス10のXAPPパケットは書き換えられる。毎回、
XAPPパケットのsuspフィールドは1つだけデクリメント
される。suspフィールドが零になるとXAPPパケットは活
性化される。RETNパケットの両方が処理されるとこれら
のパケットはは削除される。
これらのパケットは次の通りになる。
10:ACT、XAPP;PTR=20;INT=7;INT=9;RTN 20:CODE;平方面 40:DOR、ECON;INT=9;RTN=10 XAPPパケットは次に符号パケットのユーザ定義の関数
をその2つのアーギュメント7と9に与えて結果72+92
=130を生じる処理をされる。この結果は別のRETNパケ
ットに置かれてXAPPパケットの返還アドレスが示すパケ
ット(図示せず)へ返還するようにする。
結論としては、別々のアルゴリズムによって処理され
る2つの異なるパケット種類XAPPとPAPPを持つことによ
って実行効率を改善することができるということがわか
る。
与えられたパケットをXAPP又はPAPPにするか否かに関
する決定は、パケットが最初に作られてパケットメモリ
に記憶された時のコンパイル時になされる。
【図面の簡単な説明】
第1図はいくつかの処理ノードを含むデータ処理方式の
全体図である。 第2図は実行可能なパケットスケジューラ及びパケット
処理ユニットを含むノードの内の1つをしめすブロック
線図である。 第3図は実行可能なパケットスケジューラの動作を示す
フローチャートである。 第4図はパケットのフォーマットを示す。 第5図はパケット処理ユニットの動作を示すフローチャ
ートである。 第6図、第7図及び第8図はさらに詳しく第5図のフロ
ーチャートの一部を示すフローチャートである。 〔主要部分の符号の説明〕 処理ノード……10 プロセッサ……11 局部記憶装置……12 プロセッサ間回路網……13 主記憶装置……20 キャッシュ記憶装置……21 パケット記憶部アクセスマネジャ……22 活動パケット待ち行列……23 保持スタッフ……24 活動パケットスケジューラ……25 パケット処理ユニット……26 自由パケットアドレス……27 回路網インターフェース……28
フロントページの続き (72)発明者 イアン ワトソン イギリス国.ストックポート エスケー 4 4ピーエフ,ブラウンスヴィレ ロ ード,51 (56)参考文献 Lecture Notes Com puter Science 1987 P 181−202 P.G.Harrison & M. J.Reeve 「Parallel Graph Reduction Ma chine,Alice」

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】複数のパケットを記憶するパケットメモリ
    (20)と、これらのパケットを処理する少なくとも1つ
    のプロセッサ(26)とを備えたデータ処理方式におい
    て、各パケットは実行可能パケット(XAPP)と処理可能
    パケット(PAPP)を含む複数のパケット種類の1つを示
    す種類フィールドを備えており、実行可能パケット又は
    処理可能パケットの各々は関数と、この関数を適用すべ
    き1つ以上の引数(特定のデータ項目)を備えており、
    そして活動状態にある実行可能パケットはこの引数に関
    数を適用することにより処理されるのに対し、活動状態
    にある処理可能パケットは、このパケットを動作中断状
    態の実行可能パケットに変換し、そしてこの処理可能パ
    ケットのための引数を評価(演算)する1つ以上の他の
    パケットを活動状態にすることにより処理されることを
    特徴とするデータ処理システム。
  2. 【請求項2】パケットの種類として更に符号パケットが
    含まれ、そして実行可能パケット又は処理可能パケット
    に含まれる関数は組み込み関数又はユーザが定義した関
    数を提示する符号パケットへのポインタであることを特
    徴とする請求項1記載のデータ処理システム。
  3. 【請求項3】前記パケットの種類は更に返還パケット
    (RETN)を含み、返還パケットは実行可能パケット(XA
    PP)が処理されるときに関数を引数に適用した結果を保
    持するために作られることを特徴とする請求項1又は2
    記載のデータ処理システム。
  4. 【請求項4】前記返還パケット(RETN)はまた前記返還
    パケットに記憶された結果が返還されるべき別のパケッ
    トのアドレスを示す返還アドレスを含み、そして、返還
    パケットは返還アドレスにより示されるパケットに前記
    結果を書き込むことにより処理されることを特徴とする
    請求項3記載のデータ処理システム。
  5. 【請求項5】各々がパケットを保持するためのそれ自体
    の局部記憶装置(12)を備えた複数の処理ノード(10)
    を備えていることを特徴とする前記請求項のいずれか1
    つに記載のデータ処理システム。
  6. 【請求項6】前記返還パケット(RETN)はまた前記返還
    パケットに記憶された結果が返還されるべき別のパケッ
    トのアドレスを示す返還アドレスを含み、そして返還パ
    ケットは返還アドレスにより示されるパケットに前記結
    果を書き込むことにより処理され、各々がパケットを保
    持するためのそれ自体の局部記憶装置(12)を備えた複
    数の処理ノード(10)を備えており、前記結果が返還さ
    れるべきであるパケットが別の処理ノードに存在すると
    いうことを返還パケットの返還アドレスが示す場合、前
    記返還パケットは処理のためにそのノードに送られるこ
    とを特徴とする請求項3記載のデータ処理システム。
  7. 【請求項7】データ処理システムにおいて、データを処
    理する方法であって、 a) 複数のパケットを形成するステップ、ここでれら
    のパケットの少なくともいくつかは関数とこの関数を適
    用すべき少なくとも1つの引数を含んでいる、 b) 実行可能パケットとして、未評価引数(演算され
    る前の引数)を持たない各パケットを指定するステッ
    プ、 c) 処理可能パケットとして、少なくとも1つの未評
    価引数を持つ各パケットを指定するステップ、 d) 前記処理可能なパケットの少なくとも1つを活動
    状態にするステップ、 e) 活動状態にある各処理可能パケットを実行可能パ
    ケットと入れ換え、その処理可能パケットを動作中断状
    態にし、そしてこれら実行可能な他のパケットの少なく
    とも1つを活動状態にしてその処理可能パケットのため
    の引数を評価(演算)し、その活動状態にある各処理可
    能パケットを処理するステップ、 f) その全ての引数が評価されたときに、実行可能パ
    ケットを活動状態にするステップ、及び g) 活動状態にある実行可能パケット各々の関数をそ
    の引数に適用することによって、この活動状態にある実
    行可能パケットを処理するステップ、を含むことを特徴
    とするデータを処理する方法。
JP63185680A 1987-07-30 1988-07-27 データ処理システム Expired - Fee Related JP2752089B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8718056 1987-07-30
GB878718056A GB8718056D0 (en) 1987-07-30 1987-07-30 Data processing system

Publications (2)

Publication Number Publication Date
JPH01173945A JPH01173945A (ja) 1989-07-10
JP2752089B2 true JP2752089B2 (ja) 1998-05-18

Family

ID=10621538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63185680A Expired - Fee Related JP2752089B2 (ja) 1987-07-30 1988-07-27 データ処理システム

Country Status (9)

Country Link
US (1) US5021942A (ja)
EP (1) EP0301695B1 (ja)
JP (1) JP2752089B2 (ja)
AU (1) AU598948B2 (ja)
CA (1) CA1303746C (ja)
DE (1) DE3850822T2 (ja)
GB (1) GB8718056D0 (ja)
IE (1) IE63007B1 (ja)
ZA (1) ZA884512B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8821410D0 (en) * 1988-09-13 1988-10-12 Int Computers Ltd Data processing system
GB8914353D0 (en) * 1989-06-22 1989-08-09 Int Computers Ltd Multiprocessor data processing system
SE9002558D0 (sv) * 1990-08-02 1990-08-02 Carlstedt Elektronik Ab Processor
US5777989A (en) * 1995-12-19 1998-07-07 International Business Machines Corporation TCP/IP host name resolution for machines on several domains
US20020087359A1 (en) * 2000-11-24 2002-07-04 Siegfried Bocionek Medical system architecture with computer workstations having a device for work list management
US7462103B2 (en) * 2001-03-22 2008-12-09 Igt Gaming system for individual control of access to many devices with few wires
US7076576B2 (en) * 2001-06-19 2006-07-11 Fujitsu Limited Data transfer in multi-node computer system
DE10134981B4 (de) 2001-07-16 2024-05-29 Frank Aatz Massiv-parallel-gekoppeltes-Multi-Prozessor-System

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4156798A (en) * 1977-08-29 1979-05-29 Doelz Melvin L Small packet communication network
US4502118A (en) * 1981-07-07 1985-02-26 Burroughs Corporation Concurrent network of reduction processors for executing programs stored as treelike graphs employing variable-free applicative language codes
GB2107497B (en) * 1981-10-15 1986-01-15 Nat Res Dev Digital computers
US4777595A (en) * 1982-05-07 1988-10-11 Digital Equipment Corporation Apparatus for transferring blocks of information from one node to a second node in a computer network
US4614841A (en) * 1982-06-29 1986-09-30 At&T Bell Laboratories Geographically distributed multiprocessor time-shared communication processing system

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Lecture Notes Computer Science 1987 P181−202
P.G.Harrison & M.J.Reeve 「Parallel Graph Reduction Machine,Alice」

Also Published As

Publication number Publication date
AU598948B2 (en) 1990-07-05
US5021942A (en) 1991-06-04
JPH01173945A (ja) 1989-07-10
GB8718056D0 (en) 1987-09-03
EP0301695A2 (en) 1989-02-01
DE3850822D1 (de) 1994-09-01
EP0301695B1 (en) 1994-07-27
CA1303746C (en) 1992-06-16
AU2018288A (en) 1989-02-02
IE881876L (en) 1989-01-30
ZA884512B (en) 1989-03-29
EP0301695A3 (en) 1991-09-18
DE3850822T2 (de) 1994-11-17
IE63007B1 (en) 1995-03-22

Similar Documents

Publication Publication Date Title
US6480862B1 (en) Relation-based ordering of objects in an object heap
US6029205A (en) System architecture for improved message passing and process synchronization between concurrently executing processes
JP3627055B2 (ja) キャッシュ対象オブジェクト選択方法、キャッシュ破棄方法及びコンピュータ
JPH10154102A (ja) 多重階層のキャッシュ・メモリを有する情報処理システムにおけるデータ・コヒーレンシを強化する装置および方法
US7315871B2 (en) Method, system and program product for interning invariant data objects in dynamic space constrained systems
JP2752089B2 (ja) データ処理システム
Karamcheti et al. Runtime mechanisms for efficient dynamic multithreading
US5150463A (en) Multi processor data processing system with remote packet copying mechanism
US5031090A (en) Multi-processor data processing system and method for processing function packets
Zhang et al. Spin-lock synchronization on the butterfly and KSR1
Maskit et al. A message‐driven programming system for fine‐grain multicomputers
Taura et al. An effective garbage collection strategy for parallel programming languages on large scale distributed-memory machines
Tarnvik Dynamo‐a portable tool for dynamic load balancing on distributed memory multicomputers
Ogata et al. The design and implementation of HoME
EP4682716A1 (en) Task stealing in distributed computing systems
GB2227583A (en) Data processing system
Ronngren et al. An incremental benchmark suite for performance tuning of parallel discrete event simulation
Adve et al. Replacing locks by higher-level primitives
Krishnaswamy et al. The Linda Machine
Beckman Parallel LU decomposition for sparse matrices using quadtrees on a shared-heap multiprocessor
Bain A global object name space for the Intel hypercube
Mapp An object-oriented approach to virtual memory management
Goodman et al. Scalability and its application to multicube
Tzou Software mechanisms for multiprocessor TLB consistency
Watlington MagicEight: System Description

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees