JP2755263B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2755263B2 JP2755263B2 JP6837389A JP6837389A JP2755263B2 JP 2755263 B2 JP2755263 B2 JP 2755263B2 JP 6837389 A JP6837389 A JP 6837389A JP 6837389 A JP6837389 A JP 6837389A JP 2755263 B2 JP2755263 B2 JP 2755263B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- etching
- metal wiring
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 [概要] 半導体装置が形成された基板上にアルミ等の金属配線
層を形成する製造方法に関し、 金属配線の下地として形成される絶縁膜を絶縁性を確
保しながら充分平坦化して安定した膜厚の金属配線を形
成することを目的とし、 基板上に下層絶縁膜を形成し、その下層絶縁膜の一部
を開口してエッチングストッパとなるべき領域を形成
し、次いで下層絶縁膜及びエッチングストッパとなるべ
き領域上に上層絶縁膜を形成して平坦な絶縁膜を形成
し、次いでその絶縁膜を前記エッチングストッパとなる
べき領域が露出するまで全面エッチングし、そのエッチ
ングされた絶縁膜上に金属配線を形成するように構成す
る。DETAILED DESCRIPTION OF THE INVENTION [Summary] The present invention relates to a method for forming a metal wiring layer of aluminum or the like on a substrate on which a semiconductor device is formed. For the purpose of flattening and forming a metal film having a stable film thickness, a lower insulating film is formed on a substrate, a part of the lower insulating film is opened to form a region to serve as an etching stopper, An upper insulating film is formed on the lower insulating film and the region to be an etching stopper to form a flat insulating film, and then the insulating film is entirely etched until the region to be the etching stopper is exposed. A metal wiring is formed on the insulating film.
[産業上の利用分野] この発明は半導体装置が形成された基板上にアルミ等
の金属配線層を形成する製造方法に関するものである。The present invention relates to a manufacturing method for forming a metal wiring layer such as aluminum on a substrate on which a semiconductor device is formed.
半導体装置の製造過程においては、基板上に多数の素
子を形成するバルク工程に続いてその素子上にアルミ等
の金属配線層を形成する配線工程が行なわれる。この金
属配線層はバルク工程で形成された素子上に絶縁膜を介
して形成され、その絶縁膜の所定位置に形成されたスル
ーホールで各素子と接続される。この金属配線層を絶縁
膜上に安定した状態で形成するには絶縁膜表面を平坦化
する必要があるが、近年の半導体装置の高集積化にとも
ないバルク工程で形成される基板上の凹凸や段差の粗密
が一様でなくなり、絶縁膜表面の平坦化が益々困難とな
っている。In a manufacturing process of a semiconductor device, a wiring step of forming a metal wiring layer of aluminum or the like on the elements is performed after a bulk step of forming a number of elements on a substrate. The metal wiring layer is formed on an element formed in a bulk process via an insulating film, and is connected to each element through a through hole formed at a predetermined position in the insulating film. In order to form the metal wiring layer on the insulating film in a stable state, the surface of the insulating film needs to be flattened. The unevenness of the steps is not uniform, and it is increasingly difficult to flatten the surface of the insulating film.
[従来の技術] 第2図に示すように、バルク工程が終了した基板1上
には種々の突部2が不等間隔で存在し、その突部2によ
り多数の段差が生じている。このような基板1上にアル
ミ配線層を形成するにはまず第3図に示すように基板1
上にPSG膜あるいはBPSG膜等の絶縁膜3を形成し、その
絶縁膜3を900〜1000℃で溶融して平坦化するとともに
コンタクトホール4を形成する。そして、絶縁膜3上に
金属配線としてアルミ配線5をパターニングする。[Prior Art] As shown in FIG. 2, various projections 2 are present at irregular intervals on the substrate 1 after the bulk process is completed, and the projections 2 cause many steps. To form an aluminum wiring layer on such a substrate 1, first, as shown in FIG.
An insulating film 3 such as a PSG film or a BPSG film is formed thereon, and the insulating film 3 is melted at 900 to 1000 ° C., flattened, and a contact hole 4 is formed. Then, an aluminum wiring 5 is patterned on the insulating film 3 as a metal wiring.
しかし、このような配線工程では絶縁膜3の膜厚が薄
いと突部2の間隔によっては絶縁膜3上面を充分平坦化
できない場合があり、その非平坦部6でアルミ配線5の
膜厚が薄くなって断線し易くなる。However, in such a wiring process, if the thickness of the insulating film 3 is small, the upper surface of the insulating film 3 may not be sufficiently flattened depending on the interval between the protrusions 2. Thin and easy to break.
そこで、第4図に示すように膜厚の厚い絶縁膜3を形
成して加熱溶融することにより平坦化すると、同絶縁膜
3上面は突部2上方において充分平坦化されるが、コン
タクトホール4部分での段差が大きくなるため、同コン
タクトホール4でアルミ配線5に充分な膜厚が確保でき
ない。Then, as shown in FIG. 4, when the thick insulating film 3 is formed and flattened by heating and melting, the upper surface of the insulating film 3 is sufficiently flattened above the protrusion 2 but the contact hole 4 Since the step at the portion becomes large, a sufficient film thickness of the aluminum wiring 5 cannot be secured in the contact hole 4.
このような問題点を解決するために、第5図(a)に
示すように絶縁膜3を厚く形成して平坦化した後、同図
(b)に示すようにその絶縁膜3を全面エッチングして
膜厚を薄くする。そして、その絶縁膜3上にアルミ配置
5をパターニングすると、第5図(c)に示すように突
部2上及びコンタクトホール4でもアルミ配線5に充分
な膜厚が得られる。In order to solve such a problem, as shown in FIG. 5A, the insulating film 3 is formed thick and flattened, and then the insulating film 3 is entirely etched as shown in FIG. To reduce the film thickness. Then, when the aluminum arrangement 5 is patterned on the insulating film 3, a sufficient film thickness of the aluminum wiring 5 can be obtained even on the protrusion 2 and the contact hole 4 as shown in FIG. 5 (c).
[発明が解決しようとする課題] ところが、第5図に示す配線工程では絶縁膜3がエッ
チングガスに対し選択比の無い状態で全面エッチングさ
れるとともに、エッチングのエンドポイントを検出する
ことができないため、エッチング後の絶縁膜3の膜厚は
エッチング時間を調節することのみにより制御される。
従って、エッチング後の絶縁膜3の膜厚が不安定とな
り、その膜厚が必要以上に薄くなると充分な絶縁性が確
保できなかったり、あるいは厚過ぎると前記第4図に示
す不具合が生じるという問題点がある。[Problems to be Solved by the Invention] However, in the wiring step shown in FIG. 5, the entire surface of the insulating film 3 is etched with no selectivity to the etching gas, and the etching end point cannot be detected. The thickness of the insulating film 3 after the etching is controlled only by adjusting the etching time.
Therefore, the film thickness of the insulating film 3 after etching becomes unstable, and if the film thickness is thinner than necessary, sufficient insulation cannot be secured, or if the film thickness is too thick, the problem shown in FIG. 4 will occur. There is a point.
この発明の目的は、金属配線の下地として形成される
絶縁膜を絶縁性を確保しながら充分平坦化して安定した
膜厚の金属配線を形成し得る製造方法を提供するにあ
る。An object of the present invention is to provide a manufacturing method capable of forming a metal wiring having a stable film thickness by sufficiently flattening an insulating film formed as a base of a metal wiring while ensuring insulation.
[課題を解決するための手段] 上記目的は、基板上に下層絶縁膜を形成し、その下層
絶縁膜の一部を開口してエッチングストッパとなるべき
領域を形成し、次いで下層絶縁膜及びエッチングストッ
パとなるべき領域上に上層絶縁膜を形成して平坦な絶縁
膜を形成し、次いでその絶縁膜を前記エッチングストッ
パとなるべき領域が露出するまで全面エッチングし、そ
のエッチングされた絶縁膜上に金属配線を形成する製造
方法により達成される。[Means for Solving the Problems] The object is to form a lower insulating film on a substrate, form a region to serve as an etching stopper by opening a part of the lower insulating film, and then form the lower insulating film and the etching An upper insulating film is formed on a region to be a stopper to form a flat insulating film, and then the entire surface of the insulating film is etched until the region to be an etching stopper is exposed. This is achieved by a manufacturing method for forming metal wiring.
[作用] 下層絶縁膜と上層絶縁膜とで基板の凹凸を平坦化した
絶縁膜はエッチングストッパとなるべき領域が露出する
まで全面エッチングされて絶縁性を確保し得る範囲で薄
膜化され、その絶縁膜上に膜厚の安定した金属配線がパ
ターニングされる。[Operation] The insulating film in which the unevenness of the substrate is flattened by the lower insulating film and the upper insulating film is entirely etched until a region to be an etching stopper is exposed, and the insulating film is thinned as far as insulation can be secured. A metal wiring having a stable thickness is patterned on the film.
[実施例] 以下、この発明を具体化した一実施例を第1図に従っ
て説明する。なお、前記従来例と同一構成部分は同一番
号を付して説明する。[Embodiment] An embodiment of the present invention will be described below with reference to FIG. The same components as those in the conventional example will be described with the same reference numerals.
第1図(a)に示すように、バルク工程により突部2
が生じた基板1にはまず絶縁性を確保するために必要な
膜厚の下層絶縁膜7aを例えばBPSG膜で形成する。そし
て、第1図(b)に示すようにこの下層絶縁膜7aにダイ
シングのためのスクライブライン8をフォトエッチング
により開口する。As shown in FIG. 1 (a), the projection 2
First, a lower insulating film 7a having a thickness necessary for ensuring insulation is formed on the substrate 1 on which BPSG film is formed, for example. Then, as shown in FIG. 1 (b), scribe lines 8 for dicing are opened in the lower insulating film 7a by photoetching.
次いで、第1図(c)に示すようにその下層絶縁膜7a
上に同じくBPSG膜で上層絶縁膜7bを形成して絶縁膜7を
形成し、その絶縁膜7a,7bを同時に加熱溶融して同図
(d)に示すように平坦化する。Next, as shown in FIG. 1C, the lower insulating film 7a is formed.
Similarly, an upper insulating film 7b is formed from a BPSG film to form an insulating film 7, and the insulating films 7a and 7b are simultaneously heated and melted to be flattened as shown in FIG.
次いで、絶縁膜7を前記スクライブライン8が露出す
るまで全面エッチングする。すなわち、スクライブライ
ン8に相当する一定面積の基板1が露出されることを全
面エッチングのエンドポイントとしてそのエッチングを
行なうと、第1図(e)に示すように絶縁膜7は前記下
層絶縁膜7aの膜厚分が残り、充分な絶縁性が確保される
とともに突部2上部においても充分平坦である。Next, the entire surface of the insulating film 7 is etched until the scribe lines 8 are exposed. That is, when the etching is performed with the exposure of the substrate 1 having a certain area corresponding to the scribe line 8 as the end point of the entire surface etching, as shown in FIG. 1E, the insulating film 7 becomes the lower insulating film 7a. , The sufficient insulation is secured, and the upper portion of the protrusion 2 is sufficiently flat.
次いで、第1図(f)に示すように絶縁膜7にコンタ
クトホール4をフォトエッチングにより形成し、アルミ
配線5を形成すると、平坦な絶縁膜7上には均一な膜厚
のアルミ配線5が形成され、コンタクトホール4の段差
も比較的小さなものであるので、同コンタクトホール4
内にも充分な膜厚のアルミ配線5が形成される。従っ
て、上記のようなアルミ配線の製造方法に拠れば、充分
な絶縁性を確保し、かつ平坦な絶縁膜7を形成すること
ができるので、その絶縁膜7上に形成されるアルミ配線
5を安定した膜厚で形成することができる。Next, as shown in FIG. 1 (f), a contact hole 4 is formed in the insulating film 7 by photo-etching and an aluminum wiring 5 is formed, and the aluminum wiring 5 having a uniform thickness is formed on the flat insulating film 7. The contact hole 4 is formed and the step of the contact hole 4 is relatively small.
Aluminum wiring 5 having a sufficient thickness is formed therein. Therefore, according to the method for manufacturing an aluminum wiring as described above, a sufficient insulating property can be ensured and a flat insulating film 7 can be formed, so that the aluminum wiring 5 formed on the insulating film 7 can be formed. It can be formed with a stable film thickness.
次に、この発明は次に示す態様で実施することもでき
る。Next, the present invention can be carried out in the following modes.
イ)前記実施例では下層絶縁膜7aにスクライブライン8
を開口し上層絶縁膜7bを形成した後に下層絶縁膜7aと上
層絶縁膜7bとを同時に加熱溶融して平坦化したが、スク
ライブライン8の開口に先立って下層絶縁膜7aを平坦化
した後に、上層絶縁膜7bを形成すると、上層絶縁膜7bの
膜厚を薄くしても絶縁膜7を充分平坦化することができ
る。この結果、絶縁膜7の全面エッチング量を減らすこ
とができるので、アルミ配線5の下地層として安定した
膜厚の絶縁膜7を形成することができる。B) In the above embodiment, the scribe line 8 is formed on the lower insulating film 7a.
After opening the upper insulating film 7b, the lower insulating film 7a and the upper insulating film 7b were simultaneously heated and melted to be flattened. When the upper insulating film 7b is formed, the insulating film 7 can be sufficiently flattened even if the thickness of the upper insulating film 7b is reduced. As a result, the etching amount of the entire surface of the insulating film 7 can be reduced, so that the insulating film 7 having a stable film thickness can be formed as a base layer of the aluminum wiring 5.
ロ)下層絶縁膜7aはCVD法により形成されたSiO2膜とす
ることもできる。このSiO2膜は上記のような加熱温度で
は溶融しないので、平坦化は専ら上層絶縁膜7bで行なう
ことになる。B) The lower insulating film 7a may be an SiO 2 film formed by a CVD method. Since the SiO 2 film does not melt at the above-mentioned heating temperature, the planarization is performed exclusively by the upper insulating film 7b.
ハ)上層絶縁膜をさらに厚膜化することにより、加熱溶
融を行なうことなく平坦化を図ること。このような方法
は二層アルミ配線の上層配線を形成する場合に特に有効
であり、下層絶縁膜に開口されるスクライブラインを全
面エッチングのエンドポイントとすることは前記実施例
と同様である。(C) By making the upper insulating film thicker, flattening can be achieved without heating and melting. Such a method is particularly effective when forming the upper layer wiring of the two-layer aluminum wiring, and the scribe line opened in the lower insulating film is used as the end point of the whole surface etching as in the above embodiment.
[発明の効果] 以上詳述したように、この発明の製造方法に拠れば金
属配線の下地として形成される絶縁膜を絶縁性を確保し
ながら充分平坦化して安定した膜厚の金属配線を形成す
ることができる優れた効果を発揮する。[Effects of the Invention] As described in detail above, according to the manufacturing method of the present invention, the insulating film formed as the base of the metal wiring is sufficiently flattened while securing the insulating property to form the metal wiring having a stable film thickness. Demonstrate excellent effects that can be.
第1図(a)〜(f)はこの発明を具体化した製造工程
図、第2図は金属配線を施す基板を示す断面図、第3図
は及び第4図は従来の金属配線の不具合を示す断面図、
第5図(a)〜(c)は従来の製造方法の一例を示す工
程図である。 図中、1は基板、5は金属配線(アルミ配線)、7は絶
縁膜、7aは上層絶縁膜、7bは下層絶縁膜、8はエッチン
グストッパとなるべき領域(スクライブライン)であ
る。1 (a) to 1 (f) are manufacturing process diagrams embodying the present invention, FIG. 2 is a cross-sectional view showing a substrate on which metal wiring is provided, and FIGS. 3 and 4 are problems with conventional metal wiring. A sectional view showing the
5 (a) to 5 (c) are process diagrams showing an example of a conventional manufacturing method. In the figure, 1 is a substrate, 5 is a metal wiring (aluminum wiring), 7 is an insulating film, 7a is an upper insulating film, 7b is a lower insulating film, and 8 is a region (scribe line) to be an etching stopper.
Claims (1)
縁膜の一部を開口してエッチングストッパとなるべき領
域を形成し、次いで下層絶縁膜及びエッチングストッパ
となるべき領域上に上層絶縁膜を形成して平坦な絶縁膜
を形成し、次いでその絶縁膜を前記エッチングストッパ
となるべき領域が露出するまで全面エッチングし、その
エッチングされた絶縁膜上に金属配線を形成することを
特徴とする半導体装置の製造方法。A lower insulating film is formed on a substrate, a part of the lower insulating film is opened to form a region to be an etching stopper, and then an upper layer is formed on the lower insulating film and a region to be an etching stopper. Forming an insulating film to form a flat insulating film, and then etching the entire insulating film until the region to be the etching stopper is exposed, and forming a metal wiring on the etched insulating film. Manufacturing method of a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6837389A JP2755263B2 (en) | 1989-03-20 | 1989-03-20 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6837389A JP2755263B2 (en) | 1989-03-20 | 1989-03-20 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02246356A JPH02246356A (en) | 1990-10-02 |
| JP2755263B2 true JP2755263B2 (en) | 1998-05-20 |
Family
ID=13371883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6837389A Expired - Fee Related JP2755263B2 (en) | 1989-03-20 | 1989-03-20 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2755263B2 (en) |
-
1989
- 1989-03-20 JP JP6837389A patent/JP2755263B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02246356A (en) | 1990-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755263B2 (en) | Method for manufacturing semiconductor device | |
| JP3259363B2 (en) | Method of forming bonding pad structure for semiconductor device | |
| JPS6262056B2 (en) | ||
| JPH045823A (en) | Semiconductor device and its manufacture | |
| JP2950620B2 (en) | Semiconductor device | |
| JPS5863150A (en) | Manufacture of semiconductor device | |
| JPH06283688A (en) | Manufacture of semiconductor device | |
| JPS63275142A (en) | Manufacture of semiconductor device | |
| JPH04109654A (en) | Semiconductor device and manufacture thereof | |
| JPS6072248A (en) | Semiconductor device and manufacture thereof | |
| JPH02285659A (en) | Semiconductor device | |
| JPH02134848A (en) | Semiconductor device | |
| JPS6038872B2 (en) | Manufacturing method of semiconductor device | |
| JPH04288834A (en) | Manufacturing for semiconductor device | |
| JPS60167325A (en) | Manufacture of semiconductor device | |
| JPS6149439A (en) | Manufacture of semiconductor device | |
| JPS63308346A (en) | Semiconductor device | |
| JPH0590195A (en) | Manufacture of semiconductor device | |
| JPH10335457A (en) | Semiconductor device and manufacture thereof | |
| JPH01133361A (en) | Manufacturing method of semiconductor device | |
| JPS60113965A (en) | semiconductor equipment | |
| JPH0298960A (en) | Manufacture of semiconductor device | |
| JPS5831557A (en) | Semiconductor device | |
| JPS6143855B2 (en) | ||
| JPH03257822A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |