JP2760360B2 - はんだバンプとその製造方法 - Google Patents
はんだバンプとその製造方法Info
- Publication number
- JP2760360B2 JP2760360B2 JP2065556A JP6555690A JP2760360B2 JP 2760360 B2 JP2760360 B2 JP 2760360B2 JP 2065556 A JP2065556 A JP 2065556A JP 6555690 A JP6555690 A JP 6555690A JP 2760360 B2 JP2760360 B2 JP 2760360B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- adhesion
- adhesion layer
- main conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】 〔概 要〕 高密度表面実装を行う電子回路用基板の部品実装はん
だバンプ及びその製造方法に関し、 パっド又は主導体の銅がはんだと合金化し機械的強度が
低下してバンプの剥離、主導体の断線等が生ずるのを防
止することを目的とし、 はんだ付着部の外周部分に、はんだがCuの主導体と接
触することを防止するため、はんだ付着部に比しはんだ
濡れ性の悪い金属をはんだ付着部の周囲に設けるように
構成する。
だバンプ及びその製造方法に関し、 パっド又は主導体の銅がはんだと合金化し機械的強度が
低下してバンプの剥離、主導体の断線等が生ずるのを防
止することを目的とし、 はんだ付着部の外周部分に、はんだがCuの主導体と接
触することを防止するため、はんだ付着部に比しはんだ
濡れ性の悪い金属をはんだ付着部の周囲に設けるように
構成する。
本発明は高密度表面実装を行う電子回路用基板の部品
実装用はんだバンプ及びその製造方法に関する。
実装用はんだバンプ及びその製造方法に関する。
最近の電子計算機の電子回路はIC,LSI等の半導体部品
の高集積化に伴い、回路基板への部品実装密度も高密度
化が進んでいる。このため回路基板への部品実装にはは
んだバンプを用いた表面実装が用いられるようになって
来ている。第７図はこの表面実装の１例を示す図であ
る。これは、セラミック回路基板１の導体に設けられた
パっドにはんだバンプ２が形成され、他方、ICチップ３
はセラミックキャリア４に搭載され、その電極が内部導
体５にワイヤ６で接続されている。さらにセラミックキ
ャリア４の下面には内部導体５に接続した多数のリード
ピン７が植設されており、該リードピン７がはんだバン
プ２により回路基板１にはんだ付けされている。
の高集積化に伴い、回路基板への部品実装密度も高密度
化が進んでいる。このため回路基板への部品実装にはは
んだバンプを用いた表面実装が用いられるようになって
来ている。第７図はこの表面実装の１例を示す図であ
る。これは、セラミック回路基板１の導体に設けられた
パっドにはんだバンプ２が形成され、他方、ICチップ３
はセラミックキャリア４に搭載され、その電極が内部導
体５にワイヤ６で接続されている。さらにセラミックキ
ャリア４の下面には内部導体５に接続した多数のリード
ピン７が植設されており、該リードピン７がはんだバン
プ２により回路基板１にはんだ付けされている。
はんだバンプは第８図（ａ）又は（ｂ）に示すよう
に、セラミック回路基板１の上に、Cuを主導体８とし、
その上下にCrからなる密着層9,10を有する配線パターン
11とポリイミド等からなる樹脂絶縁層12が設けられてお
り、（ａ）図の場合は樹脂絶縁層12に窓あけしたところ
にCr層13、Cu層14、Ni層51、Au層16からなるパッドを形
成し、そのAu層16の上にはんだ17を搭載している。
（ｂ）図の場合はａ図における密着層10とその上のCr層
13及びCuっ層14を欠いている。
に、セラミック回路基板１の上に、Cuを主導体８とし、
その上下にCrからなる密着層9,10を有する配線パターン
11とポリイミド等からなる樹脂絶縁層12が設けられてお
り、（ａ）図の場合は樹脂絶縁層12に窓あけしたところ
にCr層13、Cu層14、Ni層51、Au層16からなるパッドを形
成し、そのAu層16の上にはんだ17を搭載している。
（ｂ）図の場合はａ図における密着層10とその上のCr層
13及びCuっ層14を欠いている。
上記従来のはんだバンプにおいて、はんだがSn/Pb共
晶はんだの如く銅への侵食の小さなはんだの場合は異状
はないが、In/Snはんだのような銅を著しく侵食するは
んだに対しては、第９図（ａ）に示すようにはんだ17が
パッドの側面からCu層14（第８図ｂの場合は主導体８）
中に侵入し、合金層19を形成する。この合金層19は機械
的強度及び密着性に劣るため、バンプの剥離や、主導体
の断線等を起こし、信頼性を著しく低下させるという問
題がある。
晶はんだの如く銅への侵食の小さなはんだの場合は異状
はないが、In/Snはんだのような銅を著しく侵食するは
んだに対しては、第９図（ａ）に示すようにはんだ17が
パッドの側面からCu層14（第８図ｂの場合は主導体８）
中に侵入し、合金層19を形成する。この合金層19は機械
的強度及び密着性に劣るため、バンプの剥離や、主導体
の断線等を起こし、信頼性を著しく低下させるという問
題がある。
またパッド中のNi層15はスパッタで形成されたときの
残留応力が大きいため、第９図（ｂ）に示すように、そ
のエッジ部から樹脂絶縁層12にクラック20を発生させる
という問題もある。
残留応力が大きいため、第９図（ｂ）に示すように、そ
のエッジ部から樹脂絶縁層12にクラック20を発生させる
という問題もある。
本発明は、上記従来の問題点に鑑み、パッド又は主導
体の銅がはんだと合金化し機械的強度が低下してバンプ
の剥離、主導体の断線等が生ずるのを防止可能としたは
んだバンプを提供することを目的とする。
体の銅がはんだと合金化し機械的強度が低下してバンプ
の剥離、主導体の断線等が生ずるのを防止可能としたは
んだバンプを提供することを目的とする。
上記目的を達成するために、本発明のはんだバンプで
は、はんだ付着部の外周部分に、はんだ17がCuの主導体
８と接触するのを防止するため、はんだ付着部に比しは
んだ濡れ性の悪い金属をはんだ付着部の周囲に設けたこ
とを特徴とする。
は、はんだ付着部の外周部分に、はんだ17がCuの主導体
８と接触するのを防止するため、はんだ付着部に比しは
んだ濡れ性の悪い金属をはんだ付着部の周囲に設けたこ
とを特徴とする。
また、基板１上に樹脂絶縁層12と導体８を用いた多層
配線がくまれている上に、密着層21、Ni層22、密着層23
の各層が順次設けられ、その最上層の密着層23に穴が設
けられて該穴にNi層24及びAu又Pt層25が設けられ、該Au
又はPt層25の上にはんだ17が搭載されて成ることを特徴
とする。
配線がくまれている上に、密着層21、Ni層22、密着層23
の各層が順次設けられ、その最上層の密着層23に穴が設
けられて該穴にNi層24及びAu又Pt層25が設けられ、該Au
又はPt層25の上にはんだ17が搭載されて成ることを特徴
とする。
また、基板１上に密着層９、主導体８、密着層10及び
樹脂絶縁層12を順次形成する工程と、上記樹脂絶縁層12
のバンプ形成領域にエッチングにより密着層10が露出す
るように窓あけする工程と、上記露出した密着層10上に
密着層21、Ni層22及び密着層23を順次形成する工程と、
上記最上層の密着層23のバンプ形成領域をエッチングし
て除去する工程と、上記密着層23を除去した部分のNi層
22上にNi層24及びAu又はPt層25を形成する工程と、上記
密着層23がリング状に残るように該密着層23及びその下
のNi層22及び密着層21をエッチング除去する工程と、上
記Au又はPt層25上にはんだ17を搭載する工程、とより成
ることを特徴とする。
樹脂絶縁層12を順次形成する工程と、上記樹脂絶縁層12
のバンプ形成領域にエッチングにより密着層10が露出す
るように窓あけする工程と、上記露出した密着層10上に
密着層21、Ni層22及び密着層23を順次形成する工程と、
上記最上層の密着層23のバンプ形成領域をエッチングし
て除去する工程と、上記密着層23を除去した部分のNi層
22上にNi層24及びAu又はPt層25を形成する工程と、上記
密着層23がリング状に残るように該密着層23及びその下
のNi層22及び密着層21をエッチング除去する工程と、上
記Au又はPt層25上にはんだ17を搭載する工程、とより成
ることを特徴とする。
また、基板１上に樹脂絶縁層12と、上下に密着層9,10
を有する主導体８により多層配線がくまれている多層配
線基板において、上記上層の密着層10に穴が設けられ、
且つ該穴の周囲の密着層10上にリング状のCu層27が設け
られ、さらに該Cu層27を含んで主導体８上にNi層28とAu
層29が設けられ、さらに該Au層29上にはんだ17が搭載さ
れて成ることを特徴とする。
を有する主導体８により多層配線がくまれている多層配
線基板において、上記上層の密着層10に穴が設けられ、
且つ該穴の周囲の密着層10上にリング状のCu層27が設け
られ、さらに該Cu層27を含んで主導体８上にNi層28とAu
層29が設けられ、さらに該Au層29上にはんだ17が搭載さ
れて成ることを特徴とする。
また、基板１上に密着層９、主導体８、密着層10及び
Cu層27を順次形成する工程と、上記Cu層27と密着層10の
バンプ形成領域をエッチングにより除去する工程と、上
記Cu層27を除去した部分よりやや大きくNi層28とAu層29
とを形成する工程と、上記Au層29をマスクにしてCu層27
をエッチング除去して該Cu層27をNi層28の下にリング状
に残す工程と、上記リング状のCu層27の周囲に樹脂絶縁
層12を形成する工程と、前記Au層29上にはんだ17を搭載
する工程とより成ることを特徴とする。
Cu層27を順次形成する工程と、上記Cu層27と密着層10の
バンプ形成領域をエッチングにより除去する工程と、上
記Cu層27を除去した部分よりやや大きくNi層28とAu層29
とを形成する工程と、上記Au層29をマスクにしてCu層27
をエッチング除去して該Cu層27をNi層28の下にリング状
に残す工程と、上記リング状のCu層27の周囲に樹脂絶縁
層12を形成する工程と、前記Au層29上にはんだ17を搭載
する工程とより成ることを特徴とする。
また、Cuよりなる主導体８の上のバンプ形成領域に、
はんだ濡れ性の悪い金属が設けられ、その上にはんだ濡
れ性の良い金属が前記はんだ濡れ性の悪い金属の外周を
リング状に残して設けられ、該はんだ濡れ性の良い金属
の上にはんだ17が搭載されていることを特徴とする。
はんだ濡れ性の悪い金属が設けられ、その上にはんだ濡
れ性の良い金属が前記はんだ濡れ性の悪い金属の外周を
リング状に残して設けられ、該はんだ濡れ性の良い金属
の上にはんだ17が搭載されていることを特徴とする。
また、基板１上に密着層９、主導体８、密着層10及び
Cu層27とを形成する工程と、上記Cu層27をホトリソ法に
よりエッチングして該Cu層27をリング状に残す工程と、
上記リング状のCu層27の下の密着層10を前記Cu層27の内
周よりやや小さい範囲でエッチング除去する工程と、上
記密着層10の除去により露出した主導体８上と、前記リ
ング状のCu層27上にNi層28及びAu層29を形成する工程
と、上記Au層29上にはんだ17を搭載する工程とより成る
ことを特徴とする。
Cu層27とを形成する工程と、上記Cu層27をホトリソ法に
よりエッチングして該Cu層27をリング状に残す工程と、
上記リング状のCu層27の下の密着層10を前記Cu層27の内
周よりやや小さい範囲でエッチング除去する工程と、上
記密着層10の除去により露出した主導体８上と、前記リ
ング状のCu層27上にNi層28及びAu層29を形成する工程
と、上記Au層29上にはんだ17を搭載する工程とより成る
ことを特徴とする。
〔作 用〕 はんだ付着部の外周部分をはんだ濡れ性の悪い金属で
囲んだことにより、バンプ用はんだがはんだ付着部から
流れ出すことがなく、従って主導体の銅と接触すること
がなく、合金化もしない。従ってバンプの剥離、主導体
の断線等は防止される。
囲んだことにより、バンプ用はんだがはんだ付着部から
流れ出すことがなく、従って主導体の銅と接触すること
がなく、合金化もしない。従ってバンプの剥離、主導体
の断線等は防止される。
第１図は本発明の第１の実施例を示す図である。
本実施例は同図に示すように、セラミック基板１の上
にCuを主導体としてその上下にCrからなる密着層９及び
10が配置された導体パターン11が設けられ、その上にバ
ンプ形成領域が窓あけされた樹脂絶縁層12が設けられて
おり、該窓部に露出した導体パターン11の上にCr層21、
Ni層22、が設けられ、さらに該Ni層22の上にリング状の
Cr層23及びその内側に形成されたNi層24及びAu（又はP
t）層25が設けられ、該Au25層の上にはんだ17が搭載さ
れている。
にCuを主導体としてその上下にCrからなる密着層９及び
10が配置された導体パターン11が設けられ、その上にバ
ンプ形成領域が窓あけされた樹脂絶縁層12が設けられて
おり、該窓部に露出した導体パターン11の上にCr層21、
Ni層22、が設けられ、さらに該Ni層22の上にリング状の
Cr層23及びその内側に形成されたNi層24及びAu（又はP
t）層25が設けられ、該Au25層の上にはんだ17が搭載さ
れている。
このように構成された本実施例は、リング状に形成さ
れたCr層23のCr金属がはんだに対して濡れ性の悪い金属
であるため、はんだ17のバリアとなり、はんだ17の流れ
出しを防止することができる。またNi層22と24はCr層23
によって段差を生じているので、そのエッジ部の応力は
分散され、第９図（ｂ）に示したような欠陥を生ずるこ
とは防止される。
れたCr層23のCr金属がはんだに対して濡れ性の悪い金属
であるため、はんだ17のバリアとなり、はんだ17の流れ
出しを防止することができる。またNi層22と24はCr層23
によって段差を生じているので、そのエッジ部の応力は
分散され、第９図（ｂ）に示したような欠陥を生ずるこ
とは防止される。
第２図は本発明の第１の実施例の製造方法を説明する
ための図であり、（ａ）〜（ｅ）はその工程を示す。
ための図であり、（ａ）〜（ｅ）はその工程を示す。
本実施例は、先ず第２図（ａ）に示すように、セラミ
ック基板１の上に密着層９、主導体８、密着層10よりな
る導体パターン11及びポリイミド樹脂絶縁層12を形成し
た後、該樹脂絶縁層12のバンプ形成領域にエッチングに
より導体パターン12が露出するように窓あけし、その露
出した導体パターン12に接してCr層21（厚さ約1000Å）
を形成し、その上にNi層22（厚さ約１μｍ）と、Cr層23
（厚さ約1000Å）を形成する。以上のCr層21,23及びNi
層22はスパッタ又は蒸着により形成する。次に第２図
（ｂ）に示すように最上層のCr層23をレジスト26でマス
クした後エッチングしてバンプ形成領域のCrを除去す
る。次に第２図（ｃ）に示すようにCr層23を除去した部
分にNi層24及びAu（又はPt）層25をめっきにより形成し
た後レジスト26を除去する。次に第２図（ｄ）に示すよ
うにAu層25とCr層23の上に該Cr層23がリング状に残るよ
うにレジスト26′でマスクし、Cr層23、Ni層22及びCr層
21をエッチングし不要部分を除去する。最後に第２図
（ｅ）に示すようにAu層25上のレジスト26′を除去し、
そこにはんだ17を搭載するのである。
ック基板１の上に密着層９、主導体８、密着層10よりな
る導体パターン11及びポリイミド樹脂絶縁層12を形成し
た後、該樹脂絶縁層12のバンプ形成領域にエッチングに
より導体パターン12が露出するように窓あけし、その露
出した導体パターン12に接してCr層21（厚さ約1000Å）
を形成し、その上にNi層22（厚さ約１μｍ）と、Cr層23
（厚さ約1000Å）を形成する。以上のCr層21,23及びNi
層22はスパッタ又は蒸着により形成する。次に第２図
（ｂ）に示すように最上層のCr層23をレジスト26でマス
クした後エッチングしてバンプ形成領域のCrを除去す
る。次に第２図（ｃ）に示すようにCr層23を除去した部
分にNi層24及びAu（又はPt）層25をめっきにより形成し
た後レジスト26を除去する。次に第２図（ｄ）に示すよ
うにAu層25とCr層23の上に該Cr層23がリング状に残るよ
うにレジスト26′でマスクし、Cr層23、Ni層22及びCr層
21をエッチングし不要部分を除去する。最後に第２図
（ｅ）に示すようにAu層25上のレジスト26′を除去し、
そこにはんだ17を搭載するのである。
なお第１図及び第２図（ｅ）においてはAu層25が図示
されているが、実際ははんだ17を搭載したときに、該は
んだに溶け込んで見えなくなる。（以下の各実施例にお
いても同様である。） 第３図は本発明の第２の実施例を示す図である。
されているが、実際ははんだ17を搭載したときに、該は
んだに溶け込んで見えなくなる。（以下の各実施例にお
いても同様である。） 第３図は本発明の第２の実施例を示す図である。
同図において、１はセラミック基板であり、その上に
Cuを主導体８としその上下にCrからなる密着層９及び10
が配置された導体パターン11が形成されている。そして
該導体パターン11の上層の密着層10のバンプ形成部分は
除去され、その周囲の密着層10上にはリング状のCu層27
が設けられ、該Cu層27と導体パターンの露出している主
導体８の上にNi層28とAu層29が設けられ、そのAu層29の
上にはんだ17が搭載され、さらにCu層27の周囲に樹脂絶
縁層12が形成されている。
Cuを主導体８としその上下にCrからなる密着層９及び10
が配置された導体パターン11が形成されている。そして
該導体パターン11の上層の密着層10のバンプ形成部分は
除去され、その周囲の密着層10上にはリング状のCu層27
が設けられ、該Cu層27と導体パターンの露出している主
導体８の上にNi層28とAu層29が設けられ、そのAu層29の
上にはんだ17が搭載され、さらにCu層27の周囲に樹脂絶
縁層12が形成されている。
本実施例の製造方法は、先ず第４図（ａ）に示すよう
に基板１上に密着層９（厚さ500Å）、主導体８（厚さ
５μｍ）、密着層10（厚さ1500Å）、Cu層27（厚さ500
Å）をスパッタにて形成し、その上にフォトレジスト30
を塗布し、フォトリソ法とエッチングによりバンプ形成
領域のCu層27と密着層10を除去する。次に第４図（ｂ）
に示すようにCu層27と密着層10を除去したパターンより
５〜10μｍ大きいレジスト31を設け、Ni層28とAu層29を
めっきにて形成する。
に基板１上に密着層９（厚さ500Å）、主導体８（厚さ
５μｍ）、密着層10（厚さ1500Å）、Cu層27（厚さ500
Å）をスパッタにて形成し、その上にフォトレジスト30
を塗布し、フォトリソ法とエッチングによりバンプ形成
領域のCu層27と密着層10を除去する。次に第４図（ｂ）
に示すようにCu層27と密着層10を除去したパターンより
５〜10μｍ大きいレジスト31を設け、Ni層28とAu層29を
めっきにて形成する。
次に第４図（ｃ）に示すようにAu層29をマスクにして
Cu層27をエッチング除去してNi層28の下にのみリング状
に残す。次いでこのリング状のCu層27の周囲に樹脂絶縁
層12を形成し、さらにAu層29の上にはんだ17を搭載して
完成する。
Cu層27をエッチング除去してNi層28の下にのみリング状
に残す。次いでこのリング状のCu層27の周囲に樹脂絶縁
層12を形成し、さらにAu層29の上にはんだ17を搭載して
完成する。
このように構成された本実施例において、Cu層27はNi
層28をめっきするときに、密着層10であるCrには直接に
はめっきできないための中間層として設けたものであ
り、たとえはんだと合金化してもそのはんだNi層28と密
着層10との境界で阻止することができる。従って主導体
８がはんだに侵されることはない。
層28をめっきするときに、密着層10であるCrには直接に
はめっきできないための中間層として設けたものであ
り、たとえはんだと合金化してもそのはんだNi層28と密
着層10との境界で阻止することができる。従って主導体
８がはんだに侵されることはない。
第５図は本発明の第３の実施例を示す図である。同図
において第３図と同一部分は同一符号を付して示した。
において第３図と同一部分は同一符号を付して示した。
本実施例は第３図の第２の実施例とほぼ同様の構成で
あり、異なるところは、リング状のCu層27を密着層10上
に大きく形成し、Ni層28との間に空間32を設けたことで
ある。なおこの空間密着層10にはNi層28をめっきにより
形成するとき極く薄くめっきされる。
あり、異なるところは、リング状のCu層27を密着層10上
に大きく形成し、Ni層28との間に空間32を設けたことで
ある。なおこの空間密着層10にはNi層28をめっきにより
形成するとき極く薄くめっきされる。
このようにして構成された本実施例は、前実施例より
はんだ17から主導体８までの距離が大となり、前実施例
よりさらにはんだの拡散の危険性が少なくなり、信頼性
は向上する。
はんだ17から主導体８までの距離が大となり、前実施例
よりさらにはんだの拡散の危険性が少なくなり、信頼性
は向上する。
第６図は本発明の第３の実施例の製造方法を説明する
ための図であり、（ａ）〜（ｄ）はその工程を示す。
ための図であり、（ａ）〜（ｄ）はその工程を示す。
本実施例は先ず第６図（ａ）に示すように、基板１上
に密着層９と主導体８と、密着層10と、Cu層27とをスパ
ッタリングにより順次形成し、次いでフォトリソ法を用
いてCu層をリング状に残るようにエッチングする。次に
第６図（ｂ）に示すようにリング状に形成されたCu層27
の内周及び外周にレジスト26を形成したのち第６図
（ｃ）に示すように密着層10を溶かす液体に浸漬して密
着層10を除去し、その密着層10が除去された部分及びリ
ング状のCu層27の上にNi層28及びAu層29を順次めっき形
成する。次いで第６図（ｄ）に示すようにAu層29の上に
はんだ17を搭載するのである。
に密着層９と主導体８と、密着層10と、Cu層27とをスパ
ッタリングにより順次形成し、次いでフォトリソ法を用
いてCu層をリング状に残るようにエッチングする。次に
第６図（ｂ）に示すようにリング状に形成されたCu層27
の内周及び外周にレジスト26を形成したのち第６図
（ｃ）に示すように密着層10を溶かす液体に浸漬して密
着層10を除去し、その密着層10が除去された部分及びリ
ング状のCu層27の上にNi層28及びAu層29を順次めっき形
成する。次いで第６図（ｄ）に示すようにAu層29の上に
はんだ17を搭載するのである。
以上説明した様に、本発明によれば、はんだ付着部の
外周にはんだ濡れ性の悪い金属を設けたことにより、は
んだが主導体に接触することを防止でき、バンプの剥離
や、主導体の断線を防止して信頼性の向上に寄与するこ
とができる。
外周にはんだ濡れ性の悪い金属を設けたことにより、は
んだが主導体に接触することを防止でき、バンプの剥離
や、主導体の断線を防止して信頼性の向上に寄与するこ
とができる。
第１図は本発明の第１の実施例を示す図、 第２図は本発明の第１の実施例の製造方法を説明するた
めの図、 第３図は本発明の第２の実施例を示す図、 第４図は本発明の第２の実施例の製造方法を説明するた
めの図、 第５図は本発明の第３の実施例を示す図、 第６図は本発明の第３の実施例の製造方法を説明するた
めの図、 第７図は従来のはんだバンプを用いた表面実装の一例を
示す図、 第８図は従来のはんだバンプを示す図、 第９図は発明が解決しようとする課題を説明するための
図である。 図において、 １はセラミック基板、 ８は主導体、 9,10は密着層、 11は導体パターン、 12は樹脂絶縁層、 17ははんだ、 21,23はCr層、 22,24,28はNi層、 25,29はAu層、 27はCu層、 26,30,31はレジスト を示す。
めの図、 第３図は本発明の第２の実施例を示す図、 第４図は本発明の第２の実施例の製造方法を説明するた
めの図、 第５図は本発明の第３の実施例を示す図、 第６図は本発明の第３の実施例の製造方法を説明するた
めの図、 第７図は従来のはんだバンプを用いた表面実装の一例を
示す図、 第８図は従来のはんだバンプを示す図、 第９図は発明が解決しようとする課題を説明するための
図である。 図において、 １はセラミック基板、 ８は主導体、 9,10は密着層、 11は導体パターン、 12は樹脂絶縁層、 17ははんだ、 21,23はCr層、 22,24,28はNi層、 25,29はAu層、 27はCu層、 26,30,31はレジスト を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−226633（ＪＰ，Ａ) 特開 平１−115196（ＪＰ，Ａ) 特開 平１−216594（ＪＰ，Ａ) 特開 平１−170041（ＪＰ，Ａ) 特開 平１−21932（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 3/34
Claims (7)
- 【請求項１】はんだ付着部の外周部分にはんだ（17）が
Cuの主導体（８）と接触することを防止するため、はん
だ付着部に比しはんだ濡れ性の悪い金属をはんだ付着部
の周囲に設けたことを特徴とするはんだバンプ。 - 【請求項２】基板（１）上に樹脂絶縁層（12）と導体
（８）を用いた多層配線がくまれている上に、密着層
（21）、Ni層（22）、密着層（23）の各層が順次設けら
れ、その最上層の密着層（23）に穴が設けられて該穴に
Ni層（24）及びAu又はPt層（25）が設けられ、該Au又は
Pt層（25）の上にはんだ（17）が搭載されて成ることを
特徴とするはんだバンプ。 - 【請求項３】基板（１）上に密着層（９）、主導体
（８）、密着層（10）及び樹脂絶縁層（12）を順次形成
する工程と、 上記樹脂絶縁層（12）のバンプ形成領域にエッチングに
より密着層（10）が露出するように窓あけする工程と、 上記露出した密着層（10）上に密着層（21）、Ni層（2
2）及び密着層（23）を順次形成する工程と、 上記最上層の密着層（23）のバンプ形成領域をエッチン
グして除去する工程と、 上記密着層（23）を除去した部分のNi層（22）上にNi層
（24）及びAu又はPt層（25）を形成する工程と、 上記密着層（23）がリング状に残るように該密着層（2
3）及びその下のNi層（22）及び密着層（21）をエッチ
ング除去する工程と、 上記Au又はPt層（25）上にはんだ（17）を搭載する工
程、 とより成ることを特徴とするはんだバンプの製造方法。 - 【請求項４】基板（１）上に樹脂絶縁層（12）と、上下
に密着層（9,10）を有する主導体（８）により多層配線
がくまれている多層配線基板において、 上記上層の密着層（10）に穴が設けられ、且つ該穴の周
囲の密着層（10）上にリング状のCu層（27）が設けら
れ、さらに該Cu層（27）を含んで主導体（８）上にNi層
（28）とAu層（29）が設けられ、さらに該Au層（29）上
にはんだ（17）が搭載されて成ることを特徴とするはん
だバンプ。 - 【請求項５】基板（１）上に密着層（９）、主導体
（８）、密着層（10）及びCu層（27）を順次形成する工
程と、 上記Cu層（27）と密着層（10）のバンプ形成領域をエッ
チングにより除去する工程と、 上記Cu層（27）を除去した部分よりやや大きくNi層（2
8）とAu層（29）とを形成する工程と、 上記Au層（29）をマスクにしてCu層（27）をエッチング
除去して該Cu層（27）をNi層（28）の下にリング状に残
す工程と、 上記リング状のCu層（27）の周囲に樹脂絶縁層（12）を
形成する工程と、 前記Au層（29）上にはんだ（17）を搭載する工程、 とより成ることを特徴とするはんだバンプの製造方法。 - 【請求項６】Cuよりなる主導体（８）の上のバンプ形成
領域に、はんだ濡れ性の悪い金属が設けられ、その上に
はんだ濡れ性の良い金属が前記はんだ濡れ性の悪い金属
の外周をリング状に残して設けられ、該はんだ濡れ性の
良い金属の上にはんだ（17）が設けられて成ることを特
徴とするはんだバンプ。 - 【請求項７】基板（１）上に密着層（９）、主導体
（８）、密着層（10）及びCu層（27）とを形成する工程
と、 上記Cu層（27）をホトリソ法によりエッチングして該Cu
層（27）をリング状に残す工程と、 上記リング状のCu層（27）の下の密着層（10）を、前記
Cu層（27）の内周よりやや小さい範囲でエッチング除去
する工程と、 上記密着層（10）の除去により露出した主導体（８）上
と、前記リング状のCu層（27）上にNi層（28）及びAu層
（29）を形成する工程と、 上記Au層（29）上にはんだ（17）を搭載する工程、 とより成ることを特徴とするはんだバンプの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2065556A JP2760360B2 (ja) | 1990-03-17 | 1990-03-17 | はんだバンプとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2065556A JP2760360B2 (ja) | 1990-03-17 | 1990-03-17 | はんだバンプとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03268385A JPH03268385A (ja) | 1991-11-29 |
| JP2760360B2 true JP2760360B2 (ja) | 1998-05-28 |
Family
ID=13290394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2065556A Expired - Lifetime JP2760360B2 (ja) | 1990-03-17 | 1990-03-17 | はんだバンプとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2760360B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3060896B2 (ja) * | 1995-05-26 | 2000-07-10 | 日本電気株式会社 | バンプ電極の構造 |
| JP4308862B2 (ja) | 2007-03-05 | 2009-08-05 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
| EP2209358A4 (en) | 2008-09-30 | 2012-07-04 | Ibiden Co Ltd | MULTILAYERED CONDUCTOR PCB AND METHOD FOR PRODUCING A MULTILAYER FITTED PCB |
| JP5530955B2 (ja) * | 2011-02-21 | 2014-06-25 | 日本特殊陶業株式会社 | 多層配線基板 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62226633A (ja) * | 1986-03-28 | 1987-10-05 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JPS6421932A (en) * | 1987-07-16 | 1989-01-25 | Hitachi Metals Ltd | Semiconductor substrate |
| JPH0691310B2 (ja) * | 1987-10-28 | 1994-11-14 | 日本電気株式会社 | 配線基板の製造方法 |
| JPH01170041A (ja) * | 1987-12-25 | 1989-07-05 | Hitachi Ltd | 密着ラインセンサ |
| JPH07120845B2 (ja) * | 1988-02-25 | 1995-12-20 | 日本特殊陶業株式会社 | セラミック配線基板及びその製造方法 |
-
1990
- 1990-03-17 JP JP2065556A patent/JP2760360B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03268385A (ja) | 1991-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6576540B2 (en) | Method for fabricating substrate within a Ni/Au structure electroplated on electrical contact pads | |
| JP3393755B2 (ja) | 低融点金属キャップを有するリフローはんだボールによる相互接続構造 | |
| US6258631B1 (en) | Semiconductor package and the manufacturing method | |
| KR100956229B1 (ko) | 전해 도금으로 돌기전극을 형성하는 반도체장치 및 그제조방법 | |
| US7041591B1 (en) | Method for fabricating semiconductor package substrate with plated metal layer over conductive pad | |
| US20080257595A1 (en) | Packaging substrate and method for manufacturing the same | |
| JP3618997B2 (ja) | 電子回路上に金属スタンドオフを作成する方法 | |
| KR100614548B1 (ko) | 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치 | |
| JP3260941B2 (ja) | 多層配線基板および多層配線基板の製造方法 | |
| JP7443092B2 (ja) | 配線回路基板 | |
| JPH10335337A (ja) | 半導体装置及びその製造方法 | |
| CN1316581C (zh) | 用于改良晶片可靠性的密封针脚结构 | |
| JP2760360B2 (ja) | はんだバンプとその製造方法 | |
| KR20000047626A (ko) | 반도체 장치의 제조 방법 | |
| JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
| JP3246959B2 (ja) | バンプを備えた回路基板及びその製造法 | |
| JPH08181423A (ja) | はんだバンプ実装用端子電極構造 | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JPH03218644A (ja) | 回路基板の接続構造 | |
| JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 | |
| JP3497774B2 (ja) | 配線基板とその製造方法 | |
| JP2869590B2 (ja) | 回路部品搭載用中間基板及びその製造法 | |
| JP2930763B2 (ja) | 回路部品搭載用中間基板及びその製造法 | |
| EP1357588A1 (en) | A substrate within a Ni/Au structure electroplated on electrical contact pads and method for fabricating the same | |
| JPH0510365Y2 (ja) |