Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2760481B2 - Superconducting output buffer circuit element - Google Patents
[go: Go Back, main page]

JP2760481B2 - Superconducting output buffer circuit element - Google Patents

Superconducting output buffer circuit element

Info

Publication number
JP2760481B2
JP2760481B2 JP7117158A JP11715895A JP2760481B2 JP 2760481 B2 JP2760481 B2 JP 2760481B2 JP 7117158 A JP7117158 A JP 7117158A JP 11715895 A JP11715895 A JP 11715895A JP 2760481 B2 JP2760481 B2 JP 2760481B2
Authority
JP
Japan
Prior art keywords
superconducting
superconducting wire
circuit element
inductance
output buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7117158A
Other languages
Japanese (ja)
Other versions
JPH08316537A (en
Inventor
晴弘 長谷川
良信 樽谷
信之 杉井
宇紀 樺沢
徳海 深沢
一正 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7117158A priority Critical patent/JP2760481B2/en
Publication of JPH08316537A publication Critical patent/JPH08316537A/en
Application granted granted Critical
Publication of JP2760481B2 publication Critical patent/JP2760481B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Measuring Magnetic Variables (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は超電導回路素子に係わ
り、特に電流の流れる向きの正負により論理値の
“1"、“0"を定める超電導論理回路に好適な構造の超
電導出力バッファ回路素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a superconducting circuit element, and more particularly to a superconducting output buffer circuit element having a structure suitable for a superconducting logic circuit which determines a logical value "1" or "0" depending on whether the current flows in a positive or negative direction. .

【0002】[0002]

【従来の技術】従来、電流の流れる向きの正負が論理値
の“1"、“0"に対応する超電導論理回路としては、ア
イ・イー・イー・イー トランザクションズ オン アッ
プライド スーパコンダクティビィティ 第2巻 199
2年 第21頁から第25頁(IEEE Transactions on Ap
plied Superconductivity, vol.2, no.1 (1992),pp.21-
25)おいて、Fig.1に示されているように、QFP(Qua
ntum Flux Parametron:量子磁束パラメトロン)として
知られており、またQFPは、フラクソイド型論理回路
の1つとしても知られている。この従来例は、QFPか
らなるコンパレータの例であるが、電流の向きを論理値
に対応させる論理回路では、該従来例のFig.1に記載さ
れているように、dc(直流)SQUID(Supercondu
cting Quantum Interference Device…超電導量子干渉
素子)が出力バッファ回路素子として用いられている。
コンパレータの演算結果は電流の向きで表わされるが、
電流の向きという信号では外部に取り出すことができな
い。しかし、電圧信号であれば外部に取り出すことが可
能となるので、信号変換器としてdc SQUIDを用
いている。dc SQUIDは、超電導閉ループと制御
線から構成され、超電導閉ループは、インダクタと二つ
のジョセフソン接合から構成される。制御線は入力部と
して機能し、入力信号電流が流れる。超電導閉ループ
は、出力部として機能し制御線と磁気的に結合して、該
超電導閉ループに生じた電圧が出力信号として外部に取
り出される。dc SQUIDを構成する超電導閉ルー
プと制御線は、上記従来例のFig.2に示されているよう
に、異なる2層の超電導層から構成されており、これら
2層の超電導層は、絶縁膜を介して形成された積層構造
となっている。上記従来例には、超電導体としてNbま
たはPb合金を用いている。NbまたはPb合金からな
る金属系の超電導回路においては、積層化プロセス技術
がほぼ確立されており、ジョセフソン接合の特性を著し
く劣化させることなく積層型のdc SQUIDの作製
を可能としている。dc SQUIDを酸化物超電導体
を用いて作製した例は、アップライド フィズィックス
レタ−ズ 第59巻 1991年 第3051頁から第3
053頁〔Applied Physics Letters, vol.59, no.23,
(1991),pp.3051-3053〕において提案されている。dc
SQUIDは積層型であるが、同文献の第3051頁左半面
第14行から第33行に記載されているように、酸化物超電
導体を積層化するプロセスは種々の問題を抱えており、
未だ技術的に確立された段階には至っていない。
2. Description of the Related Art Conventionally, as a superconducting logic circuit in which the sign of the direction of current flow corresponds to a logical value of "1" or "0", IEE Transactions on Update Superconductivity has been proposed. Volume 2 199
Year 2 pp. 21 to 25 (IEEE Transactions on Ap
plied Superconductivity, vol.2, no.1 (1992), pp.21-
25) Then, as shown in Fig. 1, QFP (Qua
It is known as ntum Flux Parametron (Quantum Flux Parametron), and QFP is also known as one of the fluxoid type logic circuits. This conventional example is an example of a comparator composed of a QFP, but in a logic circuit for making the direction of current correspond to a logical value, as shown in FIG. 1 of the conventional example, a dc (direct current) SQUID (Supercondu
A cting Quantum Interference Device (superconducting quantum interference device) is used as an output buffer circuit element.
The operation result of the comparator is expressed by the direction of the current.
The signal of the direction of the current cannot be taken out. However, since a voltage signal can be extracted to the outside, a dc SQUID is used as a signal converter. The dc SQUID is composed of a superconducting closed loop and a control line, and the superconducting closed loop is composed of an inductor and two Josephson junctions. The control line functions as an input section, and an input signal current flows. The superconducting closed loop functions as an output unit and is magnetically coupled to a control line, and a voltage generated in the superconducting closed loop is taken out as an output signal. The superconducting closed loop and the control line constituting the dc SQUID are composed of two different superconducting layers, as shown in Fig. 2 of the above-mentioned conventional example, and these two superconducting layers are formed by insulating films. It has a laminated structure formed through the interposition. In the above conventional example, an Nb or Pb alloy is used as the superconductor. In a metal-based superconducting circuit made of an Nb or Pb alloy, a lamination process technology has been almost established, and it is possible to produce a laminated dc SQUID without significantly deteriorating the characteristics of a Josephson junction. An example in which dc SQUID was fabricated using an oxide superconductor is described in Applied Fixix.
Letters Vol. 59, 1991, pp. 3051 to 3
053 [Applied Physics Letters, vol.59, no.23,
(1991), pp. 3051-3053]. dc
Although the SQUID is a stacked type, the process of stacking oxide superconductors has various problems as described in the same document, page 3051, left half, line 14 to line 33,
It has not yet reached a technically established stage.

【0003】[0003]

【発明が解決しようとする課題】電流の流れる向きの正
負により論理値の“1"、“0"を定める超電導論理回路
においては、演算結果を外部に出力するために、dc
SQUIDを出力バッファ回路素子として用いている。
上記従来技術においては、dc SQUIDの構造は、
いずれも超電導閉ループと制御線を2層の超電導層で構
成した積層型であり、超電導閉ループと制御線を1層の
超電導層で構成した平面型構造については全く考慮がな
されていなかった。これは、平面型では一般に制御線と
超電導閉ループの磁気結合が積層型よりも小さくなると
考えられていたためである。磁気結合の大きさは、おお
よそインダクタを形成する2本の超電導線の間隔、すな
わち上記の従来例では、制御線と超電導閉ループのイン
ダクタ部の間隔で決まるが、積層型ではこれが2層の超
電導層の間に介在する絶縁膜の厚さに相当するため、そ
の膜厚を薄くすることにより容易に1μm以下の短い間
隔を実現することができる。これに対し平面型では、上
記の間隔は1層の超電導膜のエッチング加工精度に依存
する。そこでこれまでは、通常の作製プロセスにおいて
は1μm以下の狭い間隔の実現が難しいことから、平面
型のdc SQUIDでは十分な大きさの磁気結合は得
られないと考えられていた。したがって、平面型につい
ては最適な素子構造およびそれが回路素子として適用可
能か否かについての検討はなされておらず、特に2本の
超電導線の線幅や間隔等に関する詳細な考察は全くなさ
れていなかった。また、特に金属系超電導回路では積層
化技術が確立されているため、dc SQUIDとして
は積層型で十分であり、あえて平面型構造を検討する必
要もなかった、というのがこれまでに平面型が考慮され
なかった理由の一つでもある。本発明の目的は、上記従
来技術において考慮されていなかった平面型のdcSQ
UIDにおいて、簡単な平面構造で、回路素子として適
用可能な大きさの磁気結合を有する高性能の超電導出力
バッファ回路素子を提供することにある。
In a superconducting logic circuit in which the logic values "1" and "0" are determined by the sign of the direction in which the current flows, dc is required to output the operation result to the outside.
The SQUID is used as an output buffer circuit element.
In the above prior art, the structure of the dc SQUID is:
Each of them is a laminated type in which the superconducting closed loop and the control line are constituted by two superconducting layers, and no consideration is given to a planar structure in which the superconducting closed loop and the control line are constituted by one superconducting layer. This is because the magnetic coupling between the control line and the superconducting closed loop is generally considered to be smaller in the planar type than in the stacked type. The magnitude of the magnetic coupling is roughly determined by the distance between the two superconducting wires forming the inductor, that is, in the above-described conventional example, the distance between the control line and the inductor portion of the superconducting closed loop. Since the thickness is equivalent to the thickness of the insulating film interposed therebetween, a short interval of 1 μm or less can be easily realized by reducing the thickness. On the other hand, in the case of the planar type, the above-mentioned interval depends on the etching accuracy of the single superconducting film. So far, it has been thought that it is difficult to achieve a sufficiently large magnetic coupling with a planar dc SQUID because it is difficult to realize a narrow interval of 1 μm or less in a normal manufacturing process. Accordingly, no study has been made on the optimum element structure of the planar type and whether or not it can be applied as a circuit element. In particular, detailed considerations regarding the line width and spacing of two superconducting wires have been made at all. Did not. In addition, since the lamination technology has been established especially for metal-based superconducting circuits, the lamination type is sufficient for the dc SQUID, and there was no need to consider a planar type structure. This is one of the reasons not considered. An object of the present invention is to provide a planar dcSQ which has not been considered in the prior art.
It is an object of the present invention to provide a high-performance superconducting output buffer circuit element having a simple planar structure and a magnetic coupling of a size applicable as a circuit element.

【0004】[0004]

【課題を解決するための手段】上記本発明の目的を達成
するために、本発明は特許請求の範囲に記載のような構
成とするものである。すなわち、本発明は請求項1に記
載のように、第1の超電導線を含む入力部と、第2の超
電導線を含む出力部とにより構成され、上記第1の超電
導線と第2の超電導線は同一平面上に配設され、上記出
力部はインダクタと二つのジョセフソン接合を有する超
電導閉ループを有し、上記第2の超電導線が上記超電導
閉ループのインダクタであり、上記第1の超電導線が第
2の超電導線に磁気的に結合する制御線であり、上記第
1の超電導線と第2の超電導線の線幅を0.5μm以上
3.5μm以下、かつ第1の超電導線と第2の超電導線
の間隔を0.5μm以下にして、上記第1の超電導線と
第2の超電導線の相互インダクタンスの値を0.15
(pH/square)以上に設定した超電導出力バッ
ファ回路素子とするものである。
Means for Solving the Problems In order to achieve the object of the present invention, the present invention is configured as described in the claims. That is, the present invention comprises an input unit including a first superconducting wire and an output unit including a second superconducting wire, wherein the first superconducting wire and the second superconducting wire are provided. lines are disposed on the same plane, out the
The force section has an inductor and two Josephson junctions.
A conductive closed loop, wherein the second superconducting wire is
A closed loop inductor, wherein the first superconducting wire is
A control line magnetically coupled to the second superconducting wire.
The line width of the first superconducting wire and the second superconducting wire is 0.5 μm or more
3.5 μm or less, and a first superconducting wire and a second superconducting wire
The distance between the first superconducting wire and the first superconducting wire is set to 0.5 μm or less.
The value of the mutual inductance of the second superconducting wire is 0.15.
(PH / square) or higher .

【0005】[0005]

【作用】本発明の超電導出力バッファ回路素子は、入力
部と出力部からなり、入力部と出力部は、それぞれ第1
の超電導線、第2の超電導線を少なくとも含んで構成さ
れる。超電導線は、それ自体でインダクタンスを有し、
第1の超電導線と第2の超電導線の磁気結合の程度、す
なわち両者の相互インダクタンスが超電導出力バッファ
回路素子としての動作性能を決める。したがって、積層
型、平面型それぞれについて上記の相互インダクタンス
を求め、これを比較すればその有用性が判断できること
になる。まず、従来の積層型の場合について説明する。
グランドプレーン上の高さhに、線幅w2、厚さt2の第
2の超電導線が存在し、間隔sを隔ててその上に線幅w
1、厚さt1の第1の超電導線を存在させ相互インダクタ
ンスを求める。超電導線の線幅については、レジストパ
ターンのリソグラフィ限界を考慮してw2=2w1、超電
導体は酸化物超電導体を用いるものとして、磁場侵入長
λ=0.14μm、超電導線の膜厚は磁場侵入長以上で
あり、かつ微細パターン形成を考慮して可能な限り薄い
ものとしてt1=t2=0.2μmとする。この時、第1
の超電導線の自己インダクタンスL11、第2の超電導線
の自己インダクタンスL22、両者の相互インダクタンス
12の、第2の超電導線の線幅w2についての依存性を
図3(a)に、第1と第2の超電導線との間隔sについて
の依存性を図3(b)に示す。ただし、図3(a)では、第
1と第2の超電導線との間隔s=1μmとし、図3(b)
では、第2の超電導線の線幅w2=10μmとし、さら
に、いずれも高さh=1μmとした。また、square(ス
クエア)は線幅w2を一辺とした正方形を単位とした。
上記従来例のQFPのようなフラクソイド型論理回路で
は、一般にレイアウト設計上、square当たりの自己イン
ダクタンスは小さい方が望ましい。この自己インダクタ
ンスの典型的な値としては、L22=0.5〜1.0〔pH
(ピコ・ヘンリー)/square〕程度である。この時、図
3(a)より相互インダクタンスの値はM12=0.2〜0.
6〔pH/square〕となる。次に、本発明の平面型につ
いて説明する。グランドプレーン上の高さhに、線幅w
1、厚さt1の第1の超電導線が存在し、第1と第2の超
電導線間隔sを隔てて同一平面上、すなわち同じ高さh
に、線幅w2、厚さt2の第2の超電導線を存在させて相
互インダクタンスを求める。超電導線の線幅wおよび厚
さtは第1の超電導線、第2の超電導線共に等しいとし
てw1=w2=w、t1=t2=tとする。磁場侵入長λ、
超電導線の膜厚tは、上記積層型の場合と等しいとし
て、それぞれλ=0.14μm、t=0.2μmとする。
また、第1の超電導線の自己インダクタンスをL11、第
2の超電導線の自己インダクタンスをL22、両者の相互
インダクタンスをM12とする。構造の対称性から第1の
超電導線の自己インダクタンスL11と、第2の超電導線
の自己インダクタンスL22は等しくなる(L11=L22)。
この時、自己インダクタンスL11と相互インダクタンス
12に関し、第1と第2の超電導線の線幅wについての
依存性を図2(a)に、超電導線の間隔sについての依存
性を図2(b)に示す。ただし、図2(a)では間隔s=
0.2μmとし、図2(b)では線幅w=2μmとし、さ
らに、いずれも高さh=1μmとした。また、squareは
一辺がwの正方形を単位とした。 これより、線幅wが
0.5μm以上3.5μm以下、かつ間隔sが0.5μm
以下の場合では相互インダクタンスM12は0.15〔p
H/square〕以上、すなわち、およそ0.2〔pH/squ
are〕となることが分かる。上記従来の積層型と本発明
の平面型とを比較すると、平面型においては2本の超電
導線の線幅を0.5μm以上3.5μm以下、かつ間隔を
0.5μm以下とすれば、相互インダクタンスの値は積
層型の場合の最小値0.2〔pH/square〕に等しいこ
とになる。積層型構造では回路素子動作が得られている
ことから、この磁気結合の大きさは回路素子として適用
可能な範囲にあることになり、これにより上記平面型の
本発明の超電導出力バッファ回路素子を実現することが
でき、本発明の目的が達成される。また、本発明の平面
型の超電導出力バッファ回路素子については、図2(a)
より最適な構成の範囲が存在することが分かる。すなわ
ち、図2(a)において、自己インダクタンスL11は線幅
wに関して単調増加であるため、自己インダクタンスを
低減するためには線幅wはできるだけ小さい方が望まし
いことになる。しかし一方、相互インダクタンスM
12は、線幅wに関して極大値を有し、w=1.5μmの
時極大となることから、磁気結合を強め、大きな相互イ
ンダクタンスを得るためには線幅w=1.5μmの近
傍、例えば、0.5μm以上3.5μm以下とすることが
望ましい。さらにまた、相互インダクタンスM12が0.
2〔pH/square〕以上という強い磁気結合を得るため
の最適な条件は、線幅wが0.8μm以上2.8μm以下
である。また、特に超電導出力バッファ回路素子として
dc SQUIDを用いる際、上記のインダクタンスの
値は適切な大きさであるといえる。すなわち、dc S
QUIDは超電導閉ループと制御線から構成され、超電
導閉ループはインダクタと二つのジョセフソン接合を少
なくとも含んで構成されるが、dc SQUIDが十分
な大きさの入力感度および出力電圧を有するためには、
そのインダクタンスLとジョセフソン接合の最大超電導
電流Imは、次の2条件を満足しなければならない。第
1は、十分な大きさの入力感度を得るための条件であ
り、LIm=0.1〜0.4〔pH・mA〕。第2は、雑
音レベルを越える大きさの出力信号を得るための条件で
あり、Im≧0.05〔mA〕。したがって、インダク
タンスLは、およそ8〔pH〕以下に抑えなければなら
ないことになる。ところで、上記のように平面型におい
て2本の超電導線の線幅を0.5μm以上3.5μm以
下、かつ間隔を0.5μm以下とすれば、図2(a)、
(b)より自己インダクタンスを1〔pH/square〕以下
に抑えることができる。また、超電導閉ループは、最小
長さ8〔square〕で形成できるので、これよりインダク
タンスLは8〔pH〕以下となり、これより回路素子と
して適用可能な平面型構造の超電導出力バッファ回路素
子を実現することができる。本発明は請求項1に記載の
ように、第1の超電導線を少なくとも含む入力部と、第
2の超電導線を少なくとも含む出力部とにより構成さ
れ、上記第1の超電導線と第2の超電導線は同一平面上
に配設され、上記第1の超電導線と第2の超電導線の線
幅および間隔を調整することによって両者の磁気結合の
度合、すなわち両者の相互インダクタンスの値を、回路
素子として適用可能な範囲に設定して超電導出力バッフ
ァ回路素子を構成するものである。このように構成する
と、例えば、図2(a)に示されるように、相互インダ
クタンスM12は線幅wに関して極大値を示し、w=1.
5μmの時極大となることから、磁気結合を強め、大き
な相互インダクタンスを得るためには、例えば0.5μ
m以上、3.5μm以下とすればよく、また、超電導線
の線幅wを0.8μm〜2.8μmに調整することによ
り、相互インダクタンスM12が0.2〔pH/square〕
以上という強い磁気結合が得られるので高性能の平面型
の超電導出力バッファ回路素子が実現できる効果があ
る。また、本発明は請求項に記載のように、第1の超
電導線と第2の超電導線の線幅を0.5μm以上、3.5
μm以下となし、かつ第1の超電導線と第2の超電導線
の間隔を0.5μm以下に設定するという極めて簡易な
パターンの1層の超電導層によって構成することによ
、回路素子として適用可能な強い磁気結合を有する超
電導出力バッファ回路素子を容易に作製することができ
る。また、本発明は請求項に記載のように、第2の超
電導線を少なくとも含む出力部は、インダクタと二つの
ジョセフソン接合を有する超電導閉ループからなり、上
記第2の超電導線を上記超電導閉ループのインダクタと
なし、第1の超電導線を少なくとも含む入力部は、該入
力部を構成する第1の超電導線を、上記超電導閉ループ
のインダクタである第2の超電導線に磁気的に結合する
制御線とする構造としているので、例えば、図1に示す
ように、超電導線の線幅は、いずれも2μm、間隔は
0.2μmであり、近接していることから互いに強い磁
気結合をしており、相互インダクタンスM12=0.5
〔pH〕を示し、またインダクタ12、13、14、1
5の自己インダクタンスは、それぞれ1.6〔pH〕、
0.8〔pH〕、0.8〔pH〕、3.2〔pH〕であ
り、超電導閉ループ18の全自己インダクタンスはこれ
らの和でありLtotal=6.4〔pH〕とすることができ
る。この相互インダクタンスおよび全自己インダクタン
スの値は、dc SQUIDとして十分に適用可能な範
囲であり、極めて簡易な構造で磁気結合の極めて強い高
性能の超電導出力バッファ回路素子を容易に得ることが
できる。
The superconducting output buffer circuit element of the present invention comprises an input section and an output section, and the input section and the output section are respectively provided with a first
, And at least a second superconducting wire. A superconducting wire has its own inductance,
The degree of magnetic coupling between the first superconducting wire and the second superconducting wire, that is, the mutual inductance of both, determines the operating performance as a superconducting output buffer circuit element. Therefore, the above-mentioned mutual inductance is obtained for each of the stacked type and the planar type, and the usefulness thereof can be determined by comparing them. First, a case of a conventional laminated type will be described.
At a height h on the ground plane, there is a second superconducting wire having a line width w 2 and a thickness t 2 , and a line width w above the second superconducting line at an interval s.
1, determine the mutual inductance in the presence of the first superconducting wire having a thickness of t 1. The line width of the superconducting wire is w 2 = 2w 1 in consideration of the lithography limit of the resist pattern, the superconductor uses an oxide superconductor, the magnetic field penetration length λ = 0.14 μm, and the film thickness of the superconducting wire is T 1 = t 2 = 0.2 μm, which is longer than the magnetic field penetration length and is as thin as possible in consideration of the formation of a fine pattern. At this time, the first
Self-inductance L 11 of the superconducting wire, a second superconducting wire self-inductance L 22, of both the mutual inductance M 12 of the dependence of the line width w 2 of the second superconducting line in FIG. 3 (a), FIG. 3B shows the dependence of the distance s between the first and second superconducting wires. However, in FIG. 3A, the distance s = 1 μm between the first and second superconducting wires is set, and FIG.
Then, the line width w 2 of the second superconducting wire was set to 10 μm, and the height h was set to 1 μm in each case. In addition, square is a unit having a line width w 2 as one side.
In a fluxoid type logic circuit such as the above-described conventional QFP, it is generally desirable that the self inductance per square be small in terms of layout design. Typical values for this self-inductance, L 22 = 0.5 to 1.0 [pH
(Pico Henry) / square]. At this time, as shown in FIG. 3A, the value of the mutual inductance is M 12 = 0.2 to 0.2.
6 [pH / square]. Next, the flat type of the present invention will be described. The height h on the ground plane and the line width w
1 , a first superconducting wire having a thickness of t 1 exists on the same plane, that is, at the same height h, at a distance s between the first and second superconducting wires.
Then, a mutual inductance is obtained by using a second superconducting wire having a line width w 2 and a thickness t 2 . Line width w and thickness t of the superconducting wire is a first superconducting wire, and are both equal to the second superconducting wire w 1 = w 2 = w, t 1 = t 2 = t. Magnetic field penetration length λ,
Assuming that the film thickness t of the superconducting wire is equal to that of the above-mentioned laminated type, λ is 0.14 μm and t is 0.2 μm, respectively.
Also, the self-inductance of the first superconducting wire L 11, a second superconducting wire self inductance L 22, the mutual inductance of both the M 12. A self-inductance L 11 of the first superconducting wire from the symmetry of the structure, the self-inductance L 22 of the second superconducting line is equal (L 11 = L 22).
When this relates self-inductance L 11 and mutual inductance M 12, the dependence of the line width w of the first and second superconducting line in FIG. 2 (a), FIG dependence on the spacing s of the superconducting wire 2 It is shown in (b). However, in FIG.
In FIG. 2B, the line width w was 2 μm, and the height h was 1 μm. Further, the square is a unit of a square with one side being w. Accordingly, the line width w is 0.5 μm or more and 3.5 μm or less, and the interval s is 0.5 μm.
Mutual inductance M 12 in the following cases 0.15 [p
H / square] or more, that is, about 0.2 [pH / squ
are]. Comparing the above-mentioned conventional laminated type with the planar type of the present invention, if the line width of the two superconducting wires is 0.5 μm to 3.5 μm and the interval is 0.5 μm or less, mutual The inductance value is equal to the minimum value of 0.2 [pH / square] in the case of the stacked type. Since the circuit element operation is obtained in the laminated structure, the magnitude of this magnetic coupling is in a range applicable as a circuit element, and thereby, the planar type superconducting output buffer circuit element of the present invention is used. And the object of the present invention is achieved. The planar superconducting output buffer circuit element of the present invention is shown in FIG.
It can be seen that there is a more optimal configuration range. That is, in FIG. 2 (a), the order self-inductance L 11 is a monotonically increasing with respect to the line width w, the line width w in order to reduce the self-inductance will be as small as possible is desirable. However, on the other hand, the mutual inductance M
12 has a maximum value with respect to the line width w and becomes a maximum when w = 1.5 μm. Therefore, in order to strengthen magnetic coupling and obtain a large mutual inductance, the vicinity of the line width w = 1.5 μm, for example, , 0.5 μm or more and 3.5 μm or less. Furthermore, the mutual inductance M 12 is 0.
The optimum condition for obtaining a strong magnetic coupling of 2 [pH / square] or more is that the line width w is 0.8 μm or more and 2.8 μm or less. In particular, when a dc SQUID is used as a superconducting output buffer circuit element, it can be said that the value of the inductance is appropriate. That is, dc S
The QUID is composed of a superconducting closed loop and a control line, and the superconducting closed loop is composed of at least an inductor and two Josephson junctions.
The inductance L and the maximum superconducting current Im of the Josephson junction must satisfy the following two conditions. The first is a condition for obtaining a sufficiently large input sensitivity, LIm = 0.1 to 0.4 [pH · mA]. The second is a condition for obtaining an output signal having a magnitude exceeding the noise level, and Im ≧ 0.05 [mA]. Therefore, the inductance L must be suppressed to about 8 [pH] or less. By the way, if the line width of the two superconducting wires in the planar type is 0.5 μm or more and 3.5 μm or less and the interval is 0.5 μm or less, as shown in FIG.
From (b), the self-inductance can be suppressed to 1 [pH / square] or less. Further, since the superconducting closed loop can be formed with a minimum length of 8 [square], the inductance L becomes 8 [pH] or less, thereby realizing a superconducting output buffer circuit element having a planar structure applicable as a circuit element. be able to. The present invention comprises an input section including at least a first superconducting wire and an output section including at least a second superconducting wire, wherein the first superconducting wire and the second superconducting wire are provided. The wires are arranged on the same plane, and the degree of magnetic coupling between the first superconducting wire and the second superconducting wire is adjusted by adjusting the line width and interval of the wires, that is, the value of the mutual inductance between the two wires. The superconducting output buffer circuit element is configured by setting the range as applicable. With this configuration, for example, as shown in FIG. 2 (a), the mutual inductance M 12 indicates a maximum value with respect to the line width w, w = 1.
Since it becomes a maximum at 5 μm, in order to strengthen magnetic coupling and obtain a large mutual inductance, for example, 0.5 μm
m and 3.5 μm or less, and by adjusting the line width w of the superconducting wire to 0.8 μm to 2.8 μm, the mutual inductance M 12 becomes 0.2 [pH / square].
Since the strong magnetic coupling described above is obtained, there is an effect that a high-performance planar superconducting output buffer circuit element can be realized. Further, the present invention is as claimed in claim 1, the line width of the first superconducting line and the second superconducting wire 0.5μm or more, 3.5
μm or less and no, and can be applied to distance between the first superconducting line and the second superconducting wire by forming the first layer superconducting layer of a very simple pattern that is set to 0.5μm or less, as circuitry element A superconducting output buffer circuit element having strong magnetic coupling can be easily manufactured. Further, the present invention is as claimed in claim 1, the output portion including at least a second superconducting wire consists superconducting closed loop having an inductor and two Josephson junctions, the superconducting closed loop the second superconducting wire And an input unit including at least a first superconducting wire, a control line for magnetically coupling the first superconducting wire constituting the input unit to a second superconducting wire which is an inductor of the superconducting closed loop. For example, as shown in FIG. 1, the line width of each superconducting wire is 2 μm, the interval is 0.2 μm, and since they are close to each other, they have strong magnetic coupling with each other. Mutual inductance M 12 = 0.5
[PH], and inductors 12, 13, 14, 1
5 have 1.6 [pH],
The values are 0.8 [pH], 0.8 [pH], and 3.2 [pH], and the total self-inductance of the superconducting closed loop 18 is the sum of these, so that Ltotal = 6.4 [pH]. The value of the mutual inductance and the total self-inductance is sufficiently applicable range as a dc SQUID, it is possible to obtain a very strong performance of the superconducting output buffer circuit element of the magnetic coupling easily with a simple structure Te because very .

【0006】[0006]

【実施例】以下に本発明の実施例を挙げ、図面を用いて
さらに詳細に説明する。図1(a)および(b)は、本
実施例で作製した平面型構造の超電導出力バッファ回路
素子〔dc SQUID〕の構成の一例を示す模式図お
よびその等価回路図を示し、図4(a)〜(g)は上記
超電導出力バッファ回路素子の作製過程を示す工程図で
ある。なお、ジョセフソン接合としてはステップエッジ
型接合を用いた。まず、図4(a)〜(g)を用いて、
本実施例における平面型構造の超電導出力バッファ回路
素子の作製方法について説明する。第1のSrTiO3
板41上に、ステップを形成するために、Si(シリコ
ン)膜42と、有機レジスト膜43の2層膜を成膜した
〔図4(a)〕。次に、光リソグラフィにより、基板の半
平面を露光、現像し、有機レジスト膜43aの存在する
領域と、そうでない領域の境界が、基板の中央部に一直
線状に形成されるようにパターニングした〔図4
(b)〕。次に、有機レジスト膜43aをマスクとして、
SF6ガスを用いてSi膜42をエッチングし、Si膜4
2aを形成した〔図4(c)〕。次に、有機レジスト膜4
3aを除去した後、今度は、Si膜42aをマスクとし
て、Ar+O2イオンにより第1のSrTiO3基板41を
エッチングし、高さ300nmのステップ44を形成し
た〔図4(d)〕。次に、Si膜42aを除去した後、
レーザ蒸着法を用いて、 YBa2Cu37酸化物超電導
薄膜45を、200nmの厚さに成膜した〔第4図
(e)〕。次に、電子線レジストを塗布し、電子線リソグ
ラフィを用いて、レジストパターンを形成した後、Ar
イオンエッチングにより図1に示したYBa2Cu37
化物超電導薄膜45からなる超電導線である制御線(第
1の超電導線)11および超電導閉ループ(第2の超電
導線)18のパターンを形成した。次に、グランドプレ
ーンを形成するために、第2のSrTiO3基板46の上
に、上記と同様のレーザ蒸着法を用いて、 YBa2Cu3
7酸化物超電導薄膜47を300nmの膜厚に成膜し
た〔図4(f)〕。次に、YBa2Cu37酸化物超電導薄
膜47上に、CaF2膜48を1μmの厚さに成膜した
〔図4(g)〕。さらに、第1のSrTiO3基板41と第
2のSrTiO3基板46を、その成膜した面が互いに接
するように張り合わせ、CaF2膜48を層間絶縁膜とし
たグランドプレーンを有するdc SQUIDを作製し
た。図1において、制御線11は第1の超電導線に対応
し、超電導出力バッファ回路素子の入力部を形成する。
超電導閉ループ18は、中央に一辺2μmの正方形のホ
ールを有し、一辺2μm角のsquare8個から構成されて
おり、二つのジョセフソン接合16、17と、インダク
タ12、13、14、15からなる。インダクタ12
は、第2の超電導線に対応し、超電導閉ループ18は、
超電導出力バッファ回路素子の出力部を形成する。制御
線11とインダクタ12は上記作製工程からも明らかな
ように同一平面上に存在している。これらの線幅は、い
ずれも2μm、間隔は0.2μmであり、近接している
ことから互いに磁気結合しており、相互インダクタンス
12=0.5〔pH〕を示した。 インダクタ12、1
3、14、15の自己インダクタンスは、 それぞれ
1.6〔pH〕、0.8〔pH〕、0.8〔pH〕、3.2
〔pH〕であり、超電導閉ループ18の全自己インダク
タンスはこれらの和でありLtotal=6.4〔pH〕とな
った。この相互インダクタンスおよび全自己インダクタ
ンスの大きさはdc SQUIDがの動作可能な値であ
り、回路素子として適用可能な値であった。上記超電導
出力バッファ回路素子の作製工程では、積層化プロセス
が含まれていない。したがって、第1のSrTiO3基板
41の上に形成したYBa2Cu37酸化物超電導薄膜4
5の超電導特性は何ら劣化することなく、超電導臨界温
度90K、77Kにおける超電導臨界電流密度5×10
6〔A/cm2〕と良好な特性を示した。これは、第2の
SrTiO3基板46上に形成したYBa2Cu37酸化物超
電導薄膜47と同様の値であった。また、ジョセフソン
接合の特性についても、77Kにおける電流−電圧特性
がRSJ(Resistively Shunted Junction)モデルにした
がい、最大超電導電流Icと、接合抵抗Rnの積が0.
1mVである良好な特性を示した。すなわち、積層化プ
ロセスを含まず、1層の超電導層で構成したことによ
り、良好な超電導特性を有するdc SQUIDを容易
に製造することができた。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in more detail with reference to the drawings. FIGS. 1A and 1B are a schematic diagram showing an example of a configuration of a superconducting output buffer circuit element [dc SQUID] having a planar structure manufactured in this embodiment and an equivalent circuit diagram thereof. 3) to 3 (g) are process diagrams showing a process for manufacturing the superconducting output buffer circuit element. Note that a step-edge type junction was used as the Josephson junction. First, using FIGS. 4A to 4G,
A method for manufacturing a superconducting output buffer circuit element having a planar structure according to this embodiment will be described. On the first SrTiO 3 substrate 41, a two-layer film of an Si (silicon) film 42 and an organic resist film 43 was formed to form steps (FIG. 4A). Next, by photolithography, the half-plane of the substrate was exposed and developed, and patterned so that the boundary between the region where the organic resist film 43a was present and the region where the organic resist film 43a was not formed was formed straight at the center of the substrate [ FIG.
(b)]. Next, using the organic resist film 43a as a mask,
Etching the Si film 42 using SF 6 gas,
2a was formed [FIG. 4 (c)]. Next, the organic resist film 4
After removing 3a, this time, the first SrTiO 3 substrate 41 was etched with Ar + O 2 ions using the Si film 42a as a mask to form a step 44 having a height of 300 nm [FIG. 4 (d)]. Next, after removing the Si film 42a,
A YBa 2 Cu 3 O 7 oxide superconducting thin film 45 was formed to a thickness of 200 nm by laser vapor deposition [FIG.
(e)]. Next, an electron beam resist is applied, and a resist pattern is formed using electron beam lithography.
Patterns of a control line (first superconducting wire) 11 and a superconducting closed loop (second superconducting wire) 18 which are superconducting wires made of the YBa 2 Cu 3 O 7 oxide superconducting thin film 45 shown in FIG. 1 are formed by ion etching. did. Next, in order to form a ground plane, YBa 2 Cu 3 is formed on the second SrTiO 3 substrate 46 by using the same laser deposition method as described above.
An O 7 oxide superconducting thin film 47 was formed to a thickness of 300 nm (FIG. 4F). Next, a CaF 2 film 48 was formed to a thickness of 1 μm on the YBa 2 Cu 3 O 7 oxide superconducting thin film 47 [FIG. 4 (g)]. Further, the first SrTiO 3 substrate 41 and the second SrTiO 3 substrate 46 were bonded together so that the surfaces on which the films were formed were in contact with each other, and a dc SQUID having a ground plane using the CaF 2 film 48 as an interlayer insulating film was produced. . In FIG. 1, a control line 11 corresponds to a first superconducting line and forms an input of a superconducting output buffer circuit element.
The superconducting closed loop 18 has a square hole with a side of 2 μm at the center, is composed of eight squares of 2 μm on a side, and has two Josephson junctions 16 and 17 and inductors 12, 13, 14 and 15. Inductor 12
Corresponds to the second superconducting wire, and the superconducting closed loop 18
The output of the superconducting output buffer circuit element is formed. The control line 11 and the inductor 12 exist on the same plane, as is clear from the above manufacturing process. Each of these line widths was 2 μm and the interval was 0.2 μm. Since they were close to each other, they were magnetically coupled to each other, and exhibited a mutual inductance M 12 = 0.5 [pH]. Inductor 12, 1
The self-inductances of 3, 14, and 15 are 1.6 [pH], 0.8 [pH], 0.8 [pH], and 3.2, respectively.
[PH], and the total self-inductance of the superconducting closed loop 18 is the sum of these, and Ltotal = 6.4 [pH]. The magnitudes of the mutual inductance and the total self-inductance were operable values of the dc SQUID, and were applicable values as circuit elements. The manufacturing process of the superconducting output buffer circuit element does not include a lamination process. Therefore, the YBa 2 Cu 3 O 7 oxide superconducting thin film 4 formed on the first SrTiO 3 substrate 41
No. 5 superconducting critical current density 5 × 10 at superconducting critical temperatures 90K and 77K without any deterioration in superconducting characteristics
6 [A / cm 2 ], showing good characteristics. This value was similar to that of the YBa 2 Cu 3 O 7 oxide superconducting thin film 47 formed on the second SrTiO 3 substrate 46. Regarding the characteristics of the Josephson junction, the current-voltage characteristic at 77K is in accordance with the RSJ (Resistively Shunted Junction) model, and the product of the maximum superconducting current Ic and the junction resistance Rn is equal to or less than 0.
It exhibited good characteristics of 1 mV. That is, the dc SQUID having good superconducting characteristics could be easily manufactured by using a single superconducting layer without including the lamination process.

【0007】[0007]

【発明の効果】以上説明したように、本発明の超電導出
力バッファ回路素子では、入力部と出力部がそれぞれ同
一平面上に存在する2本の超電導線を少なくとも含んで
構成され、これら超電導線の線幅が0.5μm以上3.5
μm以下であり、かつ、間隔が0.5μm以下であるこ
とから、十分な強さの磁気結合が得られる。これより、
簡易な1層の超電導層で構成され、かつ回路素子として
適用可能な大きさの磁気結合を有する良好な超電導特性
の超電導出力バッファ回路素子(dc SQUID)を
容易に実現することができる。
As described above, in the superconducting output buffer circuit element of the present invention, the input section and the output section each include at least two superconducting wires existing on the same plane. Line width is 0.5 μm or more and 3.5
Since the distance is not more than μm and the interval is not more than 0.5 μm, a sufficiently strong magnetic coupling can be obtained. Than this,
It is possible to easily realize a superconducting output buffer circuit element (dc SQUID) having a good superconducting characteristic, which is constituted by a simple single superconducting layer and has a magnetic coupling of a size applicable as a circuit element.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例で例示した超電導出力バッファ
回路素子の構成および等価回路を示す図。
FIG. 1 is a diagram showing a configuration and an equivalent circuit of a superconducting output buffer circuit element exemplified in an embodiment of the present invention.

【図2】本発明の実施例で例示した超電導出力バッファ
回路素子の2本の超電導線を同一平面上に配置した時の
自己インダクタンスおよび相互インダクタンスと、上記
超電導線の線幅および間隔との関係を示す図。
FIG. 2 shows a relationship between a self-inductance and a mutual inductance when two superconducting wires of a superconducting output buffer circuit element exemplified in an embodiment of the present invention are arranged on the same plane, and a line width and a spacing of the superconducting wires. FIG.

【図3】従来の2本の超電導線を積層して配置した超電
導出力バッファ回路素子の自己インダクタンスおよび相
互インダクタンスと、上記超電導線の線幅および間隔と
の関係を示す図。
FIG. 3 is a diagram showing the relationship between the self-inductance and mutual inductance of a conventional superconducting output buffer circuit element in which two superconducting wires are stacked and arranged, and the line width and spacing of the superconducting wires.

【図4】本発明の実施例で例示した超電導出力バッファ
回路素子の作製過程を示す工程図。
FIG. 4 is a process chart showing a manufacturing process of the superconducting output buffer circuit element exemplified in the embodiment of the present invention.

【符号の説明】[Explanation of symbols]

11…制御線(第1の超電導線) 12、13、14、15…インダクタ 16、17…ジョセフソン接合 18…超電導閉ループ(第2の超電導線) 19…ステップエッジ(step edge) 20…第1の超電導線 21…第2の超電導線 22…グランドプレーン 41…第1のSrTiO3基板 42、42a…シリコン(Si)膜 43、43a…有機レジスト膜 44…ステップ 45、47…YBa2Cu37酸化物超電導薄膜 46…第2のSrTiO3基板 48…CaF2膜 L11…第1の超電導線の自己インダクタンス L22…第2の超電導線の自己インダクタンス M12…相互インダクタンス w1…第1の超電導線の線幅 w2…第2の超電導線の線幅 t1…第1の超電導線の厚さ t2…第2の超電導線の厚さ t′…グランドプレーンの厚さ h…グランドプレーン上の高さ s…第1と第2の超電導線の間隔 λ…磁場侵入長11 control line (first superconducting wire) 12, 13, 14, 15 ... inductor 16, 17 ... Josephson junction 18 ... superconducting closed loop (second superconducting wire) 19 ... step edge 20 ... first superconducting wire 21 ... second superconducting wire 22 ... ground plane 41 ... first SrTiO 3 substrate 42, 42a ... silicon (Si) film 43 and 43a ... organic resist film 44 ... step 45, 47 ... YBa 2 Cu 3 O 7 oxide superconductive thin film 46 ... self-inductance M 12 ... mutual inductance w 1 ... first second SrTiO 3 substrate 48 ... CaF 2 film L 11 ... first superconducting wire of self-inductance L 22 ... second superconducting wire line width w 2 ... thickness h ... ground of the second thickness t '... ground plane of the line width of the superconducting wire t 1 ... the first of the thickness of the superconducting wire t 2 ... the second of superconducting wire of superconducting wire Distance lambda ... penetration depth height above the lane s ... first and second superconducting wire

───────────────────────────────────────────────────── フロントページの続き (72)発明者 樺沢 宇紀 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所 中央研究所内 (72)発明者 深沢 徳海 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所 中央研究所内 (72)発明者 高木 一正 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所 中央研究所内 (56)参考文献 特開 平1−302784(JP,A) 特開 平3−198389(JP,A) IEEE TRANSACTION ON APPLIED SUPERCO NDUCTIVITY,VOL.2,N O.1,MARCH 1992,PP.21− 25 (58)調査した分野(Int.Cl.6,DB名) H01J 39/22 - 39/24 ZAA G01R 33/035 ZAA H01L 39/00 ZAA──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Uki Kabazawa 1-280 Higashi Koikekubo, Kokubunji-shi, Tokyo Inside the Central Research Laboratory, Hitachi, Ltd. In the Central Research Laboratory (72) Inventor Kazumasa Takagi 1-280 Higashi Koigakubo, Kokubunji-shi, Tokyo Inside the Central Research Laboratory Hitachi, Ltd. (56) References JP-A-1-302784 (JP, A) JP-A-3-198389 (JP, A) IEEE TRANSACTION ON APPLIED SUPERCONDUCTIVITY, VOL. 2, NO. 1, MARCH 1992, PP. 21−25 (58) Field surveyed (Int.Cl. 6 , DB name) H01J 39/22-39/24 ZAA G01R 33/035 ZAA H01L 39/00 ZAA

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】第1の超電導線を含む入力部と、第2の超
電導線を含む出力部とにより構成され、上記第1の超電
導線と第2の超電導線は同一平面上に配設され、上記出
力部はインダクタと二つのジョセフソン接合を有する超
電導閉ループを有し、上記第2の超電導線が上記超電導
閉ループのインダクタであり、上記第1の超電導線が第
2の超電導線に磁気的に結合する制御線であり、上記第
1の超電導線と第2の超電導線の線幅を0.5μm以上
3.5μm以下、かつ第1の超電導線と第2の超電導線
の間隔を0.5μm以下にして、上記第1の超電導線と
第2の超電導線の相互インダクタンスの値を0.15
(pH/square)以上に設定することを特徴とす
る超電導出力バッファ回路素子。
1. An input section including a first superconducting wire and an output section including a second superconducting wire, wherein the first superconducting wire and the second superconducting wire are disposed on the same plane. Out above
The force section has an inductor and two Josephson junctions.
A conductive closed loop, wherein the second superconducting wire is
A closed loop inductor, wherein the first superconducting wire is
A control line magnetically coupled to the second superconducting wire.
The line width of the first superconducting wire and the second superconducting wire is 0.5 μm or more
3.5 μm or less, and a first superconducting wire and a second superconducting wire
The distance between the first superconducting wire and the first superconducting wire is set to 0.5 μm or less.
The value of the mutual inductance of the second superconducting wire is 0.15.
(PH / square) or more .
JP7117158A 1995-05-16 1995-05-16 Superconducting output buffer circuit element Expired - Fee Related JP2760481B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7117158A JP2760481B2 (en) 1995-05-16 1995-05-16 Superconducting output buffer circuit element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7117158A JP2760481B2 (en) 1995-05-16 1995-05-16 Superconducting output buffer circuit element

Publications (2)

Publication Number Publication Date
JPH08316537A JPH08316537A (en) 1996-11-29
JP2760481B2 true JP2760481B2 (en) 1998-05-28

Family

ID=14704895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7117158A Expired - Fee Related JP2760481B2 (en) 1995-05-16 1995-05-16 Superconducting output buffer circuit element

Country Status (1)

Country Link
JP (1) JP2760481B2 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE TRANSACTION ON APPLIED SUPERCONDUCTIVITY,VOL.2,NO.1,MARCH 1992,PP.21−25

Also Published As

Publication number Publication date
JPH08316537A (en) 1996-11-29

Similar Documents

Publication Publication Date Title
US4554567A (en) Superconductive integrated circuit incorporating a magnetically controlled interferometer
JPS6059754B2 (en) superconducting device
US20050062131A1 (en) A1/A1Ox/A1 resistor process for integrated circuits
JP2749048B2 (en) Superconducting quantum interferometer
JP2760481B2 (en) Superconducting output buffer circuit element
JP2780473B2 (en) DC-SQUID element and method of manufacturing the same
JP3123164B2 (en) Superconducting device
JPH05102547A (en) Manufacture of josephson integrated circuit device
JP2812060B2 (en) SQUID
JP2740460B2 (en) Superconducting circuit
Hasegawa et al. YBa2Cu3O7 step‐edge dc SQUID with coplanar control lines
US5883051A (en) High Tc superconducting Josephson junction element
JP3232733B2 (en) Superconducting quantum interference device
JP2879010B2 (en) Superconducting element
JP3024400B2 (en) Josephson junction device and method of manufacturing the same
Shimizu et al. Performance of DC SQUIDs fabricated on 4-inch silicon wafer
JP2994304B2 (en) Superconducting integrated circuit and method of manufacturing superconducting integrated circuit
JP2829173B2 (en) Superconducting element
JPH05160453A (en) Superconductive quantum interference device
JPH06140678A (en) Josephson junction element and method of manufacturing the same
JP2989943B2 (en) Superconducting integrated circuit manufacturing method
JP2790079B2 (en) Oxide superconducting circuit
JP2656364B2 (en) Superconducting element manufacturing method
JP2943293B2 (en) DC-SQUID magnetometer
JPH1140866A (en) Oxide superconducting logic circuit device

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees