JP2764425B2 - 薄膜トランジスタの作製方法 - Google Patents

Description

【発明の詳細な説明】 『産業上の利用分野』 本発明は非単結晶半導体薄膜を用いた薄膜トランジス
タ（以下にTFTともいう）及びその製造方法に関するも
のであり、特に液晶ディスプレー，イメージセンサー等
に適用可能な高速応答性を持つ薄膜トランジスタに関す
る。

『従来の技術』 最近、化学的気相法等によって、作製された非単結晶
半導体薄膜を利用した薄膜トランジスタが注目されてい
る。

この薄膜トランジスタは、絶縁性基板上に前述の如く
化学的気相法等を用いて形成されるので、その作製雰囲
気温度が最高で450℃程度と低温で形成でき、安価なソ
ーダガラス，ホウケイ酸ガラス等を基板として用いるこ
とができる。

この薄膜トランジスタは電界効果型であり、いわゆる
MOSFETと同様の機能を有しているが、前述の如く安価な
絶縁性基板上に低温で形成でき、さらにその作製する最
大面積は薄膜半導体を形成する装置の寸法にのみ限定さ
れるもので、容易に大面積基板上にトランジスタを作製
できるという利点を持っていた。このため多量の画素を
持つマトリクス構造の液晶ディスプレーのスイッチング
素子や一次元又は二次元のイメージセンサ等のスイッチ
ング素子として極めて有望である。

この従来より知られたTFTの代表的な構造を第２図に
概略的に示す。

（21）はガラスよりなる絶縁性基板であり、（22）は
非単結晶半導体よりなる薄膜半導体、（23），（24）は
ソースドレイン領域で、（25），（26）はソースドレイ
ン電極、（27）はゲート絶縁膜で（28）はゲート電極で
ある。このように構成された薄膜トランジスタはゲート
電極（28）に電圧を加えることにより、ソースドレイン
（23），（24）間に流れる電流を調整するものである。

この時、この薄膜トランジスタの応答速度は次式で与
えられる。

Ｓ＝μ・V/L² ここでＬはチャネル長，μはキャリアの移動度,Vはゲ
ート電圧。

この薄膜トランジスタに用いられる非単結晶半導体層
は半導体層中に多量の結晶粒界等を含んでおり、これら
が原因で単結晶の半導体に比べてキャリアの移動度が非
常に小さく、上式より判るようにトランジスタの応答速
度が非常に遅いという問題が発生していた。特にアモル
ファスシリコン半導体を用いた時その移動度はだいたい
0.1〜１（cm²/V・Sec）程度で、ほとんどTFTとして動作
しない程度のものであった。

このような問題を解決するには上式より明らかなよう
にチャネル長を短くすることと、キャリア移動度を大き
くすることが知られ、種々の改良が行われている。

移動度を向上させることは、従来より種々の方法によ
って行われていた。代表的には、非単結晶半導体をアニ
ールして、単結晶化又は多結晶のグレインサイズを大き
くすることが行われていた。

これら従来例では、高温下でアニールするために、高
価な耐熱性基板を使用しなければならなかったり、基板
上全面の半導体層を単結晶化又は多結晶化するため、処
理時間が長くなるという問題が発生していた。

一方チャネル長Ｌを短くすると、その２乗で応答速度
に影響するので非常に有効な手段である。

しかしながらTFTの特徴である大面積基板上に素子を
形成する場合、フォトリソグラフィー技術を用いて、ソ
ースドレイン間の間隔（だいたいのチャネル長に対応す
る）を10μｍ以下にすることは、その加工精度，歩留ま
り，生産コスト等の面から明らかに困難であり、TFTの
チャネル長を短くする手段として、フォトリソグラフィ
ー技術を使用しない手段が求められている。

また、一般にTFTを作成する場合にソースドレイン領
域にはＮ型またはＰ型の導電型を示す不純物が高濃度
で、含まれている。この部分を形成する方法としては、
これら不純物が混入された低抵抗の非単結晶半導体層を
チャネルが形成される高抵抗の非単結晶半導体層上に積
層に形成する方法と、高抵抗の非単結晶半導体層表面上
よりこれら不純物原子を移動させて高抵抗の非単結晶半
導体層中にソースドレイン領域を形成する方法が知られ
広く行われている。

しかしながら、前者の方法は不純物が混入された低抵
抗の非単結晶半導体層をチャネルが形成される高抵抗の
非単結晶半導体層上に積層して形成するため両半導体層
の間に界面ができ、この界面がTFTの特性に悪影響を与
えることが多くこの界面の状態を良くすることは難しか
った。

一方、後者の方法は熱を基板及び非単結晶半導体層に
くわえることにより不純物を非単結晶半導体層の表面よ
りその内部へと拡散させるもので、その拡散させる速度
を速くするには加える温度をあげる必要がある。

その場合安価なガラス基板を使用することができずコ
スト高になり、加える温度を低くすると不純物が拡散さ
れる速度が遅く作製に多くの時間を必要としていた。

『発明の目的』 本発明は前述の如き種々の問題を解決するものであ
り、従来のTFT比べて良好な特性を示す短チャネルのTFT
をより簡単により低温で作製可能としたものである。

『発明の構成』 本発明は減圧状態において、少なくともIII族又はＶ
族元素を含む気体に対して、電気エネルギーを供給しプ
ラズマ化してこれら気体を活性化し、この雰囲気下に
て、高抵抗の非単結晶半導体層のソース，ドレインを含
む領域にレーザ光を照射し、このレーザ光が照射された
部分にIII族又はＶ族元素を添加して、ソース，ドレイ
ン領域を含むドーピング領域を形成した後に、ドーピン
グ領域またはドーピング領域と金属よりなるソースドレ
イン領域を構成する部分に対し、集光されたレーザ光を
照射して、前記非単結晶半導体層又は前記非単結晶半導
体層と金属を分割した後にこの分割部分下の高抵抗の非
単結晶半導体層にレーザ光を照射して、その部分の半導
体層の移動度を向上させることを特徴とするものであ
る。

この場合、混合ガス中には被膜形成を行なう気体、例
えばSiH₄等は含まれておらず、水素又はヘリウム等の不
活性気とIII族又はＶ族元素を含む気体で構成されてい
る。

すなわち、III族又はＶ族の元素を含む混合気体に電
気エネルギーを与えて、混合気体をプラズマ化すると、
これら気体は各々の持つエネルギーに見合った種々の状
態をとり、はげしく運動を行っている。このようなプラ
ズマ雰囲気下に高抵抗の非単結晶半導体層を持つ基板を
配置すると、これが常に高抵抗の非単結晶半導体層を物
理的にたたいた状態となっている。この時にソース，ド
レイン領域を含むドーピング領域にレーザ光を照射する
と、その領域近傍のIII族又はＶ族の元素がこのレーザ
光によって、より高エネルギー状態に活性化される。こ
のIII族又はＶ族元素は前述の如く常に高抵抗の非単結
晶半導体層を物理的にたたいているので、活性化された
状態でも同様のふるまいを行い、高抵抗の非単結晶半導
体層中にドーピングされてゆくのである。

またこのIII族又はＶ族元素は長時間にわたって高エ
ネルギー状態をとり続けることができない（他の気体分
子，ラジカルとの衝突等によりエネルギーを失うため）
ので選択的なドーピングが行なえるのである。

上記のような工程の結果、高抵抗の非単結晶半導体層
中にソース，ドレインを含むドーピング領域を選択的に
形成することができ、より短チャネルであり高速応答性
のよいTFTを安価な価格にて提供することが可能となる
ものである。

また、このレーザ光により分割されたドーピング領域
の分割部分に対応する巾がほぼこの薄膜トランジスタの
チャネル長に対応し、レーザ光の加工巾とほぼ同じ短チ
ャネルの薄膜トランジスタを再現性よく複雑な工程を経
ることなく、作製できるものである。

また、この時基板及び高抵抗の非単結晶半導体層は高
抵抗の非単結晶半導体層作製時の基板温度より低い温度
に保持されているものであり、このことにより、TFT作
製工程において、前工程に基板及び被膜を加えた温度よ
り後工程で加える温度を低くすることができ、半導体装
置の依頼性を向上させることが可能なものである。

以下実施例を示し本発明を説明する。

『実施例１』 第１図（ａ）〜（ｄ）は本発明の実施例を一つの製造
工程を示している。

まず（ａ）の工程において、絶縁性表面を有する基板
（１）例えばソーダガラス基板（１）をプラズマ発生が
可能な装置の反応室内に入れこの基板上に公知のプラズ
マCVD法によって、Ｉ型の高抵抗性の非単結晶半導体層
（２）を約3500Å程度形成する。この時の作製条件を以
下に示す。

基板温度 240℃ 反応圧力 0.05Torr RfPower 90W ガス SiH₄ 次に（ｂ）工程において、反応室内の気体を排気した
後、水素ガスとホスフィンガス（PH₃）の混合ガスを導
入し圧力0.1Torrで高周波電力を60W印加してプラズマ状
態とした。この時のホスフィンは約15％となるように混
合した。基板上の高抵抗の非単結晶半導体層（２）はこ
の混合ガスの雰囲気下におかれている。この時基板加熱
は行わなかった。

そして、高抵抗の非単結晶半導体層（２）のソース，
ドレインを含む領域に対しエキシマレーザ光（10）（24
8.7nm）を照射した。

この時エキシマレーザ光の照射ビームの形状は光学系
により集光し、かつその外形をソース，ドレインを含む
領域（５）の外形に一致するようにして照射した。その
時レーザ光の条件は、0.05J/cm²のエネルギー密度で、
パルス巾10μsecで1500パルス照射した。

これによってリンは、このレーザ光が照射された領域
にのみドーピングされる。

その深さはレーザ光の照射回数及びエネルギーによっ
て調整可能であるが、エネルギー量が多いと半導体層に
損傷を与えてしまうことがあるので、低エネルギーに保
ち照射回数によってドーピングされる深さを制御する方
が工程上のマージンが増す。本実施例においてはそのド
ーピングされる深さを500Åとした。

次にこのドーピング領域（５）に対し、被照射面上で
巾２μｍ長さ10mmの長方形の照射断面となるようにドー
プの際に用いた光学系とは別の光学系によって集光され
た波長248.7nmのエキシマレーザ光（11）を照射し、ド
ーピング領域（５）をソース領域（３）とドレイン領域
（４）に分割し、第１図（ｃ）の状態を得た。この時の
レーザ光の照射条件はパワー密度1J/cm²,パルス巾10μS
ecである。このレーザ光を本実施例の場合、４パルス照
射してドーピング領域（５）を分割した。この照射回数
及びレーザの条件は被加工物によって異なり、本実施例
の場合は予備実験を行って前述の条件を出してその条件
を用いた。

次に、この分割の際に用いた光学系をそのまま用いて
この分割部分（12）下の高抵抗の非単結晶半導体層
（２）に対し、再びレーザ光を照射しこの部分の半導体
層の移動度を向上させた。

この時のレーザ光の条件はパワー密度0.5J/cm²,パル
ス巾10μSecであり２パルス照射した。

この条件で通常の非晶質珪素半導体に照射する定性実
験を行ったところ照射する前の移動度の約100倍の値が
得られている。

次に（ｄ）の工程として、反応室内の気体を排気し、
ガスをシランとアンモニアの混合ガスに変えて反応室内
に導入し、この分割部分（12）を覆うように、ゲート絶
縁膜（６）として窒化珪素膜を200Å形成した。その作
製条件を以下に示す。

基板温度 200℃ 反応圧力 0.05Torr RfPower 50W ガス NH₃/SiH₄ この後この基板（１）を反応室から取り出し、所定の
パターンにエッチングして、ゲート絶縁膜（６）とし
た、さらにTFTの外形のパターンに半導体層にエッチン
グを施した後、この上面全面に公知のスパッタリング法
にて、アルミニウムを形成した後、所定のパターンにエ
ッチングして、ゲート電極（７），ソース電極（８）及
びドレイン電極（９）を形成し、図のようなTFTを完成
させた。

本実施例において、不純物をドープする際には、加熱
を行わず、行っても十分にドーピングできるが、少し温
度加熱を行ってドーピングを行うと、速く終了する利点
がある。この時の加熱温度はTFTの作製工程で基板及び
半導体薄膜に加えられた温度以下にする。

このように、ソースドレイン間を従来の如くエッチン
グして加工しないので10μｍ以下、本実施例の場合、約
2.6μｍのソースドレインの分割部分（12）の間隔を容
易に形成することができ、短いチャネル長のTFTを再現
性よく作製することができた。

また、本発明は、ソースドレインのドーピングをレー
ザを用いて形成したので、TFTの作製工程で基板及び半
導体薄膜に加えられた温度が最も高い温度とすることが
でき、後工程で高い温度を加える必要がなく、より信頼
性の高いTFTを提供できる。

さらに、本実施例で示したコプレナー型のTFTのみに
限定されることなく、他の形式のTFTにも適用可能であ
る。

本発明のプラズマの効果を利用した不純物ドーピング
技術は上記の不純物のみではなく、その他のIII族又は
Ｖ族の不純物元素にしても適用可能である。

また、レーザ分割工程で、レーザ光のエネルギー調整
または照射回数等を変更することにより、同時にその分
割部分下の半導体の移動度を向上させることも可能であ
った。

『効果』 以上説明した様に本発明によれば、TFTのソース，ド
レイン領域をプラズマ状態にされたIII族又はＶ族元素
雰囲気下にてレーザ光を照射してこれら不純物元素をド
ーピングして形成してゆくので、より低温でこれら領域
を形成できる。

さらに、ソースドレイン間隔を従来技術に比較して容
易に、短くすることができ、さらにチャネル部分の移動
度も向上させることができたので、より応答速度の速い
TFTを提供することができた。

これによって従来では応答速度が遅い為に実現されて
もディスプレー装置，イメージセンサー等のスイッチン
グ素子として使用できなかった非単結晶半導体を用いた
TFTを使用することが可能となった。

また、チャネル長を短くするためにレーザ加工技術を
用いたので、大面積化されても加工精度上の問題はな
く、良好な特性を有するTFTを大面積基板上に多数形成
することが非常に容易になった。

また、フォトリソグラフィ技術を適用する部分におい
てはマスク合わせの厳密な加工精度が不要であり、TFT
回路の微細化，高集積化を容易に図ることができた。

さらに、レーザ光の条件を可変するだけで大部分のTF
T作製工程を行うことができより製造コストを低く押さ
えることができる。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明の一実施例のTFTの製造
工程を示す概略図である。 第２図は従来のTFTの断面構造を示す。 １……基板 ２……高抵抗の非単結晶半導体層 ３……ソース ４……ドレイン ５……ドーピング領域 ６……ゲート絶縁膜 ７……ゲート電極 ８……ソース電極 ９……ドレイン電極 10……ドープ用レーザ光 11……分割用レーザ光 12……分割部分

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 21/336 H01L 29/786

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】薄膜トランジスを作製する方法であって、 高抵抗の非単結晶半導体層を基板上に形成する工程と、 前記高抵抗の非単結晶半導体層をIII族又はＶ族元素を
   含む混合ガスプラズマ雰囲気下に配置し、前記高抵抗の
   非単結晶半導体層に対しレーザ光を照射してソースおよ
   びドレインを含むドーピング領域を形成する工程と、 前記ドーピング領域に対しレーザ光を照射して前記ドー
   ピング領域の半導体層をソース領域とドレイン領域とに
   分割する工程と、 分割部分下の高抵抗の非単結晶半導体層に対しレーザ光
   を照射して前記分割部分下の高抵抗の非単結晶半導体層
   の移動度を向上させる工程と を含むことを特徴とする薄膜トランジスタの作製方法。
2. 【請求項２】特許請求の範囲第１項において、前記ドー
   ピング領域の半導体層の分割を行う際に同時に分割部分
   下の高抵抗の非単結晶半導体層の移動度を向上させるこ
   とを特徴とする薄膜トランジスタの作製方法。