Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2764628B2 - Electronic circuit board and manufacturing method thereof - Google Patents
[go: Go Back, main page]

JP2764628B2 - Electronic circuit board and manufacturing method thereof - Google Patents

Electronic circuit board and manufacturing method thereof

Info

Publication number
JP2764628B2
JP2764628B2 JP2052070A JP5207090A JP2764628B2 JP 2764628 B2 JP2764628 B2 JP 2764628B2 JP 2052070 A JP2052070 A JP 2052070A JP 5207090 A JP5207090 A JP 5207090A JP 2764628 B2 JP2764628 B2 JP 2764628B2
Authority
JP
Japan
Prior art keywords
conductor
hole
base material
electronic circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2052070A
Other languages
Japanese (ja)
Other versions
JPH03254138A (en
Inventor
輝代隆 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2052070A priority Critical patent/JP2764628B2/en
Publication of JPH03254138A publication Critical patent/JPH03254138A/en
Application granted granted Critical
Publication of JP2764628B2 publication Critical patent/JP2764628B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/303Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、LSIシリコンチップ又はLSIシリコンウェハ
ーと直接接続する電子回路基板、あるいはバーンインボ
ードの如きの検査基板、あるいは液晶表示パネル等の極
めて微細な回路を有する部品と直接接続する電子回路基
板等、高密度な導体回路を有する電子回路基板とその製
造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION (Industrial application field) The present invention relates to an electronic circuit board directly connected to an LSI silicon chip or an LSI silicon wafer, an inspection board such as a burn-in board, or an extremely fine liquid crystal display panel. The present invention relates to an electronic circuit board having a high-density conductive circuit, such as an electronic circuit board directly connected to a component having a simple circuit, and a method of manufacturing the same.

(従来の技術) 従来、LSIシリコンチップあるいはLSIシリコンウェハ
ーと、電子回路基板又は外部接続端子とを接続する方法
として、金などの金属ワイヤーによって接続するワイヤ
ーボンディング方式、あるいは、予めディバイス孔を形
成したテープ上に導体回路を形成して該ディバイス孔に
導体回路を懸架けした状態とし、この導体回路とLSIシ
リコンチップとを直接接続するTAB方式、あるいは電子
回路基板とチップとの一方又は双方に半田バンプを形成
し、これらを直接接触させ当該半田バンプを溶融して接
続するフリップチップ接続方式がある。
(Prior art) Conventionally, as a method of connecting an LSI silicon chip or an LSI silicon wafer to an electronic circuit board or an external connection terminal, a wire bonding method of connecting with a metal wire such as gold, or a device hole is formed in advance. A conductor circuit is formed on the tape and the conductor circuit is suspended in the device hole.The TAB method of directly connecting the conductor circuit to the LSI silicon chip, or soldering to one or both of the electronic circuit board and the chip There is a flip-chip connection method in which bumps are formed, and these are brought into direct contact with each other to melt and connect the solder bumps.

(発明が解決しようとする課題) 上記の3種の接続方式において、ワイヤーボンディン
グ方式およびTAB方式は、ウェハーあるいはチップの接
続端子を直読して位置合わせを行って接続することがで
きる。ところが、フリップチップ接続方式の場合には、
ウェハーあるいはチップを表裏反転して接続することに
なるため、非透光性の電子回路基板への接続の際には、
接続端子の位置を直接読み取ることができず、このため
このような電子回路基板との接続には、チップの接続端
子の間隔あるいは幅を大きくして位置合わせを容易にす
る方法を従来から採っていた。従って、この方法では、
チップの接続端子を微細なものとすることができず、高
密度実装を実現することが困難であった。
(Problems to be Solved by the Invention) Among the above three connection methods, in the wire bonding method and the TAB method, connection can be performed by directly reading connection terminals of a wafer or a chip and performing positioning. However, in the case of the flip chip connection method,
Since the wafer or chip is turned upside down and connected, when connecting to a non-translucent electronic circuit board,
Since the position of the connection terminal cannot be directly read, a method of increasing the distance or width of the connection terminal of the chip to facilitate alignment is conventionally used for connection with such an electronic circuit board. Was. Therefore, in this method,
The connection terminals of the chip could not be fine, and it was difficult to realize high-density mounting.

本発明は、以上のような実情に鑑みてなされたもので
あり、その目的とするところは、非透光性の電子回路基
板であって微細な接続端子を有するチップと高精度で接
続し、高密度実装が可能な電子回路基板を提供すると共
に、この電子回路基板を容易かつ効率よく製造すること
が可能な製造方法を提供することにある。
The present invention has been made in view of the above circumstances, and its purpose is to connect a chip having a fine connection terminal with a non-light-transmitting electronic circuit board with high precision, An object of the present invention is to provide an electronic circuit board capable of high-density mounting, and to provide a manufacturing method capable of easily and efficiently manufacturing the electronic circuit board.

(課題を解決するための手段) 以上のような課題を解決するために、請求項1に係る
発明が採った手段は、 「非透光性の基材(1)を有する電子回路基板(10)
であって、 前記基材(1)を貫通する貫通孔(3)と、この貫通
孔(3)に懸架された状態で前記基材(1)の片面に形
成された導体(5b)と、この導体(5b)に前記貫通孔
(3)を介して前記基材(1)の他面より認識可能に形
成された開口部(6)とを備えたことを特徴とする電子
回路基板(10)」である。
(Means for Solving the Problems) In order to solve the problems as described above, the measures taken by the invention according to claim 1 include “an electronic circuit board (10) having a non-translucent substrate (1). )
A through hole (3) penetrating through the base material (1); a conductor (5b) formed on one surface of the base material (1) while being suspended in the through hole (3); An electronic circuit board (10) comprising: an opening (6) formed in the conductor (5b) so as to be recognizable from the other surface of the substrate (1) through the through hole (3). ) ".

その構造を第1図によって説明する。本発明に係る電
子回路基板(10)は、表裏を貫通する貫通孔(3)が形
成された非透光性の基材(1)の片面に、導体回路(5
a)等の導体(5b)を形成し、この導体(5b)に前記貫
通孔(3)を介して認識可能な開口部(6)を形成した
ものである。そして、この開口部(6)を貫通孔(3)
を通して、基板(10)の他面側より認識することで、チ
ップが接続される基板側の接続端子の位置を高精度で確
認し、ウェハーあるいはチップの接続端子と確実に接続
することができるようにしたものである。つまり、導体
回路(5a)等に形成された開口部(6)をチップ等の接
続時に使用される位置合わせ用マークとしたのである。
The structure will be described with reference to FIG. An electronic circuit board (10) according to the present invention includes a conductor circuit (5) formed on one surface of a non-translucent substrate (1) in which a through hole (3) penetrating the front and back is formed.
a) A conductor (5b) such as a) is formed, and an opening (6) recognizable through the through hole (3) is formed in the conductor (5b). Then, the opening (6) is inserted into the through hole (3).
Through this, the position of the connection terminal on the substrate side to which the chip is connected can be confirmed with high precision by recognizing it from the other surface side of the substrate (10), so that it can be securely connected to the connection terminal of the wafer or chip. It was made. That is, the opening (6) formed in the conductor circuit (5a) or the like is used as a positioning mark used when connecting a chip or the like.

なお、貫通孔(3)の孔寸法は5mmφ以下であること
が好ましい。その理由は5mmφよりも大きくなると、導
体(5b)をささえる間隔が広くなり導体(5b)の精度の
高い形状を維持することが困難となるからである。
The through hole (3) preferably has a hole size of 5 mmφ or less. The reason is that if the diameter is larger than 5 mmφ, the interval for supporting the conductor (5b) is widened, and it is difficult to maintain a highly accurate shape of the conductor (5b).

また、懸架された状態で形成された導体(5b)の厚み
は5〜50μmであることが好ましい。その理由は、5μ
mよりも薄いと、導体(5b)の強度が低下し使用に当た
って変形し易く精度の高い形状を保持するのが困難とな
るからであり、50μmよりも厚いと認識するときの焦点
深度が合わせ難くなるからである。従って、好適な条件
は、10〜35μmである。
The thickness of the conductor (5b) formed in a suspended state is preferably 5 to 50 μm. The reason is 5μ
When the thickness is smaller than m, the strength of the conductor (5b) is reduced, and the conductor (5b) is easily deformed during use, and it is difficult to maintain a highly accurate shape. Because it becomes. Therefore, suitable conditions are 10 to 35 μm.

さらに、前記懸架された状態で形成された導体(5b)
の開口部の形状は四角形、丸、あるいは、内側に凸部の
無い多角形の何れか一種であることが好ましい。その理
由は、懸架された状態で形成された導体(5b)の開口部
の形状は、第2図のごとく種々の形状とすることができ
るが、第2図、及びの如く開口部(6)の内側に
凸部があるような形状では、この凸部の強度が低く、開
口部(6)の形状の安定性に欠ける傾向があるからであ
る。
Further, the conductor formed in the suspended state (5b)
The shape of the opening is preferably any one of a square, a circle, and a polygon having no convex portion inside. The reason is that the shape of the opening of the conductor (5b) formed in a suspended state can be various shapes as shown in FIG. 2, but the opening (6) as shown in FIG. This is because, in a shape having a convex portion on the inside of the opening, the strength of the convex portion is low, and the shape of the opening (6) tends to lack stability.

そしてまた、導体(5b)については、回路パターンの
導体回路(5a)を使用しても良いし、この導体回路(5
a)とはまったく別異に設けても良く、位置合わせ用マ
ークとなる開口部(6)が形成できる大きさであれば良
い。
As for the conductor (5b), a conductor circuit (5a) having a circuit pattern may be used, or the conductor circuit (5b) may be used.
It may be provided completely differently from a), as long as the opening (6) serving as a positioning mark can be formed.

次に、この電子回路基板(10)を容易かつ効率よく製
造するために、請求項2の発明に係る製造方法が採った
手段は、 「非透光性の基材(1)を貫通する貫通孔(3)と、
この貫通孔(3)に懸架された状態で前記基材(1)の
片面に形成された導体(5b)と、この導体(5b)に前記
貫通孔(3)を介して前記基材(1)の他面より認識可
能に形成された開口部(6)とを備えた電子回路基板
(10)を、次の工程によって製造することを特徴とする
電子回路基板の製造方法。
Next, in order to manufacture the electronic circuit board (10) easily and efficiently, the means adopted by the manufacturing method according to the second aspect of the present invention is as follows: “penetration through the non-translucent base material (1)”; Hole (3),
A conductor (5b) formed on one side of the substrate (1) in a state of being suspended in the through hole (3), and the conductor (5b) is inserted into the conductor (5b) through the through hole (3). A method for manufacturing an electronic circuit board, comprising: manufacturing an electronic circuit board (10) having an opening (6) formed so as to be recognizable from the other surface by the following steps.

(イ)非透光性の基材(1)の片面に接着層(2)を形
成する工程; (ロ)(イ)の基材(1)に貫通孔(3)を形成する工
程; (ハ)(ロ)の貫通孔(3)に相当する部分あるいは全
面に樹脂層(4)又はガラス層(4)を形成した導体箔
(5)を前記接着層(2)を介して前記基材(1)に貼
着する工程、又は、前記基材(1)に導体箔(5)を貼
着した後(ロ)の貫通孔(3)に樹脂層(4)又はガラ
ス層(4)を形成する工程; (ニ)(ハ)の導体箔(5)に化学的処理を施して必要
な導体回路(5a)及び導体(5b)の開口部(6)を形成
する工程; (ホ)樹脂層(4)あるいはガラス層(4)を除去する
工程。」 である。
(A) a step of forming an adhesive layer (2) on one side of a non-translucent substrate (1); (b) a step of forming a through hole (3) in the substrate (1) of (a); (C) A conductive foil (5) having a resin layer (4) or a glass layer (4) formed on a portion or the entire surface corresponding to the through-hole (3) of (b) through the adhesive layer (2) to the base material. Step (a) of attaching the resin layer (4) or glass layer (4) to the through hole (3) of (b) after attaching the conductor foil (5) to the base material (1). (D) a step of subjecting the conductor foil (5) of (c) to a chemical treatment to form a necessary conductor circuit (5a) and an opening (6) of the conductor (5b); (e) resin Removing the layer (4) or the glass layer (4). It is.

この製造工程を第3図〜第8図によってさらに詳細に
説明する。
This manufacturing process will be described in more detail with reference to FIGS.

工程(イ)は、第3図に示すように、非透光性の基材
(1)に接着層(2)を形成する工程である。この接着
層(2)はプリプレグの如き半硬化性のシート状のも
の、あるいは、エポキシ樹脂、アクリル系樹脂、ポリイ
ミド樹脂、ビスマレイミド−トリアジン系樹脂等耐熱性
にすぐれた比較的接着力の高い液状の樹脂を塗布したも
のでもよい。この接着層(2)は、その後に、導体箔
(5)を接着する必要上、接着力を残した状態でなけれ
ばならない。
Step (a) is a step of forming an adhesive layer (2) on a non-translucent substrate (1) as shown in FIG. The adhesive layer (2) is a semi-curable sheet such as a prepreg, or a liquid having a relatively high heat resistance such as an epoxy resin, an acrylic resin, a polyimide resin, and a bismaleimide-triazine resin. May be applied. This adhesive layer (2) must be in a state where the adhesive strength is left because the conductive foil (5) is required to be subsequently bonded.

工程(ロ)は、第4図に示すように、工程(イ)の基
材(1)に貫通孔(3)を設ける工程である。この貫通
孔(3)を通して裏面に形成された導体(5b)の開口部
(6)(位置合わせ用マーク)を読み取るのである。こ
の貫通孔(3)の寸法は、大き過ぎると後に形成する導
体(5b)(位置合わせ用マーク)の強度が低下し位置の
保持が困難となるため、好ましい寸法は5mm以下であ
る。
Step (b) is a step of providing a through hole (3) in the base material (1) in step (a), as shown in FIG. Through this through hole (3), the opening (6) (positioning mark) of the conductor (5b) formed on the back surface is read. If the size of the through-hole (3) is too large, the strength of the conductor (5b) (alignment mark) to be formed later decreases and it becomes difficult to maintain the position. Therefore, the preferable size is 5 mm or less.

工程(ハ)は、第5図に示すように、工程(ロ)で形
成されたものに導体箔(5)(例えば銅、金、アルミニ
ウム等の金属箔)を前記接着層(2)を介して接着する
工程である。ここで樹脂層(4)あるいはガラス層
(4)を前記貫通孔(3)の接着層(2)側に形成して
おく必要がある。その理由は、この樹脂層(4)あるい
はガラス層(4)がないと、次の工程(ニ)において、
化学的処理によって必要な導体回路(5a)を形成したり
あるいは、導体(5b)の開口部(6)(位置合わせ用マ
ーク)の不要部分を除去したりする際に、開口部(6)
より化学的処理液がこの貫通孔(3)の内側に回り込
み、導体回路(5a)等の導体(5b)、つまり位置合わせ
用マークを内側よりさらに除去することになるため、精
度の良い位置合わせ用マークを形成するのが困難となる
からである。従って、前記樹脂層(4)あるいはガラス
層(4)としては、化学的処理液に対して耐えうる材質
でなければならない。この目的に適する材質としては、
エポキシ樹脂、ポリプロピレン樹脂、ポリエチレン樹
脂、ポリカーボネート樹脂の何れか少なくとも1種を主
成分として用いるか、これらの樹脂と無機質繊維との複
合体とするか、あるいは低融点のガラス例えば、高鉛ガ
ラス、アルミノ珪酸ガラス、鉛カリソーダガラス、鉛珪
酸ガラス、鉛硼素ガラス、鉛硼素亜鉛ガラス等を用いる
ことが好ましい。また、これらの樹脂層(4)あるいは
ガラス層(4)の形成には、第5図に示したように、予
め導体箔(5)に形成したのちに基材(1)に貼着する
か、あるいは、第6図に示すように、導体箔(5)を貼
着したのちに樹脂層(4)あるいはガラス層(4)を形
成するか、いずれかの方法を用いることができる。
In the step (c), as shown in FIG. 5, a conductor foil (5) (for example, a metal foil such as copper, gold, or aluminum) is applied to the one formed in the step (b) via the adhesive layer (2). This is the step of bonding. Here, it is necessary to form a resin layer (4) or a glass layer (4) on the adhesive layer (2) side of the through hole (3). The reason is that without this resin layer (4) or glass layer (4), in the next step (d),
When forming a necessary conductor circuit (5a) by chemical treatment or removing an unnecessary portion of the opening (6) (alignment mark) of the conductor (5b), the opening (6)
Since the chemical treatment liquid wraps around the inside of the through hole (3), the conductor (5b) such as the conductor circuit (5a), that is, the alignment mark is further removed from the inside, so that accurate alignment is performed. This is because it becomes difficult to form a use mark. Therefore, the resin layer (4) or the glass layer (4) must be made of a material that can withstand a chemical treatment solution. Materials suitable for this purpose include:
Either using at least one of epoxy resin, polypropylene resin, polyethylene resin, and polycarbonate resin as a main component, a composite of these resins and inorganic fibers, or a glass having a low melting point, such as high lead glass, alumino It is preferable to use silicate glass, lead potassium soda glass, lead silicate glass, lead boron glass, lead boron zinc glass, or the like. In order to form the resin layer (4) or the glass layer (4), as shown in FIG. 5, the resin layer (4) or the glass layer (4) must be formed on the conductive foil (5) in advance and then adhered to the base material (1). Alternatively, as shown in FIG. 6, either a method of forming a resin layer (4) or a glass layer (4) after sticking a conductor foil (5) can be used.

なお、前記樹脂層(4)あるいはガラス層(4)の厚
みは少なくとも5μm以上あればよく、後にこの樹脂層
(4)あるいはガラス層(4)は除去しなければならな
いので、極端に厚くすることは好ましくない。また、こ
の工程(ハ)において使用される導体箔(5)の厚みは
5〜50μmであることが好ましい。その理由は5μmよ
りも薄いと機械的強度が低下して正確な位置を保持でき
なくなり、一方、50μmよりも厚いと正確な導体(5b)
を化学的処理によって形成できないからである。
The thickness of the resin layer (4) or the glass layer (4) only needs to be at least 5 μm or more. Since the resin layer (4) or the glass layer (4) must be removed later, the thickness is extremely large. Is not preferred. The thickness of the conductive foil (5) used in this step (c) is preferably 5 to 50 μm. The reason is that if the thickness is less than 5 μm, the mechanical strength is reduced and the precise position cannot be maintained. On the other hand, if the thickness is more than 50 μm, the accurate conductor (5b)
Cannot be formed by chemical treatment.

工程(ニ)は、第7図に示すように、化学的処理によ
って必要な導体回路(5a)を形成したりあるいは、導体
(5b)の開口部(6)(位置合わせ用マーク)を形成し
たりする工程である。この工程では前述のような化学的
処理液の回り込みを防止するための樹脂層(4)あるい
はガラス層(4)が有効に作用するのである。
In the step (d), as shown in FIG. 7, a necessary conductor circuit (5a) is formed by chemical treatment or an opening (6) (alignment mark) of the conductor (5b) is formed. It is a process that does. In this step, the resin layer (4) or the glass layer (4) for preventing the chemical treatment solution from flowing around as described above works effectively.

工程(ホ)は、第8図に示すように、前記樹脂層
(4)あるいはガラス層(4)を除去する工程である。
すなわち、工程(ニ)において化学的処理によって形成
された導体回路(5a)あるいは位置合わせ用マーク(導
体(5b)の開口部(6))のエッジ部分を露出させ、読
み取りの精度を向上させるのである。従って、この工程
では前記樹脂層(4)あるいはガラス層(4)を速やか
に除去し、然も前記導体回路(5a)あるいは導体(5b)
の開口部(6)(位置合わせ用マーク)を侵食しにくい
溶剤等で除去しなければならない。この目的で使用され
る液体として、ジクロロメタン、トリクロロエタン、塩
酸、硫酸、弗酸等使用する樹脂層(4)あるいはガラス
層(4)に応じて使用することができる。
Step (e) is a step of removing the resin layer (4) or the glass layer (4) as shown in FIG.
In other words, the edge of the conductor circuit (5a) or the alignment mark (the opening (6) of the conductor (5b)) formed by the chemical treatment in the step (d) is exposed to improve the reading accuracy. is there. Therefore, in this step, the resin layer (4) or the glass layer (4) is promptly removed and the conductor circuit (5a) or the conductor (5b) is removed.
(6) (alignment mark) must be removed with a solvent or the like which does not easily erode. As the liquid used for this purpose, it can be used according to the resin layer (4) or the glass layer (4) to be used such as dichloromethane, trichloroethane, hydrochloric acid, sulfuric acid, hydrofluoric acid and the like.

(発明の作用) 以上のような手段により、本発明は以下のように作用
する。
(Operation of the Invention) By the means as described above, the present invention operates as follows.

つまり、請求項1の発明に係る電子回路基板(10)に
あっては、第9図に示すように、基板(1)の反対面よ
り認識可能な位置合わせ用マーク(導体(5b)の開口部
(6))が精度の良く形成されているので、LSIチップ
あるいはウェハーと直接接続することが容易となるので
ある。
That is, in the electronic circuit board (10) according to the first aspect of the present invention, as shown in FIG. 9, an alignment mark (opening of the conductor (5b)) recognizable from the opposite surface of the board (1). Since the portion (6) is formed with high precision, it is easy to directly connect to the LSI chip or the wafer.

また、請求項2の発明に係る製造方法によれば、回路
パターン(導体回路(5a))を形成する工程で、位置合
わせ用マーク(導体(5b)の開口部(6))を形成する
ことができるため、精度の良い位置合わせ用マークを有
する電子回路基板(10)を容易にかつ効率よく製造する
ことが可能となるのである。
According to the manufacturing method of the second aspect, in the step of forming the circuit pattern (conductor circuit (5a)), the positioning mark (opening (6) of the conductor (5b)) is formed. Therefore, it is possible to easily and efficiently manufacture an electronic circuit board (10) having a highly accurate alignment mark.

(実施例) 次に、本発明の各実施例について説明する。(Example) Next, each Example of this invention is described.

実施例1 まず、基材(1)は、コージェライト焼結体(気孔率
30%)にエポキシ樹脂を充填した熱膨張率3.8ppm/℃の
セラミック−樹脂複合基材である。この基材(1)にエ
ポキシ−ガラスファイバーの複合体からなるプリプレグ
を両面に積層した。次いで、120℃、1時間、5気圧の
条件下で真空オートクレーブ内で加圧密着させた。そし
て、このように形成された基材(1)にドリルによって
φ3mmの貫通孔(3)を4箇所に設けた。ついで、この
貫通孔(3)の位置に対応する箇所にポリカーボネート
樹脂液(4)をφ5mm、厚さ15μmで片面に塗布して硬
化させた銅箔(5)(18μm厚み)を積層し、180℃、
1時間、9気圧の条件下で真空オートクレーブ内で加圧
密着させた。次いで、此の基板にドリル加工によりスル
ーホール孔を形成したのち、化学銅によってスルーホー
ルメッキを15μm施したところ、前記貫通孔(3)上の
導体(5b)厚みは33μmとなった。次いで、前記貫通孔
(3)の中心に、0.3mm□の正方形の切欠を有するマス
クフィルムを施し、塩化第二銅溶液によりエッチングし
て、前記銅箔の0.3mm□の正方形部分を除去した。最後
に、この基板をジクロロメタン液によって前記ポリカー
ボネイト樹脂(4)を除去して、第2図に示すような
位置合わせ用マークを形成した。
Example 1 First, a substrate (1) was made of a cordierite sintered body (porosity).
This is a ceramic-resin composite base material having a thermal expansion coefficient of 3.8 ppm / ° C., which is filled with an epoxy resin. A prepreg composed of an epoxy-glass fiber composite was laminated on both sides of the substrate (1). Then, it was pressed and adhered in a vacuum autoclave at 120 ° C. for 1 hour at 5 atm. Then, through holes (3) having a diameter of 3 mm were formed in the base material (1) thus formed at four places by a drill. Then, a copper foil (5) (18 μm thick), which was coated and cured on one side with a polycarbonate resin liquid (4) having a diameter of 5 mm and a thickness of 15 μm, was laminated at a position corresponding to the position of the through hole (3). ℃,
It was pressed and adhered in a vacuum autoclave under the condition of 9 atm for 1 hour. Next, a through-hole was formed in this substrate by drilling, and then through-hole plating was performed with chemical copper at 15 μm. As a result, the thickness of the conductor (5b) on the through-hole (3) became 33 μm. Next, a mask film having a square notch of 0.3 mm square was applied to the center of the through hole (3), and etching was performed with a cupric chloride solution to remove the 0.3 mm square portion of the copper foil. Finally, the polycarbonate resin (4) was removed from the substrate with a dichloromethane solution to form an alignment mark as shown in FIG.

こうして得られた位置合わせ用マークの大きさは、0.
295×0.297mmであり、設定位置に対して6μm以内の極
めて高精度に位置していた。そして、第9図に示すよう
に、この位置合わせ用マークを前記貫通孔(3)を通し
て基板(10)の反対面より認識し、φ150mmのシリコン
ウェハーの表面に形成された1800個の接続端子と接続し
たところ、シリコンウェハーの接続端子と基板側の接続
端子(7)と最大ずれ量は12μmであり、ショート及び
オープンの接続不良は発生しなかった。
The size of the alignment mark thus obtained is 0.
It was 295 x 0.297 mm, and was located with extremely high precision within 6 µm from the set position. Then, as shown in FIG. 9, this alignment mark is recognized from the opposite surface of the substrate (10) through the through hole (3), and 1800 connection terminals formed on the surface of the silicon wafer of 150 mm in diameter are connected to each other. Upon connection, the maximum deviation between the connection terminal of the silicon wafer and the connection terminal (7) on the substrate side was 12 μm, and short-circuit and open connection failure did not occur.

実施例2 実施例1と同様であるが、実施例1において貫通孔
(3)をそれぞれ、φ5mm、φ7mmとした場合、及び銅箔
(5)の厚みをエッチング処理して3μmとし化学銅厚
みをそれぞれ0.10μmとした場合、並びに70μm銅箔
(5)を使用し又は化学銅厚みを10μmとした場合、さ
らに導体(5b)の開口部(6)を第2図又はとした
場合の各認識結果を表1に示す。
Example 2 The same as Example 1, except that the through holes (3) in Example 1 were φ5 mm and φ7 mm, respectively, and the thickness of the copper foil (5) was etched to 3 μm to reduce the chemical copper thickness. Each recognition result when 0.10 μm is used, when 70 μm copper foil (5) is used or when the chemical copper thickness is 10 μm, and when the opening (6) of the conductor (5b) is set to FIG. Are shown in Table 1.

この結果が示すように本発明の基板(10)は優れた位
置合わせ精度を実現していることがわかる。
As shown by these results, it is understood that the substrate (10) of the present invention achieves excellent alignment accuracy.

比較例 実施例1で本発明の位置合わせマークを使用せずに接
続した結果、最大ずれ量は48μm、接続不良は200個以
上生じた。
Comparative Example As a result of connection in Example 1 without using the alignment mark of the present invention, the maximum deviation amount was 48 μm, and 200 or more connection failures occurred.

(発明の効果) 以上の如く、請求項1の発明に係る電子回路基板は、
「非透光性の基材を有する電子回路基板であって、前記
基材を貫通する貫通孔と、この貫通孔に懸架された状態
で前記基材の片面に形成された導体と、この導体に前記
貫通孔を介して前記基材の他面より認識可能に形成され
た開口部とを備えたことを」その構成上の特徴としてい
る。
(Effect of the Invention) As described above, the electronic circuit board according to the first aspect of the present invention
An electronic circuit board having a non-light-transmitting base material, a through-hole penetrating the base material, a conductor suspended on the through-hole, and formed on one surface of the base material, And an opening formed so as to be recognizable from the other surface of the base material through the through-hole. "

従って、この電子回路基板によれば、非透光性の基板
であっても、反対面より認識可能な位置合わせ用マーク
(導体の開口部)が精度の良く形成されているので、LS
Iチップあるいはウェハーと容易に直接接続することが
できる。つまり、この電子回路基板を用いると、基板の
下面より貫通孔を介して位置合わせ用マークを直読し、
LSIチップあるいはウェハーに限らず、種々の部品ある
いはモジュールなどの位置合わせを基板の上部で実施す
ることができるため、上部で認識し上部で位置合わせす
る実装装置に比べ、空間を有効活用できるため、コンパ
クトな実装装置とすることができる。
Therefore, according to this electronic circuit substrate, even if the substrate is a non-translucent substrate, the alignment mark (opening of the conductor) that can be recognized from the opposite surface is formed with high precision.
It can be easily connected directly to I-chip or wafer. That is, when this electronic circuit board is used, the alignment mark is directly read from the lower surface of the board through the through hole,
Not only LSI chips or wafers, but also various components or modules can be aligned at the top of the board, so space can be used more effectively compared to mounting devices that recognize at the top and align at the top. A compact mounting device can be obtained.

また、請求項2の発明に係る製造方法は、「非透光性
の基材を貫通する貫通孔と、この貫通孔に懸架された状
態で前記基材の片面に形成された導体と、この導体に前
記貫通孔を介して前記基材の他面より認識可能に形成さ
れた開口部とを備えた電子回路基板を、次の工程によっ
て製造することを特徴とする電子回路基板の製造方法。
Further, the manufacturing method according to the invention of claim 2 includes a method of: “a through-hole penetrating the non-translucent base material, a conductor formed on one surface of the base material while being suspended in the through-hole, An electronic circuit board, comprising: an electronic circuit board having a conductor and an opening formed so as to be recognizable from the other surface of the base material through the through hole, by the following process.

(イ)非透光性の基材の片面に接着層を形成する工程; (ロ)(イ)の基材に貫通孔を形成する工程; (ハ)(ロ)の貫通孔に相当する部分あるいは全面に樹
脂層又はガラス層を形成した導体箔を前記接着層を介し
て前記基材に貼着する工程、又は、前記基材に導体箔を
貼着した後(ロ)の貫通孔に樹脂層又はガラス層を形成
する工程; (ニ)(ハ)の導体箔に化学的処理を施して必要な導体
回路及び導体の開口部を形成する工程; (ホ)樹脂層あるいはガラス層を除去する工程。」 をその構成上の特徴としている。
(A) a step of forming an adhesive layer on one surface of a non-translucent substrate; (b) a step of forming a through hole in the substrate of (a); (c) a portion corresponding to the through hole of (b) Alternatively, a step of sticking a conductor foil having a resin layer or a glass layer formed on the entire surface to the base material via the adhesive layer, or a step of sticking the conductor foil to the base material and (b) applying a resin (D) a step of subjecting the conductor foil of (c) to a chemical treatment to form necessary conductor circuits and conductor openings; (e) removing the resin layer or the glass layer Process. ”Is its structural feature.

従って、この製造方法によれば、回路パターン(導体
回路)を形成する工程で、位置合わせ用マーク(導体の
開口部)を形成することができるため、精度の良い位置
合わせ用マークを有する電子回路基板を容易にかつ効率
よく製造することができる。
Therefore, according to this manufacturing method, the alignment mark (opening of the conductor) can be formed in the step of forming the circuit pattern (conductor circuit), so that the electronic circuit having the accurate alignment mark can be formed. The substrate can be easily and efficiently manufactured.

【図面の簡単な説明】[Brief description of the drawings]

第1図は請求項1の発明に係る電子回路基板の第1実施
例を示す部分断面図、第2図〜は導体の開口部(位
置合わせ用マーク)の各形状を示す部分拡大平面図、第
3図〜第8図は請求項2の発明に係る製造方法を工程順
に示す各部分断面図、第9図は請求項1の発明に係る電
子回路基板を使用してチップを直接接続する方法を示す
部分断面図である。 符号の説明 10……電子回路基板、1……基材、2……接着層、3…
…貫通孔、4……樹脂又はガラス層、5……導体箔、5a
……導体回路、5b……導体、6……開口部、7……接続
端子。
FIG. 1 is a partial sectional view showing a first embodiment of the electronic circuit board according to the first aspect of the present invention, and FIGS. 2 to 2 are partially enlarged plan views showing respective shapes of openings (positioning marks) of conductors. 3 to 8 are partial cross-sectional views showing the manufacturing method according to the second aspect of the invention in the order of steps, and FIG. 9 is a method for directly connecting chips using the electronic circuit board according to the first aspect. FIG. EXPLANATION OF SYMBOLS 10 ... Electronic circuit board, 1 ... Base, 2 ... Adhesive layer, 3 ...
... through-hole, 4 ... resin or glass layer, 5 ... conductor foil, 5a
... conductor circuit, 5b ... conductor, 6 ... opening, 7 ... connection terminal.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/60 311 H05K 13/04──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/60 311 H05K 13/04

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】非透光性の基材を有する電子回路基板であ
って、 前記基材を貫通する貫通孔と、この貫通孔に懸架された
状態で前記基材の片面に形成された導体と、この導体に
前記貫通孔を介して前記基材の他面より認識可能に形成
された開口部とを備えたことを特徴とする電子回路基
板。
1. An electronic circuit board having a non-light-transmitting base material, a through-hole penetrating the base material, and a conductor formed on one surface of the base material while being suspended in the through-hole. And an opening formed in the conductor so as to be recognizable from the other surface of the base material through the through hole.
【請求項2】非透光性の基材を貫通する貫通孔と、この
貫通孔に懸架された状態で前記基材の片面に形成された
導体と、この導体に前記貫通孔を介して前記基材の他面
より認識可能に形成された開口部とを備えた電子回路基
板を、次の工程によって製造することを特徴とする電子
回路基板の製造方法。 (イ)非透光性の基材の片面に接着層を形成する工程; (ロ)(イ)の基材に貫通孔を形成する工程; (ハ)(ロ)の貫通孔に相当する部分あるいは全面に樹
脂層又はガラス層を形成した導体箔を前記接着層を介し
て前記基材に貼着する工程、又は、前記基材に導体箔を
貼着した後(ロ)の貫通孔に樹脂層又はガラス層を形成
する工程; (ニ)(ハ)の導体箔に化学的処理を施して必要な導体
回路及び導体の開口部を形成する工程; (ホ)樹脂層あるいはガラス層を除去する工程。
2. A through-hole penetrating a non-translucent base material, a conductor formed on one side of the base material suspended in the through-hole, and a conductor formed through the through-hole through the conductor. A method for manufacturing an electronic circuit board, comprising: manufacturing an electronic circuit board having an opening formed so as to be recognizable from the other surface of a base material by the following steps. (A) a step of forming an adhesive layer on one surface of a non-translucent substrate; (b) a step of forming a through hole in the substrate of (a); (c) a portion corresponding to the through hole of (b) Alternatively, a step of sticking a conductor foil having a resin layer or a glass layer formed on the entire surface to the base material via the adhesive layer, or a step of sticking the conductor foil to the base material and (b) applying a resin (D) a step of subjecting the conductor foil of (c) to a chemical treatment to form necessary conductor circuits and conductor openings; (e) removing the resin layer or the glass layer Process.
JP2052070A 1990-03-02 1990-03-02 Electronic circuit board and manufacturing method thereof Expired - Lifetime JP2764628B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2052070A JP2764628B2 (en) 1990-03-02 1990-03-02 Electronic circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2052070A JP2764628B2 (en) 1990-03-02 1990-03-02 Electronic circuit board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH03254138A JPH03254138A (en) 1991-11-13
JP2764628B2 true JP2764628B2 (en) 1998-06-11

Family

ID=12904561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2052070A Expired - Lifetime JP2764628B2 (en) 1990-03-02 1990-03-02 Electronic circuit board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2764628B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004038203A (en) * 1997-07-30 2004-02-05 Seiko Epson Corp Method of manufacturing circuit board unit and method of manufacturing liquid crystal device
WO2004028816A1 (en) 2002-09-30 2004-04-08 Sony Corporation Method and device for positioning electronic components
JP4980632B2 (en) * 2006-03-16 2012-07-18 富士通株式会社 Semiconductor device manufacturing method and semiconductor device

Also Published As

Publication number Publication date
JPH03254138A (en) 1991-11-13

Similar Documents

Publication Publication Date Title
KR900008665B1 (en) Manufacturing Method of Semiconductor Device
JP2500086B2 (en) Method of applying solder to metal land
KR100466680B1 (en) Thin film attachment to laminate using a dendritic interconnection
JP2000138313A (en) Semiconductor device and manufacturing method thereof
JPH06232561A (en) Multilayer printed circuit board or card and method of making the same, and ball dispenser
KR100315138B1 (en) Semiconductor device and its manufacturing method and film carrier tape and its manufacturing method
US5109601A (en) Method of marking a thin film package
JPH0917828A (en) Circuit board
JPH03178152A (en) Molded ic and its manufacture
JPH03142942A (en) Tape carrier having connection function
JPH0357617B2 (en)
JP2764628B2 (en) Electronic circuit board and manufacturing method thereof
US4965700A (en) Thin film package for mixed bonding of chips
JPH11126795A (en) Mounting substrate, method of manufacturing the same, and method of mounting electronic component
JP3060020B2 (en) Manufacturing method of electronic component mounting device
JP2764629B2 (en) Electronic circuit board and manufacturing method thereof
JP3925752B2 (en) Bumped wiring board and manufacturing method of semiconductor package
JP2002527906A (en) Electronic module, especially multi-chip module having multilayer metal wiring layer and method of manufacturing the same
JPH03101142A (en) Manufacture of semiconductor device
JPH11168279A (en) Multilayer circuit board and method of manufacturing the same
JPH03129745A (en) Mounting of semiconductor device
JP3207266B2 (en) Manufacturing method of circuit wiring board with circuit component mounting terminals
JPS61164247A (en) Manufacture of tape for automatically connecting integrated circuit and tape produced thereby
EP0343379A2 (en) Thin film package for mixed bonding of a chip
JPH08153750A (en) Electronic device assembly and manufacturing method thereof

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080403

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090403

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100403

Year of fee payment: 12

EXPY Cancellation because of completion of term