JP2768655B2 - Manufacturing method of chip parts - Google Patents
Manufacturing method of chip partsInfo
- Publication number
- JP2768655B2 JP2768655B2 JP8002739A JP273996A JP2768655B2 JP 2768655 B2 JP2768655 B2 JP 2768655B2 JP 8002739 A JP8002739 A JP 8002739A JP 273996 A JP273996 A JP 273996A JP 2768655 B2 JP2768655 B2 JP 2768655B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- terminal electrode
- forming
- chip component
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims description 72
- 239000004020 conductor Substances 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 12
- 238000007747 plating Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000007639 printing Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【0001】[0001]
【発明の属する技術分野】この発明は、回路基板上に表
面実装されるチップ部品の製造方法に関する。TECHNICAL FIELD The present invention relates to a method of manufacturing a tip piece to be surface mounted on a circuit board.
【0002】[0002]
【従来の技術】従来より、回路基板に表面実装される例
えばチップ抵抗などは、絶縁性の基板に対して複数チッ
プ分の各種電極パターンを形成し、これを列単位に一次
分割し、その分割面に側面電極を印刷し、焼成した後、
個別のチップ形状に二次分割し、さらに、端子電極部分
をメッキすることによって製造されている。また、例え
ばモールドタイプのチップインダクタは、基板上に別体
としての巻線をマウントし、全体を樹脂外装して製造さ
れ、積層タイプのチップインダクタは、フェライトのグ
リーンシートを利用して、導電体と磁性体を交互に積層
印刷し、焼成することによって製造されている。2. Description of the Related Art Conventionally, for example, for a chip resistor or the like mounted on a circuit board, various electrode patterns for a plurality of chips are formed on an insulating substrate, and these are firstly divided into columns and divided. After printing the side electrode on the surface and firing it,
It is manufactured by subdividing into individual chip shapes and plating the terminal electrode portions. Also, for example, a mold type chip inductor is manufactured by mounting a winding as a separate body on a substrate and covering the whole with a resin, and a multilayer type chip inductor is manufactured by using a ferrite green sheet to form a conductor. It is manufactured by alternately laminating and printing magnetic materials and firing.
【0003】また、別体のコイルをマウントしたり積層
印刷を行わない平面型のインダクタンス素子としては、
絶縁基板上にスパイラル状の導電体パターンを形成した
ものもあった。図17はこのような従来技術による平面
型インダクタンス素子をチップ形状にした場合の例を示
す。図17において基板上にはスパイラル状の導電体パ
ターン13が形成され、その外周端は一方の端子電極1
8に接続され、内周端はエアブリッジ17を介して他方
の端子電極18に接続される。このように導電体膜をス
パイラル状にパターン化してチップインダクタを構成す
る際の工程は次のようになる。まず、図18に示すよう
に、基板10の上面にレジスト膜11をパターン化し、
図19に示すように全体に導電体膜12を蒸着し、レジ
スト膜11をリフトオフすることによってスパイラル状
の導電体パターン13を形成する。続いて、図21に示
すようにレジスト膜14をパターン化し、その表面に給
電層15をスパッタリングし、さらに図22に示すよう
にエアブリッジを形成すべき箇所以外をレジスト膜16
で被い、メッキを行うことによってエアブリッジ17を
形成する。その後、図23に示すようにイオンミリング
法でレジスト膜14を除去し、図24に示すように、基
板から各チップを切断し、その端部に端子電極18を形
成する。[0003] Further, as a planar inductance element in which a separate coil is not mounted or lamination printing is not performed,
In some cases, a spiral conductive pattern was formed on an insulating substrate. FIG. 17 shows an example in which such a planar inductance element according to the prior art is formed in a chip shape. In FIG. 17 , a spiral conductive pattern 13 is formed on a substrate, and its outer peripheral end is connected to one terminal electrode 1.
8 is connected to the other terminal electrode 18 via an air bridge 17. The steps of forming the chip inductor by patterning the conductor film in a spiral shape as described above are as follows. First, as shown in FIG. 18 , a resist film 11 is patterned on the upper surface of the substrate 10,
As shown in FIG. 19 , a conductor film 12 is vapor-deposited on the whole, and the resist film 11 is lifted off to form a spiral conductor pattern 13. Subsequently, patterning the resist film 14 as shown in FIG. 2 1, sputtering a feeding layer 15 on the surface thereof, the resist except portions to be formed an air bridge as shown in FIG. 2 2 film 16
To form an air bridge 17 by plating. Then, removing the resist film 14 by ion milling as shown in FIG. 2 3, as shown in FIG. 2 4, and cutting each chip from the substrate to form a terminal electrode 18 on its end.
【0004】[0004]
【発明が解決しようとする課題】ところが、上述した従
来のチップ部品では、いずれのタイプであっても、基板
からチップ状の区画を切り離してから側面の端子電極を
個別に形成しなければならなかった。また、厚膜印刷に
よる積層型チップインダクタのようなチップ部品は多層
の導電体パターンを形成するので、その製造工数が多く
なる問題があり、また、図17に示したようにエアブリ
ッジを形成するものではエアブリッジを形成するための
レジスト膜を特殊な工程で除去しなければならず、全体
に製造工程が複雑となる。However, in the above-mentioned conventional chip components, the terminal electrodes on the side surfaces must be formed individually after separating the chip-shaped sections from the substrate, regardless of the type. Was. Moreover, since chip component such as a multilayer chip inductor according to the thick film printing to form a multilayer conductive pattern, there is a problem that the production steps is increased, also, an air-bridge as shown in FIG. 1 7 In such a case, the resist film for forming the air bridge must be removed by a special process, which complicates the entire manufacturing process.
【0005】この発明の目的は、チップ部品に要する導
電体パターンと端子電極とを実質上同時に形成できるよ
うにして、上述の問題を解消したチップ部品の製造方法
を提供することにある。An object of the invention, the conductor pattern and the terminal electrodes required for the chip component allowed to be formed at substantially the same time, is to provide a method of manufacturing a chip part products which solves the above problems.
【0006】また、この発明の他の目的は、従来のエア
ブリッジなどを用いることなく、実質的に単層の導電体
パターンによってチップ部品に必要な導電体パターンを
形成できるようにして、上述の問題を解消したチップ部
品の製造方法を提供することにある。Another object of the present invention is to make it possible to form a conductor pattern necessary for a chip component by a substantially single-layer conductor pattern without using a conventional air bridge or the like. Tip that solved the problem
An object of the present invention is to provide a method for manufacturing a product .
【0007】また、この発明の他の目的は、対向する端
部に複数の端子電極が設けられ、基板の表裏面にそれぞ
れ複数の端子電極から延びる導電体パターンが設けられ
た、従来技術では得られなかった小型でかつ多機能なチ
ップ部品の製造方法を提供することにある。Another object of the present invention is to provide a conventional technology in which a plurality of terminal electrodes are provided at opposite ends, and a conductor pattern extending from each of the plurality of terminal electrodes is provided on the front and back surfaces of the substrate. and to provide a small and a manufacturing method of the multi-functional chip unit products were not.
【0008】[0008]
【課題を解決するための手段】この発明のチップ部品の
製造方法は、所定の導電体パターンと端子電極とを同時
に形成可能とするために、請求項1に記載の通り、絶縁
性の基板、または絶縁板に導電体膜を予め形成した基板
に、互いに対向するコ字型を呈するとともに内面の一部
がチップ部品の端子電極の一部となる端子電極形成用孔
を形成する工程と、前記基板上および前記端子電極形成
孔の内面に導電体膜をメッキ法により形成する工程と、
前記基板上の導電体膜または前記基板上の導電体膜とと
もに前記端子電極形成用孔内面の導電体膜をエッチング
法によりパターン化してチップ部品の5面に連続する端
子電極を含む所定の導電体パターンを形成する工程と、
前記チップ部品の端子電極が形成されていない部分を通
る前記基板上の位置にスリットまたは溝を形成して、チ
ップ部品を前記基板から分離する工程とからなる。According to a first aspect of the present invention, there is provided a method for manufacturing a chip component, wherein a predetermined conductive pattern and a terminal electrode can be simultaneously formed. Or a step of forming a terminal electrode forming hole which has a U-shape facing each other and a part of the inner surface thereof becomes a part of a terminal electrode of a chip component, on a substrate in which a conductor film is formed in advance on an insulating plate; Forming a conductive film on the substrate and on the inner surface of the terminal electrode forming hole by plating,
The conductor film on the substrate or the conductor film on the inner surface of the terminal electrode forming hole together with the conductor film on the substrate is patterned by an etching method to form a terminal electrode continuous with the five surfaces of the chip component. Forming a predetermined conductor pattern including:
Forming a slit or a groove at a position on the substrate passing through a portion of the chip component where no terminal electrode is formed, and separating the chip component from the substrate.
【0009】請求項1に係るチップ部品の製造方法で
は、基板に互いに対向するコ字型を呈する端子電極形成
用孔が予め形成され、その端子電極形成用孔の内面にメ
ッキ法により導電体膜が形成され、エッチング法により
基板上の導電体膜または基板上の導電体膜とともに端子
電極形成用孔内面の導電体膜がパターン化されて5面に
連続する端子電極を含む所定の導電体パターンが形成さ
れ、その後、端子電極が形成されていない部分で基板か
らチップ部品が分離されるため、必要な導電体パターン
と端子電極とが同時に形成され、且つチップ部品として
分離される前に端子電極が形成されるため5面に連続す
る端子電極を有するチップ部品の製造コストが大幅に削
減される。In the method for manufacturing a chip component according to the first aspect, a U-shaped terminal electrode forming hole facing each other is formed in advance on a substrate, and a conductive film is formed on an inner surface of the terminal electrode forming hole by plating. Is formed, and the conductive film on the inner surface of the terminal electrode forming hole is patterned together with the conductive film on the substrate or the conductive film on the substrate by an etching method to form five surfaces.
A predetermined conductor pattern including continuous terminal electrodes is formed.
It is, then, since the chip components from the substrate at a portion where the terminal electrode is not formed is separated, is formed with a conductor pattern and the terminal electrodes required simultaneously, the terminal electrodes before and is separated as a chip component formed Continuation on 5 sides
The manufacturing cost of a chip component having a terminal electrode is greatly reduced.
【0010】また、この発明のチップ部品の製造方法
は、基板の表裏面に導電体パターンを形成するととも
に、両者の導通を容易に図るために、請求項2に記載の
通り、絶縁性の基板、または絶縁板に導電体膜を予め形
成した基板に、内面の一部がチップ部品の端子電極の一
部となる互いに対向するコ字型を呈する端子電極形成用
孔およびチップ部品の形成領域内にバイアホール用孔を
形成する工程と、前記基板の表裏面、前記端子電極形成
用孔およびバイアホール用孔の内面に導電体膜をメッキ
法により形成する工程と、前記基板の表裏面の導電体膜
または前記基板の表裏面の導電体膜とともに前記端子電
極形成用孔の内面の導電体膜をエッチング法によりパタ
ーン化してチップ部品の5面に連続する端子電極を含む
所定の導電体パターンを形成する工程と、前記チップ部
品の端子電極が形成されていない部分を通る前記基板上
の位置にスリットまたは溝を形成して、チップ部品を前
記基板から分離する工程とからなる。According to a second aspect of the present invention, there is provided a method for manufacturing a chip component, wherein an electrically conductive pattern is formed on the front and back surfaces of the substrate, and an insulating substrate is provided for facilitating conduction between the two. Alternatively, on a substrate in which a conductor film is formed in advance on an insulating plate, a U-shaped terminal electrode forming hole and a chip component forming region opposed to each other , in which a part of the inner surface becomes a part of the terminal electrode of the chip component. Forming a via hole in the substrate, forming a conductive film on the front and back surfaces of the substrate, the inner surface of the terminal electrode formation hole and the inner surface of the via hole by plating, and forming a conductive film on the front and back surfaces of the substrate. predetermined conductor pattern including a body membrane or terminal electrodes continuous to five surfaces of the chip component with a conductive film on the front and back surfaces of the conductive film of the inner surface of the terminal electrode-forming holes are patterned by etching of the substrate Forming, the forming slits or grooves in position on the substrate through a chip component parts are the terminal electrode is not formed in, and a step of separating the chip components from the substrate.
【0011】[0011]
【0012】請求項2に係るチップ部品の製造方法で
は、基板に端子電極形成用孔およびバイアホール用孔が
形成された後、メッキ法により基板の表裏面、端子電極
形成用孔およびバイアホール用孔の内面に導電体膜が形
成され、エッチング法により、基板表裏面の導電体膜ま
たは基板表裏面の導電体膜とともに、端子電極形成用孔
の内面の導電体膜がパターン化されて5面に連続する端
子電極を含む所定の導電体パターンが形成され、その後
に基板からチップ部品が分離されるため、基板表裏面の
所定の導電体パターンと端子電極とともにバイアホール
も同時に形成されることになり、5面に連続する端子電
極を有するとともに基板表裏面の導電体パターンが基板
内を通って導通するチップ部品を容易に製造できるよう
になる。A method for manufacturing a chip component according to claim 2By law
Has holes for terminal electrodes and holes for via holes in the substrate.
After being formed, the front and back surfaces of the substrate, terminal electrodes
Conductor film is formed on the inner surfaces of the formation holes and via holes.
And the conductive film on the front and back surfaces of the substrate is etched
Or terminal electrode formation holes with the conductor film on the front and back of the substrate.
The inner conductive film is patternedEdge that is continuous on 5 sides
A predetermined conductor pattern including a child electrode is formed,afterwards
Since the chip components are separated from the board,
Via holes with predetermined conductor patterns and terminal electrodes
Will also be formed at the same time,Terminals connected to 5 sides
With polesThe conductor pattern on the front and back of the substrate is the substrate
Easy to manufacture chip components that conduct through the inside
become.
【0013】[0013]
【0014】[0014]
【0015】[0015]
【0016】[0016]
【0017】[0017]
【発明の実施の形態】この発明の第1の実施形態に係る
チップ部品の製造方法を図1〜図11を基に以下に説明
する。DETAILED DESCRIPTION OF THE INVENTION explaining the manufacturing method of the chip part article according to the first embodiment of the present invention below based on FIGS. 1 to 11.
【0018】図1は、絶縁性の基板に対し端子電極形成
用孔およびバイアホール用孔を形成した状態を示す部分
斜視図である。図1において、1は絶縁性の基板であ
り、この基板1に、互いに対向するコ字型の端子電極形
成用孔2を縦横に配列形成している。また、チップ部品
の形成領域内にバイアホール用孔3をそれぞれ形成して
いる。FIG. 1 is a partial perspective view showing a state in which a terminal electrode forming hole and a via hole are formed in an insulating substrate. In FIG. 1, reference numeral 1 denotes an insulating substrate, on which U-shaped terminal electrode forming holes 2 facing each other are arranged vertically and horizontally. Also, via-holes 3 are formed in the chip component formation region.
【0019】図2は、図1に示した状態から基板の全面
に導電体膜をメッキし、フォトレジスト膜の塗布、露
光、現像の後、エッチングを行った状態を示す部分斜視
図である。図2において6はチップ部品の対向する両端
部に位置する端子電極であり、それぞれ5面に連続して
形成している。3′はバイアホール用孔(3)の内面に
導電体膜を形成して構成したバイアホールである。チッ
プ部品となる領域の表裏面には端子電極6からバイアホ
ール3′まで延びるスパイラル状の導電体パターン7を
形成している。FIG. 2 is a partial perspective view showing a state in which a conductive film is plated on the entire surface of the substrate from the state shown in FIG. 1, a photoresist film is applied, exposed, developed, and then etched. In FIG. 2, reference numerals 6 denote terminal electrodes located at opposite ends of the chip component, each being formed continuously on five surfaces. 3 'is a via hole formed by forming a conductive film on the inner surface of the via hole (3). A spiral conductive pattern 7 extending from the terminal electrode 6 to the via hole 3 'is formed on the front and back surfaces of the region to be the chip component.
【0020】図3は、図2に示した状態から2点鎖線部
分を分断することによって基板1から分離した単一のチ
ップ部品の斜視図であり、図4は、図3に示したチップ
部品の上面図および底面図である。但し、図3および図
4では保護膜を省略している。このように端子電極6か
らバイアホール3′までスパイラル状に延びる導電体パ
ターン7を基板の表裏面にそれぞれ形成したことによ
り、対向する2つの端子電極6−6間に所定のインダク
タンスが生じることになる。FIG. 3 is a perspective view of a single chip component separated from the substrate 1 by cutting off a two-dot chain line portion from the state shown in FIG. 2, and FIG. 4 is a perspective view of the chip component shown in FIG. 3A and 3B are a top view and a bottom view, respectively. However, the protective film is omitted in FIGS. 3 and 4. By forming the conductor patterns 7 extending spirally from the terminal electrodes 6 to the via holes 3 'on the front and back surfaces of the substrate, a predetermined inductance is generated between the two opposing terminal electrodes 6-6. Become.
【0021】次に、上記チップ部品の製造方法を図5〜
図11を参照して説明する。Next, a method of manufacturing the above-mentioned chip component will be described with reference to FIGS.
This will be described with reference to FIG.
【0022】まず、図5に示すように、例えばガラス布
・エポキシ系のガラス基材などの絶縁性基板1を選定す
る。この基板1に対し図6に示すように端子電極形成用
孔2およびバイアホール用孔3をNCボール盤によるミ
ーリング加工やプレスマシンによるプレス加工によっ
て、同一工程で形成する。次に、図7に示すように例え
ば銅などの無電解メッキおよび電解メッキにより導電体
膜4を基板の表裏面および孔の内面に被着させる。続い
て図8に示すように、電着法によりフォトレジスト膜を
全体に塗布する。その後、フォトマクスを基板の両面に
重ねて散乱光により露光し、現像することによって、図
9に示すようにフォトマスクをパターン化する。続いて
導電体膜4をエッチングし、レジスト膜5を除去するこ
とによって図10に示すように基板の両面にスパイライ
ル状の導電体パターン7を形成するとともに、バイアホ
ール3′および端子電極6を形成する。その後、図11
に示すように保護膜8を端子電極6以外の部分に印刷す
る。最後に、図2において2点鎖線で示したように、端
子電極が形成されていない部分を通る位置で個別のチッ
プ部品を分離する。これは、Vカットマシン(スリッ
タ)により断面V形の溝を形成して分割するか、ダイシ
ングソーでダイシングすることによって行う。[0022] First, by sea urchin shown in FIG. 5, for example, to select the insulating substrate 1 such as a glass cloth-epoxy glass substrate. As shown in FIG. 6, a hole 2 for forming a terminal electrode and a hole 3 for a via hole are formed in the same substrate 1 by milling with an NC drilling machine or pressing with a press machine in the same step. Next, as shown in FIG. 7, the conductor film 4 is applied to the front and back surfaces of the substrate and the inner surfaces of the holes by electroless plating of copper or the like and electrolytic plating. Subsequently, as shown in FIG. 8, a photoresist film is applied to the entire surface by an electrodeposition method. Thereafter, a photomask is patterned on the both surfaces of the substrate by irradiating the photomask with scattered light and developing the photomask as shown in FIG. Subsequently, the conductor film 4 is etched and the resist film 5 is removed to form a spiral-shaped conductor pattern 7 on both surfaces of the substrate as shown in FIG. Form. Then, FIG.
The protective film 8 is printed on portions other than the terminal electrodes 6 as shown in FIG. Finally, as shown by a two-dot chain line in FIG. 2, individual chip components are separated at positions passing through portions where terminal electrodes are not formed. This is performed by forming a groove having a V-shaped cross section with a V-cut machine (slitter) and dividing the groove, or by dicing with a dicing saw.
【0023】尚、図5〜図11では絶縁性基板1を出発
材料とする例を示したが、例えば絶縁性基材に銅箔を張
り合わせた銅張積層基板を出発材料としても同様に製造
することができる。Although FIGS. 5 to 11 show an example in which the insulating substrate 1 is used as a starting material, for example, a copper-clad laminated substrate in which an insulating base material is laminated with a copper foil is similarly used as a starting material. be able to.
【0024】次に、端子電極形成用孔の他の例を第2、
第3および第4の実施形態として図12〜図14を基に
説明する。Next, another example of the terminal electrode forming hole will be described in the second.
Third and fourth embodiments will be described with reference to FIGS.
【0025】図12は第2の実施形態に係る端子電極形
成用孔の平面図である。図12において、2はそれぞれ
端子電極形成用孔であり、Aで示す領域がチップ部品の
形成領域である。このように隣接するチップ部品の端子
電極形成用孔を連続する孔として設けてもよい。FIG. 12 is a plan view of a terminal electrode forming hole according to the second embodiment. In FIG. 12, reference numerals 2 denote terminal electrode forming holes, and a region indicated by A is a chip component forming region. In this manner, the terminal electrode forming holes of the adjacent chip components may be provided as continuous holes.
【0026】[0026]
【0027】図13は第3の実施形態に係る端子電極形
成用孔の平面図である。この例では、C字型の端子電極
形成用孔2を設けて、端子電極6を形成し、2点鎖線で
示す一箇所で分離する。[0027] Figure 1 3 is a plan view of the terminal electrode forming holes according to the third embodiment. In this example, a C-shaped terminal electrode forming hole 2 is provided to form a terminal electrode 6, which is separated at one location indicated by a two-dot chain line.
【0028】図14は第4の実施形態に係る端子電極形
成用孔の平面図である。この例では、端子電極形成用孔
2を形成するとともに、チップ部品形成領域の四隅にそ
れぞれ端子電極6a,6bを形成して4端子のチップ部
品を得る。[0028] Figure 1 4 is a plan view of the terminal electrode forming holes according to a fourth embodiment. In this example, the terminal electrode forming holes 2 are formed, and the terminal electrodes 6a and 6b are formed at the four corners of the chip component forming region, respectively, to obtain a four-terminal chip component.
【0029】次に、第5の実施形態に係るチップ部品の
外観斜視図を図15に示す。このチップ部品は図14に
示した状態から2点鎖線部分で基板から分離したもので
ある。このように基板1の四隅に端子電極6a,6bを
形成するとともに、基板表面に両端が一方の端子電極6
a,6aに接続されたつづら折り状の導電体パターン7
を形成し、基板1の裏面側にも両端が他の端子電極6
b,6bに接続されたつづら折り状の導電体パターンを
形成している。これにより端子電極6aと6b間が変圧
器等の変成器として作用する。[0029] Next, a perspective view of a chip component according to a fifth embodiment in FIG 5. The chip component is obtained by separating from the substrate by a two-dot chain line portion from the state shown in FIG 4. As described above, the terminal electrodes 6a and 6b are formed at the four corners of the substrate 1, and both ends of the terminal electrodes 6a and 6b are formed on the substrate surface.
a, serpentine conductor pattern 7 connected to 6a
Are formed, and both terminal electrodes 6 are also provided on the back side of the substrate 1.
A serpentine conductor pattern connected to b and 6b is formed. Thereby, the space between the terminal electrodes 6a and 6b functions as a transformer such as a transformer.
【0030】次に第6の実施形態に係るチップ部品の構
成を外観斜視図として図16に示す。この例では、6つ
のバイアホール3′を基板1に形成していて、これらの
バイアホールによって分布定数回路を構成し、端子電極
6と一部のバイアホールとを基板の表面または裏面で接
続している。本願発明によれば、チップ部品に要する導
電体パターンとバイアホールおよび端子電極が実質上同
時に形成されるため、このようにして、複数のバイアホ
ールを用いた分布定数回路を組み込んだチップ部品も容
易に得られる。[0030] Then 1 6 a configuration of a chip component according to a sixth embodiment as external perspective view. In this example, six via holes 3 'are formed in the substrate 1, a distributed constant circuit is formed by these via holes, and the terminal electrode 6 and a part of the via holes are connected on the front surface or the back surface of the substrate. ing. According to the present invention, the conductor pattern required for the chip component, the via hole, and the terminal electrode are formed substantially at the same time, and thus the chip component incorporating the distributed constant circuit using the plurality of via holes can be easily formed. Is obtained.
【0031】[0031]
【発明の効果】請求項1に記載の発明によれば、チップ
部品として必要な導電体パターンと端子電極とが同時に
形成され、且つチップ部品として分離される前に端子電
極が形成されるため製造コストが大幅に削減される。According to the first aspect of the present invention, a conductor pattern and a terminal electrode required for a chip component are simultaneously formed, and the terminal electrode is formed before being separated as a chip component. Costs are greatly reduced.
【0032】請求項2に記載の発明によれば、チップ部
品として必要な導電体パターンとバイアホールおよび端
子電極が同時に形成され、且つチップ部品として分離さ
れる前に端子電極が形成されるため、基板の表裏面に導
電体パターンを有するとともに、両導電体パターンが基
板内を通って導通するチップ部品が容易に製造できるよ
うになる。According to the second aspect of the present invention, the conductor pattern, the via hole, and the terminal electrode required for the chip component are formed simultaneously, and the terminal electrode is formed before being separated as the chip component. A chip component having conductor patterns on the front and back surfaces of the substrate and conducting both conductor patterns through the inside of the substrate can be easily manufactured.
【0033】[0033]
【0034】[0034]
【図1】第1の実施形態に係るチップ部品の製造途中に
おける状態を示す部分斜視図である。FIG. 1 is a partial perspective view showing a state in the course of manufacturing a chip component according to a first embodiment.
【図2】第1の実施形態に係るチップ部品の製造途中に
おける状態を示す部分斜視図である。FIG. 2 is a partial perspective view showing a state during the manufacture of the chip component according to the first embodiment.
【図3】チップ部品の外観斜視図である。FIG. 3 is an external perspective view of a chip component.
【図4】チップ部品の上面図および底面図である。FIG. 4 is a top view and a bottom view of the chip component.
【図5】絶縁性基板の断面図である。FIG. 5 is a sectional view of an insulating substrate.
【図6】端子電極形成用孔およびバイアホール用孔形成
後の断面図である。FIG. 6 is a cross-sectional view after forming a terminal electrode forming hole and a via hole.
【図7】導電体膜形成後の断面図である。FIG. 7 is a cross-sectional view after a conductor film is formed.
【図8】フォトレジスト膜形成後の断面図である。FIG. 8 is a sectional view after a photoresist film is formed.
【図9】フォトレジスト膜パターン化後の断面図であ
る。FIG. 9 is a cross-sectional view after patterning the photoresist film.
【図10】導電体膜エッチング後の断面図である。FIG. 10 is a cross-sectional view after conductor film etching.
【図11】保護膜塗布後の断面図である。FIG. 11 is a cross-sectional view after a protective film is applied.
【図12】第2の実施形態に係る端子電極形成用孔の形
成例を示す平面図である。FIG. 12 is a plan view showing an example of forming a terminal electrode forming hole according to a second embodiment.
【図13】第3の実施形態に係る端子電極形成用孔の形
成例を示す平面図である。FIG. 13 is a plan view illustrating an example of forming a terminal electrode forming hole according to a third embodiment.
【図14】第4の実施形態に係る端子電極形成用孔の形
成例を示す平面図である。FIG. 14 is a plan view showing an example of forming terminal electrode forming holes according to a fourth embodiment.
【図15】第5の実施形態に係るチップ部品の外観斜視
図である。FIG. 15 is an external perspective view of a chip component according to a fifth embodiment.
【図16】第6の実施形態に係るチップ部品の外観斜視
図である。FIG. 16 is an external perspective view of a chip component according to a sixth embodiment.
【図17】従来技術によるチップインダクタの平面図で
ある。FIG. 17 is a plan view of a conventional chip inductor.
【図18】基板上にレジスト膜をパターン化した状態の
断面図である。FIG. 18 is a sectional view showing a state where a resist film is patterned on a substrate.
【図19】導電体膜形成後の断面図である。FIG. 19 is a cross-sectional view after a conductor film is formed.
【図20】導電体パターン形成後の断面図である。FIG. 20 is a cross-sectional view after a conductor pattern is formed.
【図21】レジスト膜のパターン化および導電体膜形成
後の断面図である。FIG. 21 is a cross-sectional view after patterning of a resist film and formation of a conductor film.
【図22】エアブリッジ形成後の断面図である。FIG. 22 is a cross-sectional view after an air bridge is formed.
【図23】レジスト膜除去後の断面図である。FIG. 23 is a cross-sectional view after removing a resist film.
【図24】端子電極形成後の断面図である。FIG. 24 is a cross-sectional view after a terminal electrode is formed.
1−基板 2−端子電極形成用孔 3−バイアホール用孔 3′−バイアホール 4−導電体膜 5−フォトレジスト膜 6−端子電極 7−導電体パターン 8−保護膜 10−基板 11−レジスト膜 12−導電体膜 13−導電体パターン 14−レジスト膜 15−導電体膜 16−レジスト膜 17−導電体膜(エアブリッジ) 18−端子電極 Reference Signs List 1-substrate 2-hole for forming terminal electrode 3-hole for via hole 3'-via hole 4-conductor film 5-photoresist film 6-terminal electrode 7-conductor pattern 8-protective film 10-substrate 11-resist Film 12-conductor film 13-conductor pattern 14-resist film 15-conductor film 16-resist film 17-conductor film (air bridge) 18-terminal electrode
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H05K 3/00 H01F 17/00──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int. Cl. 6 , DB name) H05K 3/00 H01F 17/00
Claims (2)
を予め形成した基板に、互いに対向するコ字型を呈する
とともに内面の一部がチップ部品の端子電極の一部とな
る端子電極形成用孔を形成する工程と、 前記基板上および前記端子電極形成孔の内面に導電体膜
をメッキ法により形成する工程と、 前記基板上の導電体膜または前記基板上の導電体膜とと
もに前記端子電極形成用孔内面の導電体膜をエッチング
法によりパターン化してチップ部品の5面に連続する端
子電極を含む所定の導電体パターンを形成する工程と、 前記チップ部品の端子電極が形成されていない部分を通
る前記基板上の位置にスリットまたは溝を形成して、チ
ップ部品を前記基板から分離する工程とからなるチップ
部品の製造方法。1. An insulating substrate or a substrate in which a conductor film is formed on an insulating plate in advance has a U-shape facing each other.
A step portion of the inner surface forms part become terminal electrode forming holes of the terminal electrodes of the chip component with the steps of forming by plating a conductive film on the inner surface of the substrate and the terminal electrode formed holes A terminal film that is formed by patterning the conductor film on the substrate or the conductor film on the inner surface of the terminal electrode forming hole together with the conductor film on the substrate by an etching method and is continuous with the five surfaces of the chip component. Forming a predetermined conductor pattern including: forming a slit or groove at a position on the substrate passing through a portion of the chip component where no terminal electrode is formed, and separating the chip component from the substrate. And a method for manufacturing a chip component.
を予め形成した基板に、互いに対向するコ字型を呈する
とともに内面の一部がチップ部品の端子電極の一部とな
る端子電極形成用孔およびチップ部品の形成領域内にバ
イアホール用孔を形成する工程と、 前記基板の表裏面、前記端子電極形成用孔およびバイア
ホール用孔の内面に導電体膜をメッキ法により形成する
工程と、 前記基板の表裏面の導電体膜または前記基板の表裏面の
導電体膜とともに前記端子電極形成用孔の内面の導電体
膜をエッチング法によりパターン化してチップ部品の5
面に連続する端子電極を含む所定の導電体パターンを形
成する工程と、 前記チップ部品の端子電極が形成されていない部分を通
る前記基板上の位置にスリットまたは溝を形成して、チ
ップ部品を前記基板から分離する工程とからなるチップ
部品の製造方法。2. An insulated substrate or a substrate in which a conductor film is formed on an insulating plate in advance has a U shape facing each other.
A step portion of the inner surface forms part become terminal electrode forming holes and chip components holes for via holes in the forming region of the terminal electrodes of the chip component with front and back surfaces of the substrate, for the terminal electrode formation Forming a conductive film on the inner surface of the hole and the via hole by a plating method; and forming a conductive film on the front and back surfaces of the substrate or the inner surface of the terminal electrode forming hole together with the conductive film on the front and back surfaces of the substrate. 5 of the chip component the conductor film is patterned by etching
Forming a predetermined conductor pattern including a terminal electrode continuous on a surface ; forming a slit or a groove at a position on the substrate passing through a portion of the chip component where the terminal electrode is not formed; Separating the chip component from the substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8002739A JP2768655B2 (en) | 1996-01-11 | 1996-01-11 | Manufacturing method of chip parts |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8002739A JP2768655B2 (en) | 1996-01-11 | 1996-01-11 | Manufacturing method of chip parts |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09191167A JPH09191167A (en) | 1997-07-22 |
| JP2768655B2 true JP2768655B2 (en) | 1998-06-25 |
Family
ID=11537721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8002739A Expired - Fee Related JP2768655B2 (en) | 1996-01-11 | 1996-01-11 | Manufacturing method of chip parts |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2768655B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5765685B2 (en) * | 2011-10-20 | 2015-08-19 | アルプス・グリーンデバイス株式会社 | Manufacturing method of magnetic element |
| JP6028257B2 (en) * | 2012-03-02 | 2016-11-16 | アルプス・グリーンデバイス株式会社 | Manufacturing method of magnetic element and magnetic element |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2677308B2 (en) * | 1989-07-14 | 1997-11-17 | 田中貴金属工業株式会社 | Tie bar push back type pin hole processed printed circuit board |
| JPH0748417B2 (en) * | 1989-08-23 | 1995-05-24 | 株式会社村田製作所 | Laminated transformer |
| JPH0537098A (en) * | 1991-08-02 | 1993-02-12 | Omron Corp | Multi-cavity double-sided printed wiring board |
| JPH07123180B2 (en) * | 1991-11-15 | 1995-12-25 | ティアック株式会社 | Method for manufacturing circuit board device |
| JPH07106134A (en) * | 1993-09-29 | 1995-04-21 | Kyocera Corp | Chip filter parts |
| JPH07135114A (en) * | 1993-11-11 | 1995-05-23 | Yokogawa Electric Corp | Laminated printed coil and method of manufacturing the same |
-
1996
- 1996-01-11 JP JP8002739A patent/JP2768655B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09191167A (en) | 1997-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960015427B1 (en) | Flat coil | |
| JP2976049B2 (en) | Multilayer electronic components | |
| JP3164000B2 (en) | Multilayer inductor | |
| EP0430157B1 (en) | Composite circuit board and manufacturing method of the same | |
| EP1772878A1 (en) | Method for manufacturing electronic component, parent board and electronic component | |
| JPH07135376A (en) | Composite printed circuit board and manufacturing method thereof | |
| US5539227A (en) | Multi-layer wiring | |
| EP1520454B1 (en) | Single or multi-layer printed circuit board with extended breakaway tabs and method of manufacture thereof | |
| US7338892B2 (en) | Circuit carrier and manufacturing process thereof | |
| JP3257532B2 (en) | Method for manufacturing laminated electronic component and method for measuring characteristics thereof | |
| US20020002771A1 (en) | Method for making a planar inductor/transformer in a laminated printed circuit board | |
| JP2768655B2 (en) | Manufacturing method of chip parts | |
| JP4010919B2 (en) | Inductive element manufacturing method | |
| EP0287681A1 (en) | Multi-layer printed circuit board and a method of fabricating the same | |
| JPH10208942A (en) | Chip inductor incorporating magnetic core and its manufacture | |
| JP3425711B2 (en) | Manufacturing method of laminated electronic components | |
| KR20050029927A (en) | Chip inductor | |
| JP3257531B2 (en) | Multilayer electronic components | |
| US6151775A (en) | Multilayer circuit board and method of producing the same | |
| US6236558B1 (en) | Multilayer electronic part | |
| JPH09219324A (en) | Wire wheel component and manufacturing method thereof | |
| JP2005209672A (en) | Capacitor-embedded substrate and manufacturing method thereof | |
| JPH11111551A (en) | Production of laminated electrical component | |
| JP4604656B2 (en) | Multilayer component mounting structure | |
| JP2000021636A (en) | Electronic components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |