JP2769166B2 - Electronic circuit inspection equipment - Google Patents
Electronic circuit inspection equipmentInfo
- Publication number
- JP2769166B2 JP2769166B2 JP63248464A JP24846488A JP2769166B2 JP 2769166 B2 JP2769166 B2 JP 2769166B2 JP 63248464 A JP63248464 A JP 63248464A JP 24846488 A JP24846488 A JP 24846488A JP 2769166 B2 JP2769166 B2 JP 2769166B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- value
- input
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000007689 inspection Methods 0.000 title claims description 18
- 238000012360 testing method Methods 0.000 claims description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 description 43
- 238000012545 processing Methods 0.000 description 27
- 238000012937 correction Methods 0.000 description 20
- 238000000034 method Methods 0.000 description 13
- 238000011161 development Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 238000002485 combustion reaction Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、電子回路の動作を評価する電子回路の検査
装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit inspection apparatus for evaluating the operation of an electronic circuit.
従来の技術 マイクロコンピュータなどを内蔵する電子制御装置の
プログラムを評価するためには、制御の対象となる装置
を含む制御装置全体を評価して行う必要がある。実際に
は、評価を容易に行うために疑似信号を評価基板に入力
し、インサーキツトエミユレータ(ICE)と呼ばれる開
発支援装置上でプログラムを実行することによつてその
動作を評価する。2. Description of the Related Art In order to evaluate a program of an electronic control device including a microcomputer or the like, it is necessary to evaluate the entire control device including a device to be controlled. In practice, a pseudo signal is input to an evaluation board in order to easily perform the evaluation, and the operation is evaluated by executing a program on a development support device called an in-circuit emulator (ICE).
第4図は、従来の電子回路の検査を説明するためのブ
ロツク図である。エミユレータボード41を含む開発支援
装置40は入力装置42、処理装置43、表示装置44から構成
されている。入力装置42はプログラムあるいはデータの
入力を行う、たとえばキーボードであり、入力装置42か
ら入力されたプログラム等は処理装置43に送出される。
処理装置43は開発支援装置40全体の制御、入力装置42か
ら入力されたソースプログラムを機械語に変換するアセ
ンブル処理、あるいはエミユレータボード41において実
行されたプログラムを評価する処理などが行われる。ま
た表示装置44はエミユレータボード41において実行され
た処理結果などが表示される。たとえばCRT装置であ
る。FIG. 4 is a block diagram for explaining inspection of a conventional electronic circuit. The development support device 40 including the emulator board 41 includes an input device 42, a processing device 43, and a display device 44. The input device 42 is, for example, a keyboard for inputting a program or data. A program or the like input from the input device 42 is sent to the processing device 43.
The processing device 43 performs control of the entire development support device 40, assembling processing for converting a source program input from the input device 42 into a machine language, processing for evaluating a program executed on the emulator board 41, and the like. The display device 44 displays a result of processing executed on the emulator board 41 and the like. For example, a CRT device.
エミユレータボード41には、中央処理装置(CPU)41a
とメモリ41bなどから構成されており、電子回路47で使
用されている制御用マイコン(MPU)に代わつて、プロ
グラムを実行するとともに、実行状態を処理装置43へ入
力する為の装置である。処理装置43から転送されたプロ
グラムは、バスラインbl1を介してメモリ41bにストアさ
れる。CPU41aはメモリ41bにストアされているプログラ
ムに従つて処理を実行する。The emulator board 41 has a central processing unit (CPU) 41a
And a memory 41b for executing the program and inputting the execution state to the processing unit 43 instead of the control microcomputer (MPU) used in the electronic circuit 47. The program transferred from the processing device 43 is stored in the memory 41b via the bus line bl1. The CPU 41a executes processing according to a program stored in the memory 41b.
電子回路47に入力されるアナログ信号である疑似信号
は、疑似信号発生回路45によつて生成される。疑似信号
として、たとえば振幅あるいは繰返し周期の異なるパル
ス信号、予め定める電圧信号などが生成され、それらの
生成条件は入力装置46において設定される。A pseudo signal which is an analog signal input to the electronic circuit 47 is generated by the pseudo signal generation circuit 45. As the pseudo signal, for example, a pulse signal having a different amplitude or a repetition period, a predetermined voltage signal, and the like are generated, and the generation conditions thereof are set in the input device 46.
開発支援装置40は本来、電子回路47に配置されるマイ
コンに代わつて、メモリ41bにストアされている手順に
従つて入力された疑似信号をデジタルデータに変換した
後、それらのデジタルデータを基礎として制御演算を行
い、制御対象48に対し制御信号を出力する。The development support device 40 originally converts a pseudo signal input into digital data in accordance with the procedure stored in the memory 41b, instead of the microcomputer arranged in the electronic circuit 47, and then uses the digital data as a basis. The control operation is performed and a control signal is output to the control target 48.
開発支援装置40はエミユレータボード41において実行
された処理、たとえば疑似信号からデジタルデータへ変
換した値、制御対象48へ出力した制御信号の内容を表示
装置44に出力することによりメモリ41b内にストアされ
ているプログラムが正常に実行されたか否かを判断す
る。The development support device 40 stores the processing executed in the emulator board 41, for example, a value obtained by converting a pseudo signal into digital data, the content of a control signal output to the control target 48 to the display device 44, thereby storing the data in the memory 41b. It is determined whether the stored program has been executed normally.
発明が解決しようとする課題 前述したように、従来のプログラムの開発にあたつて
は、入力装置46においてプログラム評価のための疑似信
号を設定し、それらの疑似信号に基づいて制御信号を生
成する。これらの過程において開発支援装置40は疑似信
号の入力と制御信号の出力の相関関係をたとえば表示装
置44に出力させ、プログラムが正常に実行しているか否
かを評価する。As described above, in developing a conventional program, a pseudo signal for evaluating a program is set in the input device 46, and a control signal is generated based on the pseudo signal. . In these processes, the development support device 40 causes the display device 44 to output the correlation between the input of the pseudo signal and the output of the control signal, for example, to evaluate whether or not the program is normally executed.
しかしながら、電子回路47に入力された疑似信号が評
価したいデジタルデータに一致しない場合、たとえば繰
返し周期、出力タイミングなどが評価したい数値に一致
しない場合は正確なプログラム評価が行えないので、入
力装置46を再度操作し、開発支援装置40において目的と
するデジタルデータが入力されるように操作する必要が
ある。特に、疑似信号を多数発生させる必要がある場
合、それらの疑似信号のすべてをプログラムの評価を対
象となる信号に生成させることは時間と手間を必要とす
るとともに、プログラムの開発効率を低下させる原因と
なる。However, if the pseudo signal input to the electronic circuit 47 does not match the digital data to be evaluated, for example, if the repetition period, output timing, etc. do not match the numerical values to be evaluated, accurate program evaluation cannot be performed. It is necessary to operate again so that the target digital data is input to the development support device 40. In particular, when it is necessary to generate a large number of spurious signals, generating all of the spurious signals into a signal to be evaluated for a program requires time and effort and causes a reduction in program development efficiency. Becomes
そこで本発明の目的は、上述の課題を解決するために
なされたもので、電子回路に入力されるアナログ信号が
予め定めるデジタル信号となるように自動的に補正する
電子回路の検査装置を提供することにある。Therefore, an object of the present invention is to solve the above-described problem, and provides an electronic circuit inspection apparatus that automatically corrects an analog signal input to the electronic circuit so that the analog signal becomes a predetermined digital signal. It is in.
課題を解決するための手段 本発明は、アナログ信号を受信してそのアナログ信号
に対応するデジタル信号を導出する電子回路の検査装置
において、 前記電子回路にアナログ信号を与えるために用いられ
る検査信号を発生する検査信号発生手段と、 前記電子回路からのデジタル信号が与えられ、このデ
ジタル信号と前記検査信号発生手段からのアナログ信号
との偏差を検出する偏差検出手段と、 前記偏差検出手段の出力に応答し、検査信号発生手段
からのアナログ信号を補正し、これによつて検査信号発
生手段からのアナログ信号に対応して電子回路から予め
定めるデジタル信号が導出される補正手段とを含むこと
を特徴とする電子回路の検査装置である。Means for Solving the Problems The present invention is an electronic circuit inspection device that receives an analog signal and derives a digital signal corresponding to the analog signal, wherein an inspection signal used to give an analog signal to the electronic circuit is provided. A test signal generating means to be generated, a digital signal from the electronic circuit is given, a deviation detecting means to detect a deviation between this digital signal and an analog signal from the test signal generating means, and an output of the deviation detecting means Response means for correcting an analog signal from the test signal generating means, whereby a predetermined digital signal is derived from an electronic circuit in accordance with the analog signal from the test signal generating means. An electronic circuit inspection device.
作 用 本発明においては、電子回路はアナログ信号を受信
し、そのアナログ信号に対応するデジタル信号を出力す
る。検査信号発生手段は、検査信号を発生し、その検査
信号に基づいて電子回路にアナログ信号を与える。偏差
検出手段は電子回路から出力されたデジタル信号と検査
信号発生手段からのアナログ信号との偏差を検出する。
そして、補正手段は偏差検出手段からの出力に基づいて
検査信号発生手段からのアナログ信号を補正する。この
補正によつて、検査信号発生手段からのアナログ信号に
対応したデジタル信号が電子回路から導出される。In the present invention, the electronic circuit receives an analog signal and outputs a digital signal corresponding to the analog signal. The test signal generating means generates a test signal and supplies an analog signal to the electronic circuit based on the test signal. The deviation detecting means detects a deviation between the digital signal output from the electronic circuit and the analog signal from the inspection signal generating means.
Then, the correcting means corrects the analog signal from the inspection signal generating means based on the output from the deviation detecting means. By this correction, a digital signal corresponding to the analog signal from the inspection signal generating means is derived from the electronic circuit.
実施例 第1図は、本発明の一実施例である電子回路の検査装
置を説明するためのブロツク図である。以下動作につい
て説明する。電子回路1は電子回路検査装置によつてそ
の動作が検査される回路で、CPU1a、メモリ1b、カウン
タ1cおよび入出力回路(I/O)1dなどから成り、それら
の間のデータの転送はバスラインblを介して行われる。
電子回路1に入力される疑似信号の信号波形の条件は、
キーボードなどによつて実現される入力装置2によつて
設定され、処理回路3に入力される。Embodiment FIG. 1 is a block diagram for explaining an electronic circuit inspection apparatus according to an embodiment of the present invention. The operation will be described below. The electronic circuit 1 is a circuit whose operation is inspected by an electronic circuit inspection device, and includes a CPU 1a, a memory 1b, a counter 1c, an input / output circuit (I / O) 1d, and the like. Done via line bl.
The condition of the signal waveform of the pseudo signal input to the electronic circuit 1 is as follows:
The information is set by the input device 2 realized by a keyboard or the like, and is input to the processing circuit 3.
変換回路4は処理回路3から出力されたアナログ電圧
値に対応して入力装置2において設定された信号波形に
変換して出力する。たとえば、変換回路4が電圧・周波
数変換回路である場合は、変換回路4から方形波あるい
は正弦波などの信号が出力される。変換回路4が方形波
を出力する電圧・周波数変換回路である場合、電子回路
1のカウンタ1cは入力される信号のパルス数を計数す
る。CPU1はカウンタ1cにおいて計数された数値に基づい
てメモリ1bにストアされている制御プログラムに従い制
御演算を行い、制御対象5に対し制御信号を出力する。The conversion circuit 4 converts the analog voltage value output from the processing circuit 3 into a signal waveform set in the input device 2 and outputs the signal waveform. For example, when the conversion circuit 4 is a voltage / frequency conversion circuit, the conversion circuit 4 outputs a signal such as a square wave or a sine wave. When the conversion circuit 4 is a voltage / frequency conversion circuit that outputs a square wave, the counter 1c of the electronic circuit 1 counts the number of pulses of the input signal. The CPU 1 performs a control operation in accordance with a control program stored in the memory 1b based on the numerical value counted by the counter 1c, and outputs a control signal to the control target 5.
カウンタ1cにおいて計数された数値は入出力回路1dを
介してデータラツチ6に逆転され、一時的に記憶され
る。データラツチ6に記憶されている数値は処理回路3
に出力され、入力装置2において設定された条件に一致
するか否かが後述する処理によつて判定され、一致して
いない場合はその補正処理が行われる。The value counted by the counter 1c is inverted by the data latch 6 via the input / output circuit 1d and is temporarily stored. The numerical value stored in the data latch 6 is
And whether the condition set in the input device 2 is matched is determined by a process described later. If not, the correction process is performed.
次に、処理回路3における動作について説明する。入
力装置2において設定されたデータはデータ変換回路3a
に入力される。データ変換回路3aは入力装置2における
設定数値と変換回路4の出力であるアナログ信号との間
の単位系を一致させるための変換を行う。このデータ変
換3aにおけるデータ変換により変換回路4から出力され
るアナログ信号がどの単位系であつても処理回路3にお
いて出力信号の補正を行うことができる。データ変換回
路3aの出力は加算回路3bに入力され、積分回路3cの出力
と加算され、デジタル/アナログ変換回路3dに送出され
る。デジタル/アナログ変換回路3dはデジタル量をアナ
ログ量、すなわちアナログ電圧値に変換し、変換回路4
に出力する。Next, the operation of the processing circuit 3 will be described. The data set in the input device 2 is transmitted to the data conversion circuit 3a.
Is input to The data conversion circuit 3a performs conversion for matching the unit system between the set value in the input device 2 and the analog signal output from the conversion circuit 4. The output signal can be corrected in the processing circuit 3 regardless of the unit system of the analog signal output from the conversion circuit 4 by the data conversion in the data conversion 3a. The output of the data conversion circuit 3a is input to the addition circuit 3b, added to the output of the integration circuit 3c, and sent to the digital / analog conversion circuit 3d. The digital / analog conversion circuit 3d converts the digital amount into an analog amount, that is, an analog voltage value.
Output to
カウンタ1cにおいて計数されたカンウント値はデータ
ラツチ6を介して入力回路3eに入力される。入力回路3e
は入力バツフア回路である。入力回路3eの出力はデータ
変換回路3fに送出され、データ変換が行われる。このデ
ータ変換はカウンタ1cにおいて計数したカウント値の単
位系と入力装置2における設定データの単位系とを一致
させるための変換処理である。データ変換回路3fにおい
て変換されたデータは比較回路3gにおいて入力装置2で
設定された設定データとの比較が行われ、それらの偏差
は積分回路3cに入力され、偏差量が積分、すなわち積算
される。積分回路3cにおいて積算された補正値は加算回
路3bにおいてデータ変換回路3aの出力値と加算され、入
力装置2において設定された設定値がカウンタ1cに計数
されるように処理回路3において補正される。The count value counted by the counter 1c is input to the input circuit 3e via the data latch 6. Input circuit 3e
Is an input buffer circuit. The output of the input circuit 3e is sent to the data conversion circuit 3f, where data conversion is performed. This data conversion is a conversion process for matching the unit system of the count value counted by the counter 1c with the unit system of the setting data in the input device 2. The data converted by the data conversion circuit 3f is compared with the set data set by the input device 2 in the comparison circuit 3g, and their deviation is input to the integration circuit 3c, and the deviation amount is integrated, that is, integrated. . The correction value integrated in the integration circuit 3c is added to the output value of the data conversion circuit 3a in the addition circuit 3b, and is corrected in the processing circuit 3 so that the set value set in the input device 2 is counted by the counter 1c. .
第2図は、本実施例の処理を説明するためのフローチ
ヤートである。以下、各ステツプの処理について説明す
る。ステツプn1では、入力装置2において入力された設
定値が処理回路3に入力される。ステツプn2では、デー
タ変換回路3aに入力された設定値に基づいて出力初期値
が算出され決定される。この出力初期値は入力装置2に
おいて設定された数値に対するデジタル値である。ステ
ツプn2において出力初期値が決定されると、ステツプn3
においてデジタル/アナログ変換回路3dに出力する出力
値が演算される。出力値は第1式に示すように出力初期
値と積分回路3cからの補正値を加算することによつて求
められる。FIG. 2 is a flowchart for explaining the processing of this embodiment. Hereinafter, the processing of each step will be described. At step n1, the set value input at the input device 2 is input to the processing circuit 3. In step n2, an output initial value is calculated and determined based on the set value input to the data conversion circuit 3a. This output initial value is a digital value corresponding to a numerical value set in the input device 2. When the output initial value is determined in step n2, step n3
In, an output value to be output to the digital / analog conversion circuit 3d is calculated. The output value is obtained by adding the output initial value and the correction value from the integration circuit 3c as shown in the first equation.
出力値=出力初期値+補正値 …(1) ステツプn3において出力値が演算されると、ステツプ
n4においてその出力値が変換回路4へ送出され変換回路
4から疑似信号が発生する。疑似信号が発生するとステ
ツプn5において、その疑似信号が電子回路1へ出力され
る。Output value = output initial value + correction value (1) When the output value is calculated in step n3,
At n4, the output value is sent to the conversion circuit 4, and the conversion circuit 4 generates a pseudo signal. When a pseudo signal is generated, the pseudo signal is output to the electronic circuit 1 in step n5.
ステツプn5において電子回路1へ疑似信号が出力され
ると、カウンタ1cにおいて計数されたカウント値がデー
タラツチ6を介して処理回路3に入力され、比較回路3g
において偏差値Δxが演算される。ステツプn6におい
て、その偏差値Δxが演算されると、ステツプn7へ進
み、その偏差値Δxが0であるか否かが判断される。0
でない場合はステツプn8へ進み、偏差値Δxの絶対値が
予め定められる許容値K以内になつているか否かが判断
される。偏差値Δxの絶対値が許容値内に収つていない
場合は、ステツプn9へ進み、すでに行われた補正回数が
200回以上であるか否かが判断される。200回未満である
場合はステツプn10へ進み、加算回路3bにおける補正値
の演算が行われる。When the pseudo signal is output to the electronic circuit 1 at step n5, the count value counted by the counter 1c is input to the processing circuit 3 via the data latch 6, and the comparison circuit 3g
Calculates the deviation value Δx. When the deviation Δx is calculated in step n6, the process proceeds to step n7, where it is determined whether or not the deviation Δx is zero. 0
If not, the process proceeds to step n8, and it is determined whether or not the absolute value of the deviation value Δx is within a predetermined allowable value K. If the absolute value of the deviation Δx is not within the allowable value, the process proceeds to step n9, and the number of corrections already performed is
It is determined whether it is 200 times or more. If the number is less than 200, the process proceeds to step n10, where the calculation of the correction value in the adding circuit 3b is performed.
以上の補正処理により、偏差値Δxの絶対値が許容値
K以内になると、ステツプn8からステツプn11へ進み、
許容範囲内ですでに行われた補正回数が5回以上である
か否かが判断され、5回未満である場合はさらに上述の
補正処理が行われる。When the absolute value of the deviation Δx falls within the allowable value K by the above correction processing, the process proceeds from step n8 to step n11, and
It is determined whether or not the number of corrections already performed within the allowable range is five or more. If the number of corrections is less than five, the above-described correction processing is further performed.
ステツプn7において偏差値Δxが0となる場合、ステ
ツプn9において補正回数が200回以上となる場合、ある
いはステツプn11において補正回数が5回以上となつた
場合は補正処理が終了し、ステツプn12へ進む。ステツ
プn12では電子回路1の演算結果、たとえばカウンタ1c
のカウンタ値あるいは出力結果などが入力される。ステ
ツプn13では、ステツプn12において入力した演算結果、
入力装置において設定した設定値などが、たとえば表示
装置などに出力される。If the deviation value Δx is 0 in step n7, if the number of corrections is 200 or more in step n9, or if the number of corrections is 5 or more in step n11, the correction process ends and the process proceeds to step n12. . At step n12, the operation result of the electronic circuit 1, for example, the counter 1c
Is input. In step n13, the calculation result input in step n12,
The set values set in the input device are output to, for example, a display device.
第3図は、本発明の他の実施例である電子回路の検査
装置のブロツク図である。なお、第3図中第1図と同一
符号は同一または相当分を示す。FIG. 3 is a block diagram of an electronic circuit inspection apparatus according to another embodiment of the present invention. 3, the same reference numerals as those in FIG. 1 indicate the same or corresponding parts.
処理回路7のデータ変換回路7a、加算回路7b、積分回
路7c、デジタル/アナログ変換回路7dおよび入力回路7e
は第1図におけるデータ変換回路3a、加算回路3b、積分
回路3c、デジタル/アナログ変換回路3dおよび入力回路
3eと同一の動作を行うので説明を省略する。Data conversion circuit 7a, addition circuit 7b, integration circuit 7c, digital / analog conversion circuit 7d and input circuit 7e of processing circuit 7
Is a data conversion circuit 3a, an addition circuit 3b, an integration circuit 3c, a digital / analog conversion circuit 3d and an input circuit in FIG.
Since the same operation as 3e is performed, the description is omitted.
第3図に示す他の実施例と第1図に示す実施例との異
なる点は、入力回路7eの出力が比較回路7gの負入力端子
に入力され、比較回路7gの正入力端子には入力装置2に
おいて設定された設定値に対応する基準値を発生する基
準値発生回路7hを介して入力されている点である。基準
値は、入力装置2において設定した設定値に対応する電
子回路1での検出値である。したがつて、処理回路7は
電子回路1において検出した数値が基準値と同一となる
ように補正演算を行う。The difference between the other embodiment shown in FIG. 3 and the embodiment shown in FIG. 1 is that the output of the input circuit 7e is input to the negative input terminal of the comparison circuit 7g and the input is input to the positive input terminal of the comparison circuit 7g. The point is that the reference value is input via a reference value generation circuit 7h that generates a reference value corresponding to the set value set in the device 2. The reference value is a detection value in the electronic circuit 1 corresponding to the set value set in the input device 2. Accordingly, the processing circuit 7 performs a correction operation so that the numerical value detected by the electronic circuit 1 becomes the same as the reference value.
次に、第3図に示す構成をさらに詳しく説明するため
に、具体的数値をもつて説明する。制御対象5が、たと
えば内燃機関であり、入力装置2において内燃機関が30
00rpmで回転している状態を疑似する信号を電子回路1
に入力する場合について説明する。Next, in order to describe the configuration shown in FIG. 3 in more detail, specific numerical values will be described. The control target 5 is, for example, an internal combustion engine.
A signal simulating the state of rotation at 00 rpm is sent to the electronic circuit 1.
Will be described.
内燃機関の回転数3000rpmは1分間に3000回転し、1
秒間では3000/60=50回転をする。いま、電子回路1に
対し、回転角1度毎に1パルスの信号が入力されるとす
ると、1回転は360度なので制定値を3000[rpm]にする
ためには電子回路1への繰返し周波数、すなわち変換回
路4の出力パルスの繰返し周波数は第2式によつて求め
られるように、18000Hzとする必要がある。The speed of the internal combustion engine is 3000 rpm, 3000 revolutions per minute.
3000/60 = 50 rotations per second. Now, assuming that a signal of one pulse is input to the electronic circuit 1 for each rotation angle of 1 degree, since one rotation is 360 degrees, the repetition frequency to the electronic circuit 1 is set to 3000 [rpm] in order to set the established value to 3000 [rpm]. That is, the repetition frequency of the output pulse of the conversion circuit 4 needs to be 18000 Hz as determined by the second equation.
変換回路4の変換特性式が第3式で表される場合、変
換回路4の出力パルスの繰返し周波数を18000Hzとする
ためには変換回路4の入力電圧は1.8Vとする必要があ
る。 When the conversion characteristic expression of the conversion circuit 4 is expressed by the third expression, the input voltage of the conversion circuit 4 needs to be 1.8 V in order to make the repetition frequency of the output pulse of the conversion circuit 4 18000 Hz.
出力パルスの繰返し周波数[Hz]=104×入力電圧[V] …(3) また、デジタル/アナログ変換回路7dの変換特性式が
第4式であるとすると、デジタル/アナログ変換回路7d
の出力電圧を1.8Vとするためには、デジタル/アナログ
変換回路7dへの入力デジタル値は720にする必要があ
る。このデジタル値が出力初期値となる。したがつて、
データ変換回路7aは入力装置2で設定された300[rpm]
を720のデジタル値に変換する。Output pulse repetition frequency [Hz] = 10 4 × input voltage [V] (3) If the conversion characteristic equation of the digital / analog conversion circuit 7d is the fourth equation, the digital / analog conversion circuit 7d
In order to set the output voltage to 1.8 V, the input digital value to the digital / analog conversion circuit 7d needs to be 720. This digital value becomes the output initial value. Therefore,
The data conversion circuit 7a is set to 300 [rpm] by the input device 2.
To a digital value of 720.
出力電圧[V]=設定値×0.0025[V] …(4) 次に、電子回路1が内燃機関の回転数を計数する場
合、カウンタ1cの最小位ビツト(LSB)が5[rpm]であ
るとすると、カウンタ1cにおいて計数される数値は第5
式で計算される値となる。Output voltage [V] = set value × 0.0025 [V] (4) Next, when the electronic circuit 1 counts the number of revolutions of the internal combustion engine, the minimum bit (LSB) of the counter 1c is 5 [rpm]. Then, the value counted by the counter 1c is the fifth
It is the value calculated by the formula.
カウント値=回転数/5 …(5) したがつて、入力値2における設定値が3000[rpm]
である場合は、カンウンタ1cにおけるカウント値は600
になるはずである。Count value = number of rotations / 5 (5) Therefore, the set value at input value 2 is 3000 [rpm].
, The count value in the counter 1c is 600
Should be.
しかしながら、データ変換回路7aから出力初期値であ
る720を出力しても、電子回路1内の処理による誤差
(アナログ/デジタル変換による誤差等)により、カウ
ンタ1cのカウント値は600にはならず、偏差値Δxを生
じる。そこで、この偏差値Δxを打ち消すための補正値
が第6式によつて算出される。However, even when the output initial value 720 is output from the data conversion circuit 7a, the count value of the counter 1c does not become 600 due to an error due to processing in the electronic circuit 1 (an error due to analog / digital conversion, for example). A deviation value Δx is generated. Therefore, a correction value for canceling the deviation value Δx is calculated by the sixth equation.
たとえば、Δx=10、すなわちカウンタ1cにおけるカ
ウント値が610である場合、補正値は第6式から12とな
る。この補正値を加算回路3eにおいて出力初期値に加算
することにより、カウンタ1cに生じる偏差値を0となる
ように補正する。 For example, when Δx = 10, that is, when the count value of the counter 1c is 610, the correction value is 12 from Expression 6. By adding this correction value to the output initial value in the adding circuit 3e, the deviation value generated in the counter 1c is corrected to be zero.
実際には、過補正を防止するため、第6式の係数であ
る1.2は0.3程度の値が選択され、複数回の補正処理によ
り微調整が行われる。Actually, in order to prevent over-correction, a value of about 0.3 is selected for 1.2 which is a coefficient of the sixth equation, and fine adjustment is performed by a plurality of correction processes.
発明の効果 以上のように本発明に従えば、電子回路に入力するア
ナログ信号と電子回路において検出されたデジタル信号
とを一致させるように自動的に補正されるので、電子回
路内におけるプログラムの評価をより正確に行うことが
できるとともに、プログラム評価のための作業時間の短
縮および作業効率の向上を図ることができる。As described above, according to the present invention, the analog signal input to the electronic circuit and the digital signal detected in the electronic circuit are automatically corrected so as to coincide with each other. Can be performed more accurately, the work time for program evaluation can be reduced, and work efficiency can be improved.
第1図は本発明の一実施例である電子回路の検査装置を
説明するためのブロツク図、第2図は本実施例の処理を
説明するためのフローチヤート、第3図は本発明の他の
実施例である電子回路の検出装置を説明するためのブロ
ツク図、第4図は従来の電子回路の検査を説明するため
のブロツク図である。 1……電子回路、2……入力装置、3……処理回路、4
……変換回路FIG. 1 is a block diagram for explaining an electronic circuit inspection apparatus according to one embodiment of the present invention, FIG. 2 is a flowchart for explaining the processing of this embodiment, and FIG. FIG. 4 is a block diagram for explaining an electronic circuit detection apparatus according to an embodiment of the present invention, and FIG. 4 is a block diagram for explaining a conventional electronic circuit inspection. 1 ... Electronic circuit, 2 ... Input device, 3 ... Processing circuit, 4
…… Conversion circuit
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G01R 31/28 - 31/3193 G01R 31/26 G01R 31/00 H03M 1/00 - 1/88──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) G01R 31/28-31/3193 G01R 31/26 G01R 31/00 H03M 1/00-1/88
Claims (1)
に対応するデジタル信号を導出する電子回路の検査装置
において、 前記電子回路にアナログ信号を与えるために用いられる
検査信号を発生する検査信号発生手段と、 前記電子回路からのデジタル信号が与えられ、このデジ
タル信号と前記検査信号発生手段からのアナログ信号と
の偏差を検出する偏差検出手段と、 前記偏差検出手段の出力に応答し、検査信号発生手段か
らのアナログ信号を補正し、これによつて検査信号発生
手段からのアナログ信号に対応して電子回路から予め定
めるデジタル信号が導出される補正手段とを含むことを
特徴とする電子回路の検査装置。1. An inspection apparatus for an electronic circuit which receives an analog signal and derives a digital signal corresponding to the analog signal, wherein: an inspection signal generating means for generating an inspection signal used to supply the electronic circuit with the analog signal. A digital signal from the electronic circuit is provided, a deviation detecting means for detecting a deviation between the digital signal and an analog signal from the test signal generating means, and a test signal generation in response to an output of the deviation detecting means. Means for correcting an analog signal from the means, whereby a predetermined digital signal is derived from the electronic circuit in accordance with the analog signal from the test signal generating means. apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63248464A JP2769166B2 (en) | 1988-09-30 | 1988-09-30 | Electronic circuit inspection equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63248464A JP2769166B2 (en) | 1988-09-30 | 1988-09-30 | Electronic circuit inspection equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0295279A JPH0295279A (en) | 1990-04-06 |
| JP2769166B2 true JP2769166B2 (en) | 1998-06-25 |
Family
ID=17178529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63248464A Expired - Lifetime JP2769166B2 (en) | 1988-09-30 | 1988-09-30 | Electronic circuit inspection equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2769166B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7152836B2 (en) | 2003-01-09 | 2006-12-26 | Csav, Inc. | Adjustable tilt mount |
| US7641163B2 (en) | 2005-10-21 | 2010-01-05 | Peerless Industries, Inc. | Tilt mounting system |
-
1988
- 1988-09-30 JP JP63248464A patent/JP2769166B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0295279A (en) | 1990-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6615379B1 (en) | Method and apparatus for testing a logic device | |
| US7800396B2 (en) | Semiconductor integrated circuit, control method, and information processing apparatus | |
| JP2769166B2 (en) | Electronic circuit inspection equipment | |
| US5208758A (en) | Unbalance point corrective method and apparatus | |
| JP2002174674A (en) | Semiconductor testing apparatus and method of preventive maintenance therefor | |
| JP3340459B2 (en) | Signal determination device and signal determination method | |
| JPH1078464A (en) | Electronic equipment failure prediction method and apparatus | |
| CN116430296B (en) | Method and device for checking accuracy of metering result of electric energy meter, medium and terminal | |
| JP2598709B2 (en) | IC output pulse width inspection circuit | |
| JPH039407A (en) | Inspection system for controller | |
| JP2761306B2 (en) | Test method of interval timer | |
| JP3071875B2 (en) | IC test equipment | |
| JPS61241672A (en) | IC test equipment | |
| JPH05142303A (en) | Dynamic test method for digital logic circuits | |
| JPS60227176A (en) | How to measure noise margin | |
| JPH11108753A (en) | Vibration detector | |
| CN118962603A (en) | Radar simulator and method for evaluating test environments | |
| JPS63231540A (en) | Pseudo fault generating circuit | |
| JPH11191080A (en) | Memory testing device | |
| JPS62236047A (en) | Measuring system for computer processing time | |
| JPH06249751A (en) | Malfunction position standardizing apparatus for specimen to be inspected | |
| JPH0715496B2 (en) | Logic circuit verification method | |
| JPS63266318A (en) | Abnormal sound generating point probing device | |
| JP2000329807A (en) | Signal processing system | |
| JP2011191092A (en) | Measuring method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080410 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090410 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090410 Year of fee payment: 11 |