Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2772050B2 - Multilayer wiring structure and method of manufacturing the same - Google Patents
[go: Go Back, main page]

JP2772050B2 - Multilayer wiring structure and method of manufacturing the same - Google Patents

Multilayer wiring structure and method of manufacturing the same

Info

Publication number
JP2772050B2
JP2772050B2 JP1202336A JP20233689A JP2772050B2 JP 2772050 B2 JP2772050 B2 JP 2772050B2 JP 1202336 A JP1202336 A JP 1202336A JP 20233689 A JP20233689 A JP 20233689A JP 2772050 B2 JP2772050 B2 JP 2772050B2
Authority
JP
Japan
Prior art keywords
layer
alloy
wiring
pillar
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1202336A
Other languages
Japanese (ja)
Other versions
JPH0366128A (en
Inventor
栄一 山本
睦信 有田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP1202336A priority Critical patent/JP2772050B2/en
Publication of JPH0366128A publication Critical patent/JPH0366128A/en
Application granted granted Critical
Publication of JP2772050B2 publication Critical patent/JP2772050B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路を初めとする各種の固体デ
バイスに用いられる多層配線構造体およびその製造方法
に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring structure used for various solid-state devices including a semiconductor integrated circuit and a method for manufacturing the same.

〔従来の技術〕[Conventional technology]

従来の層間接続金属柱を用いた多層配線構造体は、以
下に示す二つの構造が提案されていた。その第一の構造
は、第2図に示すように、層間接続金属柱7と下部配線
層3が同一金属でかつ一体構造で構成されたもの(参考
文献「E.R.Sirkin and I.A.Blech:“A Method of Formi
ng Contacts Between Two Conducting Layers Separate
d by aDielectric",J.Electrochem.Soc:SOLIDSTATESCIE
NCE AND TECHNOROGY,Vol.131,No.1,1984.」)。第二の
構造は第3図に示すように、ストッパー用絶縁膜4に形
成されたヴァイアホールを介して層間接続金属柱7が形
成されたもの(参考文献「入野清 他:“Alピラー法に
よる多層配線",第49回応物秋季大会、17p−Q−16,198
7.」)。第一の構造は、層間接続金属柱7を含む下部配
線層3を堆積した後、まず層間接続金属柱7のみを選択
的にかつ下部配線層3とすべき厚さを残して加工し、次
に下部配線層3とすべき領域を選択的に加工することに
よって実現させる。この構造では、下部配線層3と層間
接続金属柱7が一体構造となっているため、両者間での
界面の問題が無いため、コンタクト特性への影響が無い
特長がある。第二の構造は、下部配線層3を形成した
後、ストッパー用絶縁膜4を形成し、層間接続を行う部
分にヴァイアホールを開口した後、層間接続用金属膜を
形成し、選択的に加工することにより層間接続金属柱7
を形成させることで実現できる。この特長は、ストッパ
ー用絶縁膜4を設けているため高い(アスペクト比H/W
の大きい)層間接続柱を形成できる点である。第2図お
よび第3図中、1は基板、2は絶縁層、3′は導体配線
層、8は層間絶縁膜である。
The following two structures have been proposed as a conventional multilayer wiring structure using interlayer connection metal columns. As shown in FIG. 2, the first structure has a structure in which the interlayer connection metal pillar 7 and the lower wiring layer 3 are made of the same metal and have an integrated structure (refer to "ERSirkin and IABlech:" A Method of Formi
ng Contacts Between Two Conducting Layers Separate
d by aDielectric ", J.Electrochem.Soc: SOLIDSTATESCIE
NCE AND TECHNOROGY, Vol. 131, No. 1, 1984. "). As shown in FIG. 3, the second structure has an interlayer connecting metal column 7 formed through a via hole formed in the insulating film 4 for stopper (refer to “Kiyoshi Irino et al .:“ Al pillar method). Multilayer Wiring ", 49th Fall Meeting, 17p-Q-16,198
7.)). In the first structure, after the lower wiring layer 3 including the interlayer connecting metal pillars 7 is deposited, first, only the interlayer connecting metal pillars 7 are processed selectively and leaving the thickness to be the lower wiring layer 3. This is realized by selectively processing a region to be the lower wiring layer 3. In this structure, since the lower wiring layer 3 and the interlayer connection metal pillar 7 have an integral structure, there is no problem of the interface between them, and there is a feature that the contact characteristics are not affected. In the second structure, after the lower wiring layer 3 is formed, the stopper insulating film 4 is formed, a via hole is opened in a portion where interlayer connection is to be performed, and a metal film for interlayer connection is formed. By doing, the interlayer connection metal pillar 7
Can be realized. This feature is high due to the provision of the stopper insulating film 4 (aspect ratio H / W
(Large) can be formed between the interlayer connection columns. 2 and 3, 1 is a substrate, 2 is an insulating layer, 3 'is a conductor wiring layer, and 8 is an interlayer insulating film.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかしながら、これらの従来方法による多層配線構造
体では微細かつ高密度のLSIには対応できなくなってい
る。
However, these conventional multilayer wiring structures cannot be adapted to fine and high-density LSIs.

すなわち、LSIの高密度化による配線ピッチの縮小化
に伴い、配線層と接続柱のパタン寸法をサブミクロン以
下にしなくてはならないことから、アライメント余裕を
設計上設けることが困難になっている。前記の手法に於
いては、いずれの場合もリソグラフィ工程で位置合わせ
が必要であるため、合わせ誤差を見込んでパタンルール
を設計しなくてはならない。従って微細な接続柱が単独
に形成できたとしても、多層配線としての配線ピッチは
縮小できない問題があった。
That is, as the wiring pitch is reduced due to the increase in the density of the LSI, the pattern dimensions of the wiring layer and the connection pillar must be reduced to submicron or less, making it difficult to provide an alignment margin in design. In any of the above methods, since alignment is required in the lithography process in any case, a pattern rule must be designed in consideration of an alignment error. Therefore, there is a problem that the wiring pitch as a multilayer wiring cannot be reduced even if a fine connecting pillar can be formed independently.

本発明は上記の事情に鑑みてなされたもので、微細で
高アスペクトの層間接続柱が配線ピッチを増大させるこ
となく実現し得、微細かつ高密度の多層配線を実現し得
る多層配線構造体およびその製造方法を提供することを
目的とする。
The present invention has been made in view of the above circumstances, and a multilayer wiring structure capable of realizing fine and high-aspect interlayer connection pillars without increasing the wiring pitch, and realizing fine and high-density multilayer wiring and It is an object of the present invention to provide a manufacturing method thereof.

〔課題を解決するための手段〕[Means for solving the problem]

上記目的を達成するために本発明の多層配線構造体
は、Al合金配線層とAl合金層間接続柱とを有する金属多
層配線構造体に於いて、前記Al合金層間接続柱と接する
下部Al合金配線層の表面をAl合金層/Ti窒化物層で構成
することを特徴とするものであり、また、本発明の多層
配線構造体の製造方法は、基板上に、Al合金層/Ti窒化
物層/Al合金層からなる積層型の第1の導体配線層を形
成する工程と、この第1の導体配線層を除く前記基板上
に、絶縁層を形成して平坦化する工程と、前記第1の導
体配線層の一部にAl合金層からなるAl合金層間接続柱を
形成する工程とを具備することを特徴とする。
In order to achieve the above object, a multilayer wiring structure of the present invention is a metal multilayer wiring structure having an Al alloy wiring layer and an Al alloy interlayer connection pillar, wherein a lower Al alloy wiring in contact with the Al alloy interlayer connection pillar is provided. Characterized in that the surface of the layer is composed of an Al alloy layer / Ti nitride layer, and the method of manufacturing a multilayer wiring structure of the present invention comprises the steps of: forming an Al alloy layer / Ti nitride layer on a substrate; Forming a first conductive wiring layer of a laminated type composed of an Al / Al alloy layer, forming an insulating layer on the substrate excluding the first conductive wiring layer, and flattening the first conductive wiring layer; Forming an Al alloy interlayer connection pillar made of an Al alloy layer on a part of the conductor wiring layer.

〔作用〕[Action]

Al合金層間接続柱を加工する際に、四塩化珪素を主成
分ガスに用いてRIE加工することにより、その下層とな
るTi窒化物層との間で十分な選択性を有することが可能
となるため自己整合的にエッチングを停止させることが
できる。従って高いAl合金層間接続柱の加工が可能とな
り、かつアライメントマージンを大きく取ることが出来
るので、微細で高アスペクトのAl合金層間接続柱が配線
ピッチを増大させることなく実現させることが可能であ
り、微細かつ高密度の多層配線を実現できる。
When processing Al alloy interlayer connection pillars, by performing RIE processing using silicon tetrachloride as the main component gas, it is possible to have sufficient selectivity with the underlying Ti nitride layer Therefore, etching can be stopped in a self-aligned manner. Therefore, it is possible to process a high Al alloy interlayer connection pillar, and a large alignment margin can be obtained, so that a fine and high aspect Al alloy interlayer connection pillar can be realized without increasing a wiring pitch, A fine and high-density multilayer wiring can be realized.

〔実施例〕〔Example〕

以下、図面を参照して本発明の実施例を詳細に説明す
る。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第1図(A)〜(E)は本発明の一実施例を示す工程
断面図である。
1 (A) to 1 (E) are process sectional views showing an embodiment of the present invention.

第1図(A)は、基板たとえばシリコン基板11上に、
第1の絶縁層12を介して第1の導体層を積層状にかつ連
続的に堆積した後、公知のリソグラフィー技術とドライ
エッチング技術により加工し、導体配線層のAl合金層1
3,金属窒化物層(エッチングストッパー層)のTi窒化物
層14,保護導体層のAl合金層16よりなる第1の積層型導
体配線層を形成した状態を示す。ここでTi窒化物層14
は、後工程でのピラーメタル加工時のエッチング停止層
として、また最上層のAl合金層16は、Ti窒化物層14の変
質保護膜としてそれぞれ働く。またドライエッチングに
は塩素系たとえば四塩化珪素による反応性イオンエッチ
ング法を用いることによって上記第1の積層型導体配線
層を連続的に加工することが出来る。
FIG. 1 (A) shows a substrate such as a silicon substrate 11,
After the first conductor layer is deposited in a laminated manner and continuously through the first insulating layer 12, the first conductor layer is processed by a known lithography technique and a dry etching technique to form an Al alloy layer 1 of the conductor wiring layer.
3, a state in which a first laminated conductor wiring layer including a Ti nitride layer 14 as a metal nitride layer (etching stopper layer) and an Al alloy layer 16 as a protective conductor layer is formed. Here, Ti nitride layer 14
The layer functions as an etching stop layer at the time of pillar metal processing in a later step, and the uppermost Al alloy layer 16 functions as an altered protection film of the Ti nitride layer 14. Further, by using a reactive ion etching method using a chlorine-based material such as silicon tetrachloride for the dry etching, the first laminated conductor wiring layer can be continuously processed.

なおTi窒化物層14の上下に極めて薄いTi層を挿入して
Ti/TiN/Tiの構成にする方法も可能であり、よりコンタ
クトの安定化が図れる。
Insert extremely thin Ti layers above and below the Ti nitride layer 14.
It is also possible to adopt a Ti / TiN / Ti configuration, so that the contact can be further stabilized.

第1図(B)は、前記第1の積層型導体配線層以外の
領域の前記第1の絶縁層12上に、埋め込み絶縁層15を形
成した状態を示す。埋め込み絶縁層15の形成方法は、公
知の二段エッチバック技術(文献「山本栄一 他:“2
段エッチバックによる配線段差緩和法",昭和61年度信学
総全大、No.508,1986.」参照)を用いることにより実現
できる。このエッチバック技術は、第1の積層型導体配
線層を形成した後、この第1の積層型導体配線層とほぼ
同一の埋め込み絶縁層を形成し、引続き有機膜を塗布し
て表面の平滑化を行った後、第1のステップのエッチバ
ックとして酸素系ガスによる反応性イオンエッチング法
を用い、有機膜の一部が残留し、かつ第1の積層型導体
配線層上の埋め込み絶縁上には有機膜が残留しない条件
でエッチバックした後、第2ステップのエッチバックと
して弗素系ガスによる反応性イオンエッチング法によ
り、有機膜をマスクに第1の積層型導体配線層上の埋め
込み絶縁層を完全に除去するめでエッチバックし、更に
不要の有機膜を除去する工程とを含むものであり、これ
により第1の積層型導体配線層以外の領域にセルファラ
インで絶縁層を埋め込むことが出来る。第1図(B)に
示したように第1の積層型導体配線層の最上層に、Al合
金層16を設けることによって、上記エッチバックにおけ
る弗素系の反応性イオンエッチングに対してTi窒化物層
14を確実に保護できる。第1図(C)はピラー用メタル
としてたとえばAl合金層を堆積した後、公知のリソグラ
フィー技術とドライエッチング技術により、層間接続導
体柱用のAl合金ピラー17を形成した状態を示す。ここで
ドライエッチングには、四塩化珪素ガスによる反応性イ
オンエッチング法を用い、1〜2Pa、パワー密度0.2W/cm
2の条件下で加工することによって、Al合金とTi窒化物
との選択化を7〜9(Al合金/Ti窒化物)と大きくとる
ことが出来る。これは、Ti窒化物層14がAl合金ピラー17
用の厚いAl合金層をエッチングしている間にストッパと
して作用しているからである。従って、極めて薄いTi窒
化物層14でAl合金ピラー17加工時のエッチング停止層と
して働かせることができ、エッチング不均一性を考慮し
た十分なオーバエッチングによりエッチング残差のない
良好な加工が可能となる。
FIG. 1 (B) shows a state where a buried insulating layer 15 is formed on the first insulating layer 12 in a region other than the first stacked-type conductor wiring layer. The method of forming the buried insulating layer 15 is a known two-stage etch-back technique (see the document “Eiichi Yamamoto et al.
The method can be implemented by using the method of reducing wiring steps by step etch back ", 1988, 1986. In this etch-back technique, after forming a first laminated conductor wiring layer, a buried insulating layer substantially the same as the first laminated conductor wiring layer is formed, and subsequently, an organic film is applied to smooth the surface. Is performed, a reactive ion etching method using an oxygen-based gas is used as an etch back in the first step, a part of the organic film remains, and the buried insulation on the first stacked conductive wiring layer is left. After etching back under the condition that the organic film does not remain, the buried insulating layer on the first stacked conductive wiring layer is completely etched using the organic film as a mask by a reactive ion etching method using a fluorine-based gas as the etch back in the second step. Etching back to further remove the organic film, and further removing an unnecessary organic film, thereby embedding the insulating layer with self-alignment in a region other than the first stacked conductive wiring layer. Can. As shown in FIG. 1 (B), by providing an Al alloy layer 16 on the uppermost layer of the first stacked conductor wiring layer, Ti nitride can be prevented from reacting with fluorine-based reactive ion in the above-mentioned etch back. layer
14 can be reliably protected. FIG. 1 (C) shows a state in which, for example, after depositing an Al alloy layer as a pillar metal, an Al alloy pillar 17 for an interlayer connection conductor pillar is formed by a known lithography technique and a dry etching technique. Here, for dry etching, a reactive ion etching method using silicon tetrachloride gas is used, and the power density is 0.2 W / cm.
By processing under condition 2 , the selection between Al alloy and Ti nitride can be made as large as 7 to 9 (Al alloy / Ti nitride). This is because the Ti nitride layer 14 is the Al alloy pillar 17
This is because it acts as a stopper while etching a thick Al alloy layer for etching. Therefore, the extremely thin Ti nitride layer 14 can function as an etching stop layer at the time of processing the Al alloy pillar 17, and satisfactory processing without etching residue can be performed by sufficient over-etching in consideration of etching non-uniformity. .

第1図(D)は、前記Al合金ピラー17を除く全ての領
域に層間絶縁膜18を形成した状態を示す。この形成手法
には、第1図(B)で述べた2段エッチバック技術を2
回繰り返す方法で無機絶縁層の場合は実現出来る。
FIG. 1D shows a state in which an interlayer insulating film 18 is formed in all regions except the Al alloy pillar 17. This forming method includes the two-stage etch-back technique described with reference to FIG.
In the case of an inorganic insulating layer, the method can be realized by repeating the method twice.

また有機絶縁膜、たとえばポリイミドを層間絶縁膜18
に用いる場合は、ポリイミドを形成した後、平坦性の良
いホトレジスト等を積層上に形成し、これを酸素系の反
応性イオンエッチング法でピラー17上部が露出するまで
はエッチバックすることによって、同様の形状が実現で
きる。
Further, an organic insulating film, for example, polyimide is applied to the interlayer insulating film 18.
In the case of using the polyimide, after forming a polyimide, a photoresist having good flatness is formed on the laminate, and this is etched back until the upper portion of the pillar 17 is exposed by an oxygen-based reactive ion etching method. Can be realized.

第1図(E)は、ピラー17を含む層間絶縁膜18上に導
体層として、たとえばAl層を堆積し、公知のリソグラフ
ィーとドライエッチング法により加工し、第2の導体配
線層13′を形成した状態を示す。
FIG. 1E shows that a second conductive wiring layer 13 'is formed by depositing, for example, an Al layer as a conductive layer on an interlayer insulating film 18 including pillars 17 by a known lithography and dry etching method. It shows the state where it was done.

以上述べた工程で2層配線が実現できるが、これを繰
り返すことによって、3層以上の多層配線が実現出来る
ことは言うまでもない。
Although a two-layer wiring can be realized by the above-described steps, it goes without saying that a multilayer wiring of three or more layers can be realized by repeating this.

なお本実施例では、ピラー材料としてAlを用いたが、
Al系の合金材料として、Al−Cu、Al−Si、Al−Si−Cu等
を用いても同様の結果が得られるが、微細でかつ高アス
ペクト比のピラーを実現するには、むしろこの様な合金
化してファイングレン化した方が好ましい。その他、低
抵抗化を図るためにCuやCu合金を配線層およびピラーに
用いても同様の構成が実現できる。
In this example, Al was used as the pillar material.
Similar results can be obtained by using Al-Cu, Al-Si, Al-Si-Cu, etc. as an Al-based alloy material. It is preferable to form an alloy and form a finen. In addition, the same configuration can be realized by using Cu or a Cu alloy for the wiring layer and the pillar in order to reduce the resistance.

また、本実施例ではストッパー材料にTiNを用いた
が、抵抗率がある程度低く、Alとの整合性が良い材料
で、エッチングストッパー効果が認められれば、他の金
属あるいは金属窒化物が適用できることは言うまでもな
い。
In this example, TiN was used as the stopper material.However, if the resistivity is low to some extent and the compatibility with Al is good, and if the etching stopper effect is recognized, it is not possible to apply other metals or metal nitrides. Needless to say.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明の多層配線構造体およびそ
の製造方法は、配線層間接続用のピラーメタルの下層と
なる下部Al合金配線層の最上層に、Ti窒化物層を設けた
構成にすることによって、セルフアライン的にピラーメ
タルを形成することが可能になり、かつ微細で高アスペ
クトのピラーを形成することが出来る。従って、配線ピ
ッチをリングラフィーの限界まで縮小することが出来、
多層配線の著しい高密度化が達成される。また微細なヴ
ィアホールの形成と、そのヴィアホールへのメタルを埋
め込む必要がなくなるため、配線層間部での信頼性と歩
留りが著しく向上できる。
As described above, the multilayer wiring structure and the method of manufacturing the same according to the present invention have a configuration in which a Ti nitride layer is provided on the uppermost layer of a lower Al alloy wiring layer which is a lower layer of a pillar metal for wiring interlayer connection. Thereby, the pillar metal can be formed in a self-aligned manner, and a fine, high-aspect pillar can be formed. Therefore, the wiring pitch can be reduced to the limit of the lithography,
Remarkable densification of the multilayer wiring is achieved. Further, since it is not necessary to form a fine via hole and bury a metal in the via hole, the reliability and yield in the wiring interlayer can be significantly improved.

【図面の簡単な説明】[Brief description of the drawings]

第1図(A)〜(E)は本発明の一実施例を示す工程断
面図、第2図及び第3図は従来の多層配線構造体を示す
構造断面図である。 11……基板、12……絶縁層、13……Al合金層、13′……
導体配線層、14……Ti窒化物層(エッチングストッパー
層)、15……埋め込み絶縁層、16……Al合金層、17……
Al合金ピラー、18……層間絶縁膜。
1 (A) to 1 (E) are process sectional views showing one embodiment of the present invention, and FIGS. 2 and 3 are structural sectional views showing a conventional multilayer wiring structure. 11 ... substrate, 12 ... insulating layer, 13 ... Al alloy layer, 13 '...
Conductor wiring layer, 14 Ti nitride layer (etching stopper layer), 15 Buried insulating layer, 16 Al alloy layer, 17
Al alloy pillar, 18 …… Interlayer insulating film.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/3205 H01L 21/3213 H01L 21/768──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/3205 H01L 21/3213 H01L 21/768

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】Al合金配線層とAl合金層間接続柱とを有す
る金属多層配線構造体に於いて、前記Al合金層間接続柱
と接する下部Al合金配線層の表面をAl合金層/Ti窒化物
層で構成することを特徴とする多層配線構造体。
In a metal multilayer wiring structure having an Al alloy wiring layer and an Al alloy interlayer connection pillar, a surface of a lower Al alloy wiring layer in contact with the Al alloy interlayer connection pillar is formed of an Al alloy layer / Ti nitride. A multilayer wiring structure comprising a plurality of layers.
【請求項2】基板上に、Al合金層/Ti窒化物層/Al合金層
からなる積層型の第1の導体配線層を形成する工程と、
この第1の導体配線層を除く前記基板上に、絶縁層を形
成して平坦化する工程と、前記第1の導体配線層の一部
にAl合金層からなるAl合金層間接続柱を形成する工程と
を具備することを特徴とする多層配線構造体の製造方
法。
2. A step of forming, on a substrate, a laminated first conductor wiring layer composed of an Al alloy layer / Ti nitride layer / Al alloy layer;
Forming an insulating layer on the substrate except for the first conductor wiring layer and flattening the same; and forming an Al alloy interlayer connection pillar made of an Al alloy layer on a part of the first conductor wiring layer. And a method for manufacturing a multilayer wiring structure.
JP1202336A 1989-08-04 1989-08-04 Multilayer wiring structure and method of manufacturing the same Expired - Lifetime JP2772050B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1202336A JP2772050B2 (en) 1989-08-04 1989-08-04 Multilayer wiring structure and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1202336A JP2772050B2 (en) 1989-08-04 1989-08-04 Multilayer wiring structure and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH0366128A JPH0366128A (en) 1991-03-20
JP2772050B2 true JP2772050B2 (en) 1998-07-02

Family

ID=16455859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1202336A Expired - Lifetime JP2772050B2 (en) 1989-08-04 1989-08-04 Multilayer wiring structure and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2772050B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100243860B1 (en) * 1996-09-25 2000-02-01 전주범 Method for manufacturing thin film actuated mirror arrray
KR100239045B1 (en) * 1996-09-25 2000-01-15 전주범 Method for manufacturing thin film actuated mirror array

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6134956A (en) * 1984-07-26 1986-02-19 Nec Corp Method for forming wiring layer
JPH0777247B2 (en) * 1986-09-17 1995-08-16 富士通株式会社 Method for manufacturing semiconductor device
JPS6376350A (en) * 1986-09-19 1988-04-06 Fujitsu Ltd Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPH0366128A (en) 1991-03-20

Similar Documents

Publication Publication Date Title
US5756396A (en) Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect
JP2576820B2 (en) Manufacturing method of contact plug
JPH04290232A (en) Formation method of groove-buried interconnection
JPH08306774A (en) Semiconductor device and manufacturing method thereof
EP0613177A2 (en) Method for fabricating tungsten local interconnections in high density CMOS circuits
JPH11186391A (en) Semiconductor device and manufacturing method thereof
JP2772050B2 (en) Multilayer wiring structure and method of manufacturing the same
JPS6146081A (en) Manufacture of josephson junction element
US6396151B1 (en) Partially-overlapped interconnect structure and method of making
JP2817752B2 (en) Method for manufacturing semiconductor device
JPS63211672A (en) Semiconductor integrated circuit device
JPH09129732A (en) Method for manufacturing semiconductor device
JP3040500B2 (en) Method for manufacturing semiconductor device
JP3520697B2 (en) Semiconductor device and manufacturing method thereof
JP3256946B2 (en) Contact formation method
JPH0427125A (en) Method of producing wiring member
US6313535B1 (en) Wiring layer of a semiconductor integrated circuit
JP2555755B2 (en) Semiconductor device and manufacturing method thereof
JPH0856024A (en) Method of manufacturing integrated circuit
JPH05226475A (en) Method for manufacturing semiconductor device
JP3028539B2 (en) Method for manufacturing semiconductor device
JPH11265934A (en) Method of forming connection
JP3116432B2 (en) Method for manufacturing semiconductor device
JP3114196B2 (en) Semiconductor device
JP2002151516A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090417

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090417

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100417

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100417

Year of fee payment: 12