Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2785752B2 - Method for manufacturing semiconductor device - Google Patents
[go: Go Back, main page]

JP2785752B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2785752B2
JP2785752B2 JP7188306A JP18830695A JP2785752B2 JP 2785752 B2 JP2785752 B2 JP 2785752B2 JP 7188306 A JP7188306 A JP 7188306A JP 18830695 A JP18830695 A JP 18830695A JP 2785752 B2 JP2785752 B2 JP 2785752B2
Authority
JP
Japan
Prior art keywords
polyimide
photoresist
polyimide precursor
selectively
residue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7188306A
Other languages
Japanese (ja)
Other versions
JPH0917777A (en
Inventor
寛 村瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7188306A priority Critical patent/JP2785752B2/en
Publication of JPH0917777A publication Critical patent/JPH0917777A/en
Application granted granted Critical
Publication of JP2785752B2 publication Critical patent/JP2785752B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Non-Volatile Memory (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にEPROM等の光の透過性が必要な半導体素
子を内蔵する集積回路のポリイミドバッファーコート形
成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a polyimide buffer coat on an integrated circuit having a semiconductor element such as an EPROM which requires light transmittance.

【0002】[0002]

【従来の技術】この種の従来技術として、現在最もよく
用いられているポリイミドのウェットによるパターニン
グ方法を図6及び図7に示す。図6及び図7には、EP
ROM(Electrically Programable ROM;記憶内容を電
気的に書込み、紫外線で消去可能なPROM)を内蔵する半
導体集積回路におけるポリイミドのウェットによるパタ
ーニング方法が工程順に図示されている。
2. Description of the Related Art As a prior art of this kind, FIGS. 6 and 7 show a patterning method for wet polyimide which is currently most frequently used. FIGS. 6 and 7 show EP
A method of patterning a polyimide in a semiconductor integrated circuit having a ROM (Electrically Programmable ROM; a PROM capable of electrically writing stored contents and erasing by ultraviolet rays) by wet polyimide is illustrated in the order of steps.

【0003】パッシベーション膜としてP−SiON8
まで形成したEPROM内蔵の集積回路基板(図6
(A)参照)に、ポリイミド前駆体9を回転塗布し、ホ
ットプレートで120℃2分のベークにより溶剤を除去
し、塗布膜厚10μm程度の層を形成し、引き続きポジ型
のフォトレジスト(「ポジレジスト」という)10を塗布
膜厚2μm程度になるように回転塗布し乾燥させる(図
6(B)参照)。
[0003] P-SiON8 as a passivation film
Integrated circuit board with built-in EPROM (see FIG. 6)
(A), a polyimide precursor 9 is spin-coated, the solvent is removed by baking at 120 ° C. for 2 minutes on a hot plate to form a layer having a coating thickness of about 10 μm, and then a positive photoresist (“ A positive resist 10) is spin-coated so as to have a coating thickness of about 2 μm and dried (see FIG. 6B).

【0004】次に、EPROM部を開口するための、す
なわちEPROM部が感光されるフォトマスクを用いて
露光した後、ポジレジストの現像液である2.38%TMA
H((CH34NOH)でポジレジスト10を現像し、引
き続き下層のポリイミド前駆体9をTMAHでエッチン
グする。
Next, after the EPROM portion is exposed using a photomask for opening the EPROM portion, that is, the EPROM portion is exposed, 2.38% TMA which is a developing solution of a positive resist is used.
The positive resist 10 is developed with H ((CH 3 ) 4 NOH), and the underlying polyimide precursor 9 is subsequently etched with TMAH.

【0005】この時、開口部すなわちEPROM部の配
線間の狭いスペース部において、現像液が十分に入り込
まないことによるポリイミド残り(「残渣」ともいう)
11が発生する(図7(C)参照)。
At this time, polyimide residue (also referred to as “residue”) due to insufficient penetration of the developing solution in the opening, that is, in the narrow space between the wirings of the EPROM portion.
11 occurs (see FIG. 7C).

【0006】次に、酢酸ブチルを滴下しポジレジスト10
を除去し、続いて、この基板をN2雰囲気で室温から350
℃までゆっくり昇温しながらイミド化反応のための熱処
理を行いポリイミド樹脂12を形成する。開口部配線間で
はポリイミドはそのまま残った状態である(図7(D)
参照)。
Next, butyl acetate is dropped and a positive resist 10
Was removed, followed by 350 from room temperature this substrate in an N 2 atmosphere
Heat treatment for the imidization reaction is performed while slowly raising the temperature to ° C. to form the polyimide resin 12. The polyimide remains as it is between the openings (FIG. 7D).
reference).

【0007】別の従来例として、例えば特開平4−43641
号公報には、感光性ポリイミド膜の現像時に開口部(抜
きパターン部)にポリイミド残渣が発生し、このため、
その後の組立工程時にボンディング不良、コンタクト不
良等が発生するという問題を解消することを目的とし
て、無機絶縁膜を形成した半導体基板に、感光性ポリイ
ミドを塗布しプリベークして感光性ポリイミドを露光、
現像、硬化し、感光性ポリイミドをマスクに下層の無機
絶縁膜をエッチングするという半導体素子の製造方法が
提案されている。
Another conventional example is disclosed in, for example, Japanese Patent Laid-Open No. 4-43641.
In the publication, a polyimide residue is generated in an opening (a punch pattern portion) during development of a photosensitive polyimide film.
In order to solve the problem of occurrence of bonding failure, contact failure, etc. during the subsequent assembling process, a photosensitive polyimide is applied to a semiconductor substrate on which an inorganic insulating film is formed, prebaked, and the photosensitive polyimide is exposed,
A method of manufacturing a semiconductor device has been proposed in which development and curing are performed, and a lower inorganic insulating film is etched using a photosensitive polyimide as a mask.

【0008】[0008]

【発明が解決しようとする課題】図6及び図7に示した
前記従来例によるポリイミドの加工法では、ボンディン
グパッドのような平坦でかつ開口面積の大きなパターン
の加工では問題が無い。
In the processing method of polyimide according to the conventional example shown in FIGS. 6 and 7, there is no problem in processing a flat and large opening area pattern such as a bonding pad.

【0009】しかし、EPROM内蔵の集積回路でポリ
イミドのバッファーコートを適用する場合、紫外線を透
過しないポリイミドはEPROM部から除去しなければ
ならない。
However, when a polyimide buffer coat is applied to an integrated circuit having a built-in EPROM, the polyimide that does not transmit ultraviolet rays must be removed from the EPROM.

【0010】この時、前記従来例によれば、EPROM
開口部の狭い配線間のスペース部において、現像液が十
分に入り込まないことに起因すると思料されるポリイミ
ド残りが発生する。
At this time, according to the conventional example, the EPROM
In a space portion between the wirings having a narrow opening, a polyimide residue is generated, which is considered to be caused by insufficient penetration of the developing solution.

【0011】これはEPROMの消去不良の主原因とな
っている。
This is the main cause of EPROM erasure failure.

【0012】このポリイミド残渣は膜厚3000オングスト
ローム(=300nm)前後におよび、現像時間を長くして
も改善は見られない。
The polyimide residue has a film thickness of about 3,000 angstroms (= 300 nm), and no improvement is observed even when the developing time is lengthened.

【0013】ポリイミド前駆体樹脂塗布後のベーク温度
を下げることでポリイミド残渣のレベルを低減すること
は可能であるが、これによる弊害として、ポリイミド前
駆体の白濁や、パターン解像度の低下の原因となること
があげられる。
Although it is possible to reduce the level of the polyimide residue by lowering the baking temperature after the application of the polyimide precursor resin, as a disadvantage, this causes cloudiness of the polyimide precursor and a reduction in pattern resolution. There are things.

【0014】また、前記特開平4−43641号公報には、感
光性ポリイミドの残渣をCF4+O2プラズマでドライエ
ッチングするという記載がある。
The above-mentioned Japanese Patent Application Laid-Open No. 4-43641 discloses that the residue of the photosensitive polyimide is dry-etched with CF 4 + O 2 plasma.

【0015】この場合、膜厚50オングストローム(=5n
m)程度のポリイミド残渣は確実にエッチングされると
あるが、ポリイミド残差が膜厚3000オングストローム程
度になると、感光性ポリイミドをマスクにドライエッチ
を行うためポリイミドのエッチングによるダメージは避
けられない。最近でも、膜厚3000オングストローム以上
のポリイミドの膜べりが発生する。これに対して、後の
説明で明かとなるように、本発明では、ポジレジストを
マスクにエッチングを行うためポリイミドに対するダメ
ージはほとんど発生しない。
In this case, a film thickness of 50 angstroms (= 5n
It is said that the polyimide residue of about m) is surely etched. However, when the polyimide residue has a film thickness of about 3000 Å, damage due to polyimide etching cannot be avoided because dry etching is performed using a photosensitive polyimide as a mask. Even recently, polyimide film with a thickness of 3,000 angstroms or more occurs. On the other hand, as will be described later, in the present invention, since the etching is performed using the positive resist as a mask, the polyimide is hardly damaged.

【0016】すなわち、本発明は上記問題点を解消し、
ポリイミドバッファーコートを適用するEPROM内蔵
の集積回路のポリイミドのポジレジスト現像液によるパ
ターニングにおいて、ポリイミド残りによる紫外線消去
不良を無くすようにした半導体装置の製造方法を提供す
ることを目的とする。
That is, the present invention solves the above problems,
An object of the present invention is to provide a method of manufacturing a semiconductor device in which an ultraviolet erasure failure due to a polyimide residue is eliminated in patterning of an integrated circuit with a built-in EPROM using a polyimide positive resist developer to which a polyimide buffer coat is applied.

【0017】[0017]

【課題を解決するための手段】前記目的を達成するた
め、本発明は、(a)半導体基板上のパッシベーション
膜上にポリイミド前駆体を塗布する工程と、 b)該ポ
リイミド前駆体上にフォトレジストを塗布する工程と、
(c)該フォトレジストを選択的に露光して現像し、
前記フォトレジストを選択的に除去する工程と、(d)
選択的に除去された前記フォトレジストをマスクとして
前記ポリイミド前駆体を選択的に除去する工程と、
(e)熱処理により前記ポリイミド前駆体をポリイミド
樹脂とする工程と、(f)少なくとも前記フォトレジス
トが残するように全体をO2プラズマでドライエッチ
する工程と、(g)残した前記フォトレジストを除去
する工程と、 を含むことを特徴とする半導体装置の製
造方法を提供する。
In order to achieve the above object, the present invention provides: (a) a step of applying a polyimide precursor on a passivation film on a semiconductor substrate; and b) a photoresist on the polyimide precursor. A step of applying
(c) selectively exposing and developing the photoresist;
Selectively removing the photoresist; and (d)
Selectively removing the polyimide precursor using the selectively removed photoresist as a mask,
(E) a step of the polyimide precursor to the polyimide resin by heat treatment, (f) a step of dry etching at least the photoresist across to residual film in O2 plasma, the photoresist was (g) residual film And a method for manufacturing a semiconductor device.

【0018】また、本発明は、(a)半導体基板上のパ
ッシベーション膜上にポリイミド前駆体を塗布する工程
と、(b)該ポリイミド前駆体上にフォトレジストを塗
布する工程と、(c)該フォトレジストを選択的に露光
して現像し、前記フォトレジストを選択的に除去する工
程と、(d)選択的に除去された前記フォトレジストを
マスクとして前記ポリイミド前駆体を選択的に除去する
工程と、(e)熱処理により前記ポリイミド前駆体をポ
リイミド樹脂とする工程と、(f)前記フォトレジスト
が全て除去されるように全体をO2とCF4の混合ガス
プラズマでドライエッチする工程と、を含むことを特徴
とする半導体装置の製造方法を提供する。
Further, the present invention provides (a) a step of applying a polyimide precursor on a passivation film on a semiconductor substrate; (b) a step of applying a photoresist on the polyimide precursor; Selectively exposing and developing a photoresist to selectively remove the photoresist; and (d) selectively removing the polyimide precursor using the selectively removed photoresist as a mask. (E) a step of converting the polyimide precursor into a polyimide resin by a heat treatment; and (f) a step of dry-etching the whole with a mixed gas plasma of O 2 and CF 4 so that the photoresist is entirely removed. A method of manufacturing a semiconductor device is provided.

【0019】本発明においては、好ましくは、前記パッ
シベーション膜は比較的間隔の狭い配線上に形成され、
前記(d)工程で除去しきれなかった前記配線間の前記
パッシベーション膜上のポリイミド残りは、前記(f)
工程で除去されることを特徴とする。
In the present invention, preferably, the package
The passivation film is formed on relatively narrow wiring,
The wiring between the wirings that could not be removed in the step (d).
The polyimide residue on the passivation film is as described in (f) above.
It is characterized by being removed in the process .

【0020】[0020]

【作用】ポリイミド前駆体のポジレジストの現像液によ
るパターニングでは、ポリイミド前駆体をパターニング
後に、通常はレジスト除去を行うところであるが、本発
明によれば、ポジレジストを残したまま熱処理してポリ
イミド前駆体樹脂を硬化し、ポジレジストをマスクに酸
素プラズマにより、ポリイミド樹脂のエッチング残りを
除去するようにしたため、ポリイミド樹脂への酸素プラ
ズマのダメージを最小限に抑えながら、段部のポリイミ
ド樹脂のエッチング残りを除去することが出来る。
According to the present invention, in the patterning of a polyimide precursor with a positive resist developer, the resist is usually removed after patterning the polyimide precursor. By curing the body resin and removing the etching residue of the polyimide resin by oxygen plasma using a positive resist as a mask, the etching residue of the polyimide resin in the step portion is minimized while the damage of the oxygen plasma to the polyimide resin is minimized. Can be removed.

【0021】[0021]

【実施例】図面を参照して、本発明の実施例を以下に説
明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0022】[0022]

【実施例1】図1(A)乃至図3(F)は本発明の一実
施例を工程順に説明するための断面図である。
Embodiment 1 FIGS. 1A to 3F are cross-sectional views for explaining an embodiment of the present invention in the order of steps.

【0023】パッシベーション膜としてP−SiON8
まで形成したEPROM内蔵の集積回路基板(図1
(A)参照)に、ポリイミド前駆体9を回転塗布しホッ
トプレートで120℃2分のベークを行い溶剤成分を除去
し、塗布膜厚10μm程度の層を形成する。引き続き、ポ
ジ型のフォトレジスト(「ポジレジスト」という)10を
塗布膜厚2μm程度になるように回転塗布し乾燥させる
(図1(B)参照)。
P-SiON8 as passivation film
Integrated circuit board with built-in EPROM (Fig. 1
(A)), a polyimide precursor 9 is spin-coated and baked on a hot plate at 120 ° C. for 2 minutes to remove a solvent component, thereby forming a layer having a coating thickness of about 10 μm. Subsequently, a positive photoresist (referred to as “positive resist”) 10 is spin-coated so as to have a coating thickness of about 2 μm and dried (see FIG. 1B).

【0024】次に、EPROM部を開口するために、す
なわちEPROM部が感光されるフォトマスクを用いて
露光した後、ポジレジスト10の現像液である2.38%TM
AH((CH34NOH)でポジレジスト10を現像し、
引き続き、下層のポリイミド前駆体9をTMAHでエッ
チングする。
Next, to open the EPROM portion, that is, after exposing the EPROM portion using a photomask to which the EPROM portion is exposed, 2.38% TM
Develop positive resist 10 with AH ((CH 3 ) 4 NOH)
Subsequently, the lower polyimide precursor 9 is etched with TMAH.

【0025】この時、開口部すなわちEPROM部の配
線間の狭いスペース部において、現像液が十分に入り込
まないことに起因すると思料されるポリイミド残り11が
発生する。その膜厚は3000オングストローム程度である
(図2(C)参照)。
At this time, in the opening, that is, in the narrow space between the wirings of the EPROM section, polyimide residue 11 is generated, which is considered to be caused by insufficient penetration of the developing solution. The thickness is about 3000 Å (see FIG. 2C).

【0026】次に、ポジレジスト10を残したまま熱処理
を行う。熱処理の条件は、窒素雰囲気中で室温から250
℃まで10℃/分で昇温し、250℃で30分間加熱する。こ
の段階で、ポリイミド前駆体9はイミド化反応によりポ
リイミド樹脂12となる。なお、ポジレジスト10は熱で変
形及び炭化が進むが、マスク性がそこなわれるレベルま
でには至らない(図2(D)参照)。
Next, heat treatment is performed with the positive resist 10 left. The heat treatment conditions are from room temperature to 250 in nitrogen atmosphere.
Heat to 10 ° C / min to 250 ° C and heat at 250 ° C for 30 minutes. At this stage, the polyimide precursor 9 becomes a polyimide resin 12 by an imidization reaction. Although the positive resist 10 is deformed and carbonized by heat, it does not reach a level where the masking property is deteriorated (see FIG. 2D).

【0027】次に、平行平板型のドライエッチ装置で、
例えばO2、50SCCM、圧力200mTorr、RFパワー:800
W、3分の条件でエッチングを行うと、ポリイミドエッ
チング残り11は除去される。この時のポリイミドのエッ
チングレートは、0.3μm/min程度である。ポジレジス
トも約1.5μm程度エッチングされるが、残膜が約0.5μ
m程度残るため、下層のポリイミド樹脂12はO2プラズ
マによるダメージを受けないため、膜べりは発生しない
(図3(E)参照)。
Next, using a parallel plate type dry etching apparatus,
For example, O 2 , 50 SCCM, pressure 200 mTorr, RF power: 800
When etching is performed under the condition of W and 3 minutes, the polyimide etching residue 11 is removed. The etching rate of the polyimide at this time is about 0.3 μm / min. The positive resist is also etched about 1.5 μm, but the remaining film is about 0.5 μm
m, the polyimide resin 12 in the lower layer is not damaged by the O 2 plasma, so that no film thinning occurs (see FIG. 3E).

【0028】続いて、有機系のレジスト剥離液である、
例えば東京応化工業のOMR710ハクリ液に100℃15
分間浸しポジレジスト10を除去する。続いて、350℃
2 30分の熱処理を行い、最終形状が形成される(図
3(F)参照)。
Subsequently, an organic resist stripper is used.
For example, 100 ° C 15
Then, the positive resist 10 is removed. Next, 350 ° C
Heat treatment is performed for 30 minutes with N 2 to form a final shape (see FIG. 3F).

【0029】上記した本実施例の方法によれば、ポリイ
ミドエッチング残りが完全に除去出来るため、ポリイミ
ド残りに起因するEPROMの紫外線消去不良を完全に
無くすことが可能である。
According to the above-described method of the present embodiment, since the polyimide etching residue can be completely removed, it is possible to completely eliminate the EPROM ultraviolet erasure failure caused by the polyimide residue.

【0030】[0030]

【実施例2】次に、本発明の第2の実施例について説明
する。図4(A)〜図5(E)は、本実施例の製造方法
を工程順に説明するための断面図である。
Embodiment 2 Next, a second embodiment of the present invention will be described. FIGS. 4A to 5E are cross-sectional views for explaining the manufacturing method of this embodiment in the order of steps.

【0031】本実施例では、受光素子(例えばフォトダ
イオード等)を内蔵した半導体集積回路の製造に適用し
た場合を示した。受光素子についても波長400nm以下の
光の透過率の低いポリイミド樹脂が受光素子表面に残る
と受光感度が低下する等の不具合が発生する。本実施例
はこのような場合にも効果を発揮する。
In this embodiment, the case where the present invention is applied to the manufacture of a semiconductor integrated circuit incorporating a light receiving element (for example, a photodiode) is shown. In the light receiving element, if a polyimide resin having a low transmittance of light having a wavelength of 400 nm or less remains on the surface of the light receiving element, problems such as a decrease in light receiving sensitivity occur. The present embodiment is also effective in such a case.

【0032】まず、パッシベーション膜としてP−Si
O膜13まで形成した受光素子内蔵の集積回路基板にポリ
イミド前駆体9を回転塗布しホットプレートで120℃2
分のベークを行い溶剤成分を除去し塗布膜厚10μm程度
の層を形成する。引き続きポジ型のフォトレジストを塗
布膜厚2μm程度になるように回転塗布し乾燥させると
図4(A)に示すようになる。
First, P-Si is used as a passivation film.
A polyimide precursor 9 is spin-coated on an integrated circuit substrate with a built-in light receiving element formed up to the O film 13 and is heated at 120 ° C. 2 on a hot plate.
And a solvent component is removed to form a layer having a coating thickness of about 10 μm. Subsequently, when a positive photoresist is spin-coated so as to have a coating thickness of about 2 μm and dried, the result is as shown in FIG.

【0033】次に、受光素子部とパッド部が開口される
フォトマスク14を使いG線ステッパーにより露光する
(図4(B)参照)。
Next, exposure is performed by a G-line stepper using a photomask 14 in which a light receiving element portion and a pad portion are opened (see FIG. 4B).

【0034】次に、ポジレジストの現像液である2.38%
TMAH((CH34NOH)でポジレジスト10を現像
し、引き続き、下層のポリイミド前駆体9をTMAHで
エッチングする。
Next, 2.38% of a positive resist developer
The positive resist 10 is developed with TMAH ((CH 3 ) 4 NOH), and then the lower layer polyimide precursor 9 is etched with TMAH.

【0035】この時、開口部、すなわち受光素子部と、
パッド部の配線間の狭いスペース部においてポリイミド
エッチング残り11が発生する。膜厚は3000オングストロ
ーム程度である(図4(C)参照)。
At this time, the opening, that is, the light receiving element,
A polyimide etching residue 11 is generated in a narrow space between the wirings of the pad portion. The thickness is about 3000 angstroms (see FIG. 4C).

【0036】次に、ポジレジスト10を残したまま、熱処
理を行う、熱処理条件は実施例1と同じである。続い
て、O2 80SCCM、CF4 20SCCM、圧力500mTorr、RF
パワー300W、5分の条件で等方性のドライエッチを行
う。
Next, heat treatment is performed while the positive resist 10 is left. The heat treatment conditions are the same as in the first embodiment. Then, O 2 80SCCM, CF 4 20SCCM, pressure 500mTorr, RF
Isotropic dry etching is performed under the condition of power of 300 W for 5 minutes.

【0037】この時のエッチングレートはポリイミド樹
脂12、ポジレジスト10と共に0.5μm/min程度、一方、
P−SiOは異方性のエッチング成分が無いためほとん
どエッチングはされない。受光素子部のポリイミドエッ
チング残り11は完全に除去出来る(図5(D)参照)。
At this time, the etching rate is about 0.5 μm / min together with the polyimide resin 12 and the positive resist 10.
P-SiO is hardly etched because it has no anisotropic etching component. The polyimide etching residue 11 in the light receiving element can be completely removed (see FIG. 5D).

【0038】ドライエッチ条件は、レジストのエッチレ
ート0.5μm/minで5分のエッチングを行っているた
め、塗布膜厚が2.0μmであるレジストは全て除去させ
る。
The dry etching conditions are such that the resist is etched for 5 minutes at an etching rate of 0.5 μm / min, so that all the resist having a coating film thickness of 2.0 μm is removed.

【0039】本実施例の製造方法によれば、下層のポリ
イミド樹脂12も0.5μm程度はエッチングされるものの
レジスト除去の工程が不要なため、有機系のレジストハ
クリ剤の無いラインでは有効である。
According to the manufacturing method of this embodiment, although the lower polyimide resin 12 is also etched by about 0.5 μm, the step of removing the resist is not required, so that it is effective in a line without an organic resist removing agent.

【0040】続いて、350℃、N2(窒素雰囲気中)、3
0分の熱処理を行い、最終形状(図5(E)参照)を得
ることが出来る。
Subsequently, at 350 ° C., N 2 (in a nitrogen atmosphere),
By performing heat treatment for 0 minutes, a final shape (see FIG. 5E) can be obtained.

【0041】以上、本発明を上記実施例に即して説明し
たが、本発明は上記態様にのみ限定されず、本発明の原
理に準ずる各種態様を含むことは勿論である。
Although the present invention has been described with reference to the above embodiment, the present invention is not limited to the above embodiment, but includes various embodiments according to the principle of the present invention.

【0042】[0042]

【発明の効果】以上説明したように、本発明は、集積回
路基板のポリイミド膜のパターン加工において、ポリイ
ミド前駆体のポジレジストの現像液によるパターニング
では、前記ポリイミド前駆体パターニング後、通常はレ
ジスト除去を行うところであるが、レジストを残したま
ま熱処理してポリイミド前駆体樹脂を硬化し、レジスト
をマスクに酸素プラズマにより、ポリイミド樹脂のエッ
チング残りを除去するようにしたため、ポリイミド樹脂
への酸素プラズマのダメージを最小限に抑えながら、段
部のポリイミド樹脂のエッチング残りを除去することが
出来る。このため、本発明は、例えばEPROM内蔵の
集積回路の紫外線消去不良の主原因であったポリイミド
樹脂のエッチング残りを除去するのに非常に有効な方法
である。
As described above, according to the present invention, in patterning a polyimide film on an integrated circuit substrate, in patterning a polyimide precursor positive resist with a developing solution, the resist is usually removed after the polyimide precursor patterning. However, since the polyimide precursor resin is cured by heat treatment with the resist left, and the etching residue of the polyimide resin is removed by oxygen plasma using the resist as a mask, oxygen plasma damage to the polyimide resin is performed. While the etching residue of the polyimide resin in the step portion can be removed. For this reason, the present invention is a very effective method for removing the etching residue of the polyimide resin, which is the main cause of the ultraviolet erasing failure of the integrated circuit having the built-in EPROM, for example.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の製造方法を工程順に説明す
るための断面図である。
FIG. 1 is a cross-sectional view for explaining a manufacturing method according to an embodiment of the present invention in the order of steps.

【図2】本発明の一実施例の製造方法を工程順に説明す
るための断面図である。
FIG. 2 is a cross-sectional view for explaining a manufacturing method according to one embodiment of the present invention in the order of steps.

【図3】本発明の一実施例の製造方法を工程順に説明す
るための断面図である。
FIG. 3 is a cross-sectional view for explaining a manufacturing method according to one embodiment of the present invention in the order of steps.

【図4】本発明の第2の実施例の工程断面図である。FIG. 4 is a process sectional view of a second embodiment of the present invention.

【図5】本発明の第2の実施例の工程断面図である。FIG. 5 is a process sectional view of a second embodiment of the present invention.

【図6】従来例の工程断面図である。FIG. 6 is a process sectional view of a conventional example.

【図7】従来例の工程断面図である。FIG. 7 is a process sectional view of a conventional example.

【符号の説明】[Explanation of symbols]

1 フィールド 2 コンタクト 3 フローティングゲート 4 コントロールゲート 5 ゲート 6 BPSG 7 Al 8 P−SiON 9 ポリイミド前駆体 10 ポジレジスト 11 ポリイミドエッチング残り 12 ポリイミド樹脂 13 P−SiO 14 フォトマスク DESCRIPTION OF SYMBOLS 1 Field 2 Contact 3 Floating gate 4 Control gate 5 Gate 6 BPSG 7 Al 8 P-SiON 9 Polyimide precursor 10 Positive resist 11 Remaining polyimide etching 12 Polyimide resin 13 P-SiO 14 Photomask

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 29/788 H01L 31/02 B 29/792 31/02 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 29/788 H01L 31/02 B 29/792 31/02

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 (a)半導体基板上のパッシベーション膜上にポリイミ
ド前駆体を塗布する工程と、 (b)該ポリイミド前駆体上にフォトレジストを塗布す
る工程と、 (c)該フォトレジストを選択的に露光して現像し、前
記フォトレジストを選択的に除去する工程と、 (d)選択的に除去された前記フォトレジストをマスク
として前記ポリイミド前駆体を選択的に除去する工程
と、 (e)熱処理により前記ポリイミド前駆体をポリイミド
樹脂とする工程と、 (f)少なくとも前記フォトレジストが残するように
全体をO2プラズマでドライエッチする工程と、 (g)残した前記フォトレジストを除去する工程と、 を含むことを特徴とする半導体装置の製造方法。
(A) applying a polyimide precursor on a passivation film on a semiconductor substrate; (b) applying a photoresist on the polyimide precursor; and (c) selecting the photoresist. (E) selectively exposing and developing the photoresist to selectively remove the photoresist; and (d) selectively removing the polyimide precursor using the selectively removed photoresist as a mask. ) removing a step of the polyimide precursor to the polyimide resin by a heat treatment, a step of dry etching altogether O2 plasma so that at least the photoresist is remaining film (f), the photoresist was (g) residual film A method of manufacturing a semiconductor device, comprising:
【請求項2】 (a)半導体基板上のパッシベーション膜上にポリイミ
ド前駆体を塗布する工程と、 (b)該ポリイミド前駆体上にフォトレジストを塗布す
る工程と、 (c)該フォトレジストを選択的に露光して現像し、前
記フォトレジストを選択的に除去する工程と、 (d)選択的に除去された前記フォトレジストをマスク
として前記ポリイミド前駆体を選択的に除去する工程
と、 (e)熱処理により前記ポリイミド前駆体をポリイミド
樹脂とする工程と、 (f)前記フォトレジストが全て除去されるように全体
をO2とCF4の混合ガスプラズマでドライエッチする
工程と、 を含むことを特徴とする半導体装置の製造方法。
2. (a) a step of applying a polyimide precursor on a passivation film on a semiconductor substrate; (b) a step of applying a photoresist on the polyimide precursor; and (c) selecting the photoresist. (E) selectively exposing and developing the photoresist to selectively remove the photoresist; and (d) selectively removing the polyimide precursor using the selectively removed photoresist as a mask. A) a step of converting the polyimide precursor into a polyimide resin by a heat treatment; and (f) a step of dry-etching the whole with a mixed gas plasma of O 2 and CF 4 so that the photoresist is completely removed. Semiconductor device manufacturing method.
【請求項3】前記パッシベーション膜は比較的間隔の狭
い配線上に形成され、前記(d)工程で除去しきれなか
った前記配線間の前記パッシベーション膜上のポリイミ
ド残りは、前記(f)工程で除去されることを特徴とす
る請求項1又は請求項2記載の半導体装置の製造方法。
3. The passivation film has a relatively small interval.
Formed on the wiring that is not completely removed by the above-mentioned step (d).
Polyimide on the passivation film between the interconnects
3. The method according to claim 1 , wherein the residue is removed in the step (f) . 4.
JP7188306A 1995-06-30 1995-06-30 Method for manufacturing semiconductor device Expired - Lifetime JP2785752B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7188306A JP2785752B2 (en) 1995-06-30 1995-06-30 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7188306A JP2785752B2 (en) 1995-06-30 1995-06-30 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH0917777A JPH0917777A (en) 1997-01-17
JP2785752B2 true JP2785752B2 (en) 1998-08-13

Family

ID=16221310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7188306A Expired - Lifetime JP2785752B2 (en) 1995-06-30 1995-06-30 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2785752B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267215A (en) * 2008-04-28 2009-11-12 Fuji Electric Device Technology Co Ltd Method for manufacturing semiconductor device
JP2018060879A (en) 2016-10-04 2018-04-12 ラピスセミコンダクタ株式会社 Semiconductor device
TWI707889B (en) * 2017-08-01 2020-10-21 日商旭化成股份有限公司 Semiconductor device and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6384117A (en) * 1986-09-29 1988-04-14 Fuji Xerox Co Ltd Etching of polyimide resin
JPH0758107A (en) * 1993-08-18 1995-03-03 Toshiba Corp Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JPH0917777A (en) 1997-01-17

Similar Documents

Publication Publication Date Title
CN1068442C (en) Method for forming a pattern by silylation
KR100434133B1 (en) Texas instruments incorporated
JP4078875B2 (en) Method for forming organic film pattern and method for manufacturing solid-state imaging device
JPH08203876A (en) Pattern formation
US5922516A (en) Bi-layer silylation process
JP2785752B2 (en) Method for manufacturing semiconductor device
US6287750B1 (en) Method of manufacturing semiconductor device in which opening can be formed with high precision
US6069077A (en) UV resist curing as an indirect means to increase SiN corner selectivity on self-aligned contact etching process
US5506173A (en) Process of fabricating a dielectric film for a semiconductor device
JP3140369B2 (en) Method of forming electrode pattern at deep groove bottom
JPH0653134A (en) Method for manufacturing semiconductor device
JP3225676B2 (en) Method for manufacturing semiconductor device
JPH0555130A (en) Method for manufacturing semiconductor device
JP3156389B2 (en) Method for manufacturing semiconductor device
JP3109506B2 (en) Pattern formation method
JP2950059B2 (en) Method for manufacturing semiconductor device
JP2912002B2 (en) Method for manufacturing semiconductor device
JP2004363482A (en) Method for manufacturing semiconductor device
KR100282417B1 (en) Method for manufacturing semiconductor device
JPH05142788A (en) Formation of resist pattern
JP3248502B2 (en) Resist pattern stripping method
JPH058856B2 (en)
JP2000347422A (en) Method of forming fine pattern
JPH09199473A (en) Pattern formation of polyimide resin film
JP2521329B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980428