Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2788866B2 - ATM subscriber line accommodating device having UPC parameter setting function - Google Patents
[go: Go Back, main page]

JP2788866B2 - ATM subscriber line accommodating device having UPC parameter setting function - Google Patents

ATM subscriber line accommodating device having UPC parameter setting function

Info

Publication number
JP2788866B2
JP2788866B2 JP6922195A JP6922195A JP2788866B2 JP 2788866 B2 JP2788866 B2 JP 2788866B2 JP 6922195 A JP6922195 A JP 6922195A JP 6922195 A JP6922195 A JP 6922195A JP 2788866 B2 JP2788866 B2 JP 2788866B2
Authority
JP
Japan
Prior art keywords
upc
parameter
atm
signal
subscriber line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6922195A
Other languages
Japanese (ja)
Other versions
JPH08265339A (en
Inventor
功 大東
勇 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6922195A priority Critical patent/JP2788866B2/en
Publication of JPH08265339A publication Critical patent/JPH08265339A/en
Application granted granted Critical
Publication of JP2788866B2 publication Critical patent/JP2788866B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はUPCパラメータ設定機
能を有するATM加入者回線収容装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ATM subscriber line accommodating apparatus having a UPC parameter setting function.

【0002】[0002]

【従来の技術】従来、UPC(Usage Param
eter Control)パラメータの設定は、AT
M(Asynchronous Transfer M
ode)伝送網に加入者を収容する箇所において、加入
者が契約値の範囲内で信号を伝送網側へ送出しているか
監視し契約値を超えるトラヒックが網に流入した際に超
えた分のATMセル信号を廃棄するUPC処理における
パラメータ設定制御を、CPUがパラメータ記憶用レジ
スタに最大セル速度や平均セル速度等のパラメータを書
き込むことで実現していた。ゆえに、パラメータが正し
くレジスタに設定されているか否かをCPUが定期的に
チェックすることでUPC機能の信頼性を保っていた。
2. Description of the Related Art Conventionally, UPC (Usage Param)
eter Control) parameter is set to AT
M (Asynchronous Transfer M)
mode) At a place where a subscriber is accommodated in the transmission network, it is monitored whether or not the subscriber transmits a signal to the transmission network side within a contract value range, and the amount of traffic that exceeds the contract value when the traffic exceeds the contract value flows into the network. The parameter setting control in the UPC process for discarding the ATM cell signal has been realized by the CPU writing parameters such as the maximum cell speed and the average cell speed in the parameter storage register. Therefore, the reliability of the UPC function is maintained by the CPU periodically checking whether the parameters are correctly set in the register.

【0003】図3は従来のATM加入者回線収容装置の
一例を示すブロック図である。CPU13は外部(上位
制御回路)からの指示によりパラメータの読み書きを行
う。UPCパラメータレジスタ14はCPU13から設
定されるパラメータを保持しUPC処理部12へパラメ
ータ信号を出力する。ATMレイヤ終端部11はATM
加入者回線信号を入力しATMセル同期検出を行う。U
PC処理部12は加入者回線から入力されるATMセル
流に対し加入者回線毎に設定された契約値以上のセルが
流入していないかチェックし、違反したセルがあった場
合そのセルを廃棄し、ATM網内回線信号を出力する。
FIG. 3 is a block diagram showing an example of a conventional ATM subscriber line accommodating apparatus. The CPU 13 reads and writes parameters according to an instruction from the outside (upper control circuit). The UPC parameter register 14 holds parameters set by the CPU 13 and outputs a parameter signal to the UPC processing unit 12. The ATM layer termination unit 11 is an ATM
A subscriber line signal is input to detect ATM cell synchronization. U
The PC processing unit 12 checks whether a cell exceeding the contract value set for each subscriber line has flowed into the ATM cell stream input from the subscriber line, and discards any violating cell if any. And outputs a line signal within the ATM network.

【0004】UPCパラメータが正確に設定されていな
いと、加入者からの契約値以上の不正なトラヒック流入
を阻止できず、ATM網内で輻輳等の障害が発生し、他
の正規な加入者回線へ影響を与える恐れがある。この
為、UPCパラメータの正当性確認をCPU13がUP
Cパラメータレジスタ14の設定値を定期的に読み出す
ことにより行う。もし、このチェックでパラメータ不正
を検出したら、正しいパラメータをCPU13がUPC
パラメータレジスタ14へ再書き込みし、正しいパラメ
ータによるUPC処理を実現する。
[0004] If the UPC parameters are not set correctly, it is impossible to prevent illegal traffic inflow exceeding the contract value from the subscriber, and a failure such as congestion occurs in the ATM network, and other legitimate subscriber lines. May be affected. For this reason, the CPU 13 checks whether the UPC parameters are valid or not.
This is performed by periodically reading the set value of the C parameter register 14. If this check detects an invalid parameter, the CPU 13 sends the correct parameter to the UPC.
The data is rewritten to the parameter register 14 to realize the UPC process using the correct parameters.

【0005】[0005]

【発明が解決しようとする課題】上述したUPCパラメ
ータ設定手法は、CPUの定期的なパラメータ読み出し
によりUPCパラメータをチェックしているため、CP
Uに何らかの異常が発生した場合、レジスタに設定され
ているUPCパラメータがどんな値になるか全く保証出
来ない。また、CPUが正常に動作していてUPCパラ
メータレジスタに異常が発生した場合、レジスタ異常を
CPUが検出するが、UPCパラメータレジスタのUP
C処理部へのパラメータ信号出力を変更出来ない。ゆえ
に、異常発生時において、UPC処理部の誤動作による
過剰トラヒック流入でATM網内における輻輳等の障害
発生の可能性を排除出来ない。
In the UPC parameter setting method described above, the UPC parameters are checked by the CPU periodically reading the parameters.
If any abnormality occurs in U, it cannot be guaranteed at all what value the UPC parameter set in the register has. When the CPU operates normally and an abnormality occurs in the UPC parameter register, the CPU detects a register abnormality.
The parameter signal output to the C processing unit cannot be changed. Therefore, when an abnormality occurs, it is not possible to eliminate the possibility of occurrence of a failure such as congestion in the ATM network due to excessive traffic inflow due to malfunction of the UPC processing unit.

【0006】本発明の目的は、ATM加入者回線収容装
置のUPCパラメータ設定部における制御CPUおよび
UPCパラメータレジスタに異常が発生した場合、確実
にATM網内へ障害波及を阻止することにある。
SUMMARY OF THE INVENTION An object of the present invention is to surely prevent the propagation of a fault into the ATM network when an abnormality occurs in the control CPU and the UPC parameter register in the UPC parameter setting section of the ATM subscriber line accommodating device.

【0007】[0007]

【課題を解決するための手段】本発明のATM加入者回
線収容装置は、ATM加入者から送出されたATM加入
者回線信号に対しATMセル同期を含むATMレイヤ終
端処理を行うATMレイヤ終端手段と;ATM網に流入
するトラヒックを制限するためのパラメータであるUP
Cパラメータを記憶するパラメータ記憶手段と;前記パ
ラメータ記憶手段に前記UPCパラメータとして第1の
UPCパラメータを設定するとともに前記パラメータ記
憶手段から設定した前記第1のUPCパラメータを読み
出して前記パラメータ記憶手段の正常性を監視する制御
手段と;前記制御手段からの制御信号により時間計測を
再開始し予め定めた時間が経過した時に切替信号を出力
する制限手段と;前記ATM網への過剰トラヒック流入
を回避するために予め定めた第2のUPCパラメータを
出力するパラメータ出力手段と;前記パラメータ記憶手
段からの前記第1のUPCパラメータと前記パラメータ
出力手段からの前記第2のUPCパラメータとを前記時
限手段からの前記切替信号により選択的に出力する選択
手段と;前記選択手段から出力される前記第1および第
2のUPCパラメータのいずれかに基づき前記ATMレ
イヤ終端手段からのATMセル信号に対し加入者回線毎
にUPC処理を行うUPC処理手段とを備える。
An ATM subscriber line accommodating apparatus according to the present invention comprises an ATM layer termination means for performing an ATM layer termination process including ATM cell synchronization on an ATM subscriber line signal transmitted from an ATM subscriber. A parameter UP for limiting traffic flowing into the ATM network;
Parameter storage means for storing a C parameter; setting a first UPC parameter as the UPC parameter in the parameter storage means, and reading out the set first UPC parameter from the parameter storage means, Control means for monitoring the performance; limiting means for restarting time measurement in response to a control signal from the control means and outputting a switching signal when a predetermined time has elapsed; and avoiding excessive traffic flow into the ATM network. Parameter output means for outputting a second UPC parameter which has been determined in advance; and the first UPC parameter from the parameter storage means and the second UPC parameter from the parameter output means. Selecting means for selectively outputting according to the switching signal; To ATM cell signal from said ATM layer terminating unit based on either of the first and second UPC parameters output from the stage and a UPC processing means for performing UPC processing for each subscriber line.

【0008】また、本発明のATM加入者回線収容装置
は、前記選択手段の出力のパリティビットが付加された
前記第1および第2のUPCパラメータのいずれかに基
づいてパリティチェックを行い前記UPC処理手段に出
力する検査手段を含む。
Further, the ATM subscriber line accommodating apparatus of the present invention performs a parity check based on one of the first and second UPC parameters to which a parity bit output from the selection means is added. Inspection means for outputting to means.

【0009】[0009]

【実施例】本発明について図面を参照して説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described with reference to the drawings.

【0010】図1は本発明の一実施例を示すブロック図
である。図1において、ATMレイヤ終端部1はATM
加入者回線信号を入力しATMセル同期検出行いATM
セル信号を出力する。UPC処理部2はATMレイヤ終
端部1からATMセル信号、セレクタ6からパラメータ
信号を入力し、UPC処理を行いATM網内回線信号を
発生する。CPU3は外部(上位制御回路)からUPC
パラメータ設定命令を受けUPCパラメータレジスタ4
に設定信号を出力しパラメータを書き込むのと、定期的
にUPCパラメータレジスタ4の設定値を読み出しその
良否を判定し、かつ、タイマー7にリセットのための制
御信号を出力する。タイマー7は一定時間以上CPU3
からリセット制御信号を受け取らないとセレクタ6に切
替信号を出力する。セレクタ6はタイマー7からの切替
信号によりUPCパラメータレジスタ4からの設定値か
安全値出力部の安全値かを選択しパラメータ信号として
UPC処理部2へ出力する。安全値出力部5はATM加
入者回線がATM網内に影響を与えないトラヒック量と
なるようなUPCパラメータ値を保持し、これを安全値
としてセレクタ6に出力する。
FIG. 1 is a block diagram showing one embodiment of the present invention. In FIG. 1, an ATM layer termination unit 1 is an ATM layer.
ATM circuit synchronization detection by inputting subscriber line signal and ATM
Output cell signal. The UPC processor 2 receives an ATM cell signal from the ATM layer terminator 1 and a parameter signal from the selector 6 and performs UPC processing to generate an intra-ATM network line signal. The CPU 3 is externally connected to the UPC
UPC parameter register 4 upon receiving a parameter setting instruction
When a setting signal is output and a parameter is written, the setting value of the UPC parameter register 4 is periodically read to determine the quality of the setting signal, and a control signal for resetting is output to the timer 7. Timer 7 is CPU3 for more than a certain time
If the reset control signal is not received from the selector 6, the switching signal is output to the selector 6. The selector 6 selects a set value from the UPC parameter register 4 or a safe value of the safe value output unit according to a switching signal from the timer 7 and outputs the same to the UPC processing unit 2 as a parameter signal. The safety value output unit 5 holds a UPC parameter value such that the ATM subscriber line has a traffic amount that does not affect the inside of the ATM network, and outputs this to the selector 6 as a safety value.

【0011】この構成において、通常、CPU3が正常
に動作している場合は、UPCパラメータレジスタ4の
設定値が正しいかどうか、CPU3がある周期毎にUP
Cパラメータレジスタ4の内容を設定値読出信号として
読み出しチェックする。チェック結果、何らかの原因で
設定値が違った値に変化していればCPU3が正しいU
PCパラメータ設定値をUPCパラメータレジスタ4へ
再設定する。さらに、CPU3はUPCパラメータレジ
スタ4の設定値チェックの周期毎にタイマー7に対して
リセット制御信号を出力し、その結果、タイマー7はリ
セットされる。タイマー7はCPU3からのリセット周
期より長い経過時間を検出するが、CPU3からリセッ
トされると再び経過時間の測定を最初からやり直す。タ
イマー7は経過時間の測定途中にはセレクタ6に対しU
PCパラメータレジスタ4からの設定値をパラメータ信
号として選択するような切替信号を出力する。ゆえに、
CPU3が正常であればUPC処理部2へ出力されるパ
ラメータ信号は、常にUPCパラメータレジスタ4から
出力される設定値となる。CPU3が正常に動作しなく
なった場合、タイマー7へリセット制御信号が出力され
なくなるので、タイマー7は経過時間を検出する。そう
なるとタイマー7からセレクタ6に対し、安全値出力部
5からの安全値をパラメータ信号として選択するような
切替信号が出力される。この結果、UPC処理部2にU
PCパラメータ信号として安全値が入力されるので、A
TM網内へ悪影響を与えるようなUPC処理部2の動作
を回避出来る。
In this configuration, normally, when the CPU 3 is operating normally, whether the set value of the UPC parameter register 4 is correct, the CPU 3
The contents of the C parameter register 4 are read and checked as a set value read signal. As a result of the check, if for some reason the set value has changed to a different value, the CPU 3
The PC parameter setting value is reset in the UPC parameter register 4. Further, the CPU 3 outputs a reset control signal to the timer 7 at each cycle of the set value check of the UPC parameter register 4, and as a result, the timer 7 is reset. The timer 7 detects an elapsed time longer than the reset cycle from the CPU 3, but when reset by the CPU 3, the measurement of the elapsed time is restarted from the beginning. During the measurement of the elapsed time, the timer 7 makes the selector 6
A switching signal for selecting a set value from the PC parameter register 4 as a parameter signal is output. therefore,
If the CPU 3 is normal, the parameter signal output to the UPC processing unit 2 always becomes the set value output from the UPC parameter register 4. When the CPU 3 does not operate normally, the reset control signal is not output to the timer 7, so that the timer 7 detects the elapsed time. Then, a switching signal is output from the timer 7 to the selector 6 so as to select a safe value from the safe value output unit 5 as a parameter signal. As a result, the UPC processing unit 2
Since a safe value is input as a PC parameter signal, A
The operation of the UPC processing unit 2 that adversely affects the TM network can be avoided.

【0012】一方、UPCパラメータレジスタ4に異常
が発生した場合、CPU3はUPCパラメータレジスタ
4の設定値チェックで、設定値を再設定しても設定値読
出信号が設定値と一致しないことで異常を検出する。そ
して、タイマー7に対しUPCパラメータレジスタ4の
異常発生を通知する制御信号を出力する。CPU3から
UPCパラメータレジスタ異常通知信号を受けたタイマ
ー7は、セレクタ6に対し、安全値出力部5から安全値
をパラメータ信号として選択するような切替信号を出力
する。この結果、CPU異常時と同様に、UPC処理部
2にUPCパラメータ信号として安全値が入力されるの
で、ATM網内へ悪影響を与えるようなUPC処理部2
の動作を防止し異常なトラヒック流入を回避出来る。
On the other hand, if an abnormality occurs in the UPC parameter register 4, the CPU 3 checks the set value of the UPC parameter register 4 and detects the abnormality because the set value read signal does not match the set value even if the set value is reset. To detect. Then, a control signal for notifying the timer 7 of the occurrence of an abnormality in the UPC parameter register 4 is output. Upon receiving the UPC parameter register abnormality notification signal from the CPU 3, the timer 7 outputs a switching signal to the selector 6 to select a safe value from the safe value output unit 5 as a parameter signal. As a result, a safe value is input to the UPC processing unit 2 as a UPC parameter signal in the same manner as in the case of a CPU abnormality.
Operation can be prevented and abnormal traffic inflow can be avoided.

【0013】図2は本発明の別の実施例を示すブロック
図である。図2では、セレクタ6とUPC処理部2との
間に、パラメータ信号に対してパリティチェックを行う
パリティ検査部9が設けられている。CPU3がUPC
パラメータレジスタ4の異常を検出するまでに最大で、
設定値チェック処理1周期分の検出時間がかかる。ま
た、CPU3に異常が発生しタイマー7が経過時間の経
過を検出するまでに経過時間分の検出時間が掛かる。こ
の検出時間の間、UPC処理部2に与えられるパラメー
タ信号の正当性を保証出来ない。また、CPU3および
UPCパラメータレジスタ4が正常に動作している場合
でも、ノイズ等によるパラメータ信号の単発的なエラー
付加に対し、UPC処理部2の正常動作を保証出来ない
という問題がある。
FIG. 2 is a block diagram showing another embodiment of the present invention. In FIG. 2, a parity check unit 9 for performing a parity check on a parameter signal is provided between the selector 6 and the UPC processing unit 2. CPU3 is UPC
By the time the parameter register 4 is detected as abnormal,
It takes a detection time for one cycle of the set value check process. Further, it takes a detection time corresponding to the elapsed time until the abnormality occurs in the CPU 3 and the timer 7 detects the elapse of the elapsed time. During this detection time, the validity of the parameter signal given to the UPC processing unit 2 cannot be guaranteed. Further, even when the CPU 3 and the UPC parameter register 4 are operating normally, there is a problem that the normal operation of the UPC processing unit 2 cannot be guaranteed against a single error addition of a parameter signal due to noise or the like.

【0014】本実施例では、CPU3がパリティビット
を付加したUPCパラメータ設定信号をUPCパラメー
タレジスタ4に設定し、UPCパラメータレジスタ4が
パリティビット付きの設定値をセレクタ6へ出力する。
安全値出力部5から出力する安全値にもパリティビット
を付加する。ゆえに、セレクタ6から出力されるパラメ
ータ信号にパリティビットが付加されている。パリティ
検査部9でパラメータ信号に対するパリティチェックを
行い、この結果を検査信号としてUPC処理部2へ出力
する。UPC処理部2では、エラー有りの検査信号をパ
リティ検査部9から受信したとき、入力したパラメータ
信号を使わずにエラー発生直前に受信したエラー無しの
パラメータ信号を使ってUPC処理を継続するか、出力
信号であるATM網内回線信号の出力を一時停止するこ
とにより、上記パラメータ信号の正当性非保証の問題を
回避し、ATM網内へ悪影響を与えるようなUPC処理
部2の動作を防止し異常なトラヒック流入を阻止出来
る。
In this embodiment, the CPU 3 sets a UPC parameter setting signal to which a parity bit is added in the UPC parameter register 4, and the UPC parameter register 4 outputs a setting value with a parity bit to the selector 6.
A parity bit is also added to the safe value output from the safe value output unit 5. Therefore, a parity bit is added to the parameter signal output from the selector 6. The parity check unit 9 performs a parity check on the parameter signal, and outputs the result to the UPC processing unit 2 as a check signal. When the UPC processing unit 2 receives a check signal with an error from the parity check unit 9, the UPC process continues using the parameter signal without error received immediately before the occurrence of the error without using the input parameter signal, By temporarily stopping the output of the line signal in the ATM network, which is an output signal, the problem of non-guaranteed validity of the parameter signal is avoided, and the operation of the UPC processing unit 2 which adversely affects the ATM network is prevented. Abnormal traffic inflow can be prevented.

【0015】[0015]

【発明の効果】以上説明したように、本発明によれば、
制御手段とUPCパラメータを記憶している記憶手段と
の少なくとも一方に異常が発生した際、安全なUPCパ
ラメータ値をUPC処理手段へ与えるため、ATM網内
への異常なトラヒック流入を阻止できる。また、UPC
パラメータ信号に単発的なエラーが重加された場合で
も、UPCパラメータ信号にパリティ検査を行い、その
結果によりUPC処理手段がパラメータ信号の更新可否
を決定するので、常に高信頼なUPC処理を行える。
As described above, according to the present invention,
When an abnormality occurs in at least one of the control unit and the storage unit that stores the UPC parameter, a safe UPC parameter value is given to the UPC processing unit, so that abnormal traffic inflow into the ATM network can be prevented. Also, UPC
Even when a single error is added to the parameter signal, a parity check is performed on the UPC parameter signal, and based on the result, the UPC processing unit determines whether or not the parameter signal can be updated, so that highly reliable UPC processing can always be performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

【図2】本発明の別の実施例を示すブロック図である。FIG. 2 is a block diagram showing another embodiment of the present invention.

【図3】従来例を示すブロック図である。FIG. 3 is a block diagram showing a conventional example.

【符号の説明】[Explanation of symbols]

1 ATMレイヤ終端部 2 UPC処理部 3 CPU 4 UPCパラメータレジスタ 5 安全値出力部 6 セレクタ 7 タイマー 8 UPCパラメータ設定部 9 パリティ検査部 Reference Signs List 1 ATM layer termination unit 2 UPC processing unit 3 CPU 4 UPC parameter register 5 Safety value output unit 6 Selector 7 Timer 8 UPC parameter setting unit 9 Parity check unit

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−62037(JP,A) 特開 平5−110585(JP,A) (58)調査した分野(Int.Cl.6,DB名) H04L 12/28 H04L 12/56────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-6-62037 (JP, A) JP-A-5-110585 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H04L 12/28 H04L 12/56

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ATM加入者から送出されたATM加入
者回線信号に対しATMセル同期を含むATMレイヤ終
端処理を行うATMレイヤ終端手段と;ATM網に流入
するトラヒックを制限するためのパラメータであるUP
Cパラメータを記憶するパラメータ記憶手段と;前記パ
ラメータ記憶手段に前記UPCパラメータとして第1の
UPCパラメータを設定するとともに前記パラメータ記
憶手段から設定した前記第1のUPCパラメータを読み
出して前記パラメータ記憶手段の正常性を監視する制御
手段と;前記制御手段からの制御信号により時間計測を
再開始し予め定めた時間が経過した時に切替信号を出力
する制限手段と;前記ATM網への過剰トラヒック流入
を回避するために予め定めた第2のUPCパラメータを
出力するパラメータ出力手段と;前記パラメータ記憶手
段からの前記第1のUPCパラメータと前記パラメータ
出力手段からの前記第2のUPCパラメータとを前記時
限手段からの前記切替信号により選択的に出力する選択
手段と;前記選択手段から出力される前記第1および第
2のUPCパラメータのいずれかに基づき前記ATMレ
イヤ終端手段からのATMセル信号に対し加入者回線毎
にUPC処理を行うUPC処理手段と;を備えることを
特徴とするUPCパラメータ設定機能を有するATM加
入者回線収容装置。
1. ATM layer termination means for performing ATM layer termination processing including ATM cell synchronization on an ATM subscriber line signal transmitted from an ATM subscriber; and parameters for restricting traffic flowing into an ATM network. UP
Parameter storage means for storing a C parameter; setting a first UPC parameter as the UPC parameter in the parameter storage means, and reading out the set first UPC parameter from the parameter storage means, Control means for monitoring the performance; limiting means for restarting time measurement in response to a control signal from the control means and outputting a switching signal when a predetermined time has elapsed; and avoiding excessive traffic flow into the ATM network. Parameter output means for outputting a second UPC parameter which has been determined in advance; and the first UPC parameter from the parameter storage means and the second UPC parameter from the parameter output means. Selecting means for selectively outputting according to the switching signal; UPC processing means for performing UPC processing on an ATM cell signal from the ATM layer termination means for each subscriber line based on one of the first and second UPC parameters output from a stage. ATM subscriber line accommodating apparatus having a UPC parameter setting function.
【請求項2】 前記選択手段の出力のパリティビットが
付加された前記第1および第2のUPCパラメータのい
ずれかに基づいてパリティチェックを行い前記UPC処
理手段に出力する検査手段を含むことを特徴とする請求
項1記載のUPCパラメータ設定機能を有するATM加
入者回線収容装置。
2. A checking means for performing a parity check based on one of the first and second UPC parameters to which a parity bit output from the selecting means is added, and outputting the result to the UPC processing means. An ATM subscriber line accommodating apparatus having a UPC parameter setting function according to claim 1.
JP6922195A 1995-03-28 1995-03-28 ATM subscriber line accommodating device having UPC parameter setting function Expired - Lifetime JP2788866B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6922195A JP2788866B2 (en) 1995-03-28 1995-03-28 ATM subscriber line accommodating device having UPC parameter setting function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6922195A JP2788866B2 (en) 1995-03-28 1995-03-28 ATM subscriber line accommodating device having UPC parameter setting function

Publications (2)

Publication Number Publication Date
JPH08265339A JPH08265339A (en) 1996-10-11
JP2788866B2 true JP2788866B2 (en) 1998-08-20

Family

ID=13396461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6922195A Expired - Lifetime JP2788866B2 (en) 1995-03-28 1995-03-28 ATM subscriber line accommodating device having UPC parameter setting function

Country Status (1)

Country Link
JP (1) JP2788866B2 (en)

Also Published As

Publication number Publication date
JPH08265339A (en) 1996-10-11

Similar Documents

Publication Publication Date Title
US8954806B2 (en) Single event-upset controller wrapper that facilitates fault injection
US6311296B1 (en) Bus management card for use in a system for bus monitoring
JPH0746322B2 (en) Faulty device identification system
WO2001025924A1 (en) Mechanism to improve fault isolation and diagnosis in computers
US7904771B2 (en) Self-diagnostic circuit and self-diagnostic method for detecting errors
EP1760939A1 (en) Fault diagnosis in data table of network node
JP2788866B2 (en) ATM subscriber line accommodating device having UPC parameter setting function
EP1999908A2 (en) Apparatus for detecting errors in a communication system
JPH05307488A (en) Data transfer abnormality detection device
JPH08307438A (en) Token ring type transmission system
JP3910903B2 (en) Control packet receiving method and receiving apparatus
JPH0535616A (en) Data transfer system
US20060143529A1 (en) Method and system for generating a console log
JP2859255B1 (en) CDV reduction device
CN118859903A (en) E2E fault diagnosis method, device, vehicle, storage medium and program product
JP3291729B2 (en) Redundant computer system
JP2978782B2 (en) RNR test method for switching equipment
JPH04283840A (en) Diagnostic method for information processor
JP2606160B2 (en) Failure detection method for parity check circuit
JPS5911452A (en) Test system of parity check circuit
JPH11242638A (en) Data processing system
JPH1115698A (en) Method for reporting failure and mechanism therefor
CN115840967A (en) Monitoring protection circuit of control signal
JP2002278800A (en) Monitor and monitoring method
JP2004180096A (en) Information processor and method for detecting device abnormality

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980512