Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2794616B2 - Semiconductor hybrid integrated circuit - Google Patents
[go: Go Back, main page]

JP2794616B2 - Semiconductor hybrid integrated circuit - Google Patents

Semiconductor hybrid integrated circuit

Info

Publication number
JP2794616B2
JP2794616B2 JP5010591A JP5010591A JP2794616B2 JP 2794616 B2 JP2794616 B2 JP 2794616B2 JP 5010591 A JP5010591 A JP 5010591A JP 5010591 A JP5010591 A JP 5010591A JP 2794616 B2 JP2794616 B2 JP 2794616B2
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
semiconductor optical
semiconductor
optical element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5010591A
Other languages
Japanese (ja)
Other versions
JPH05183147A (en
Inventor
仁 野村
敏彦 堀内
昌俊 岡村
久生 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP5010591A priority Critical patent/JP2794616B2/en
Publication of JPH05183147A publication Critical patent/JPH05183147A/en
Application granted granted Critical
Publication of JP2794616B2 publication Critical patent/JP2794616B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体光素子を含む半
導体混成集積回路に関し、特に半導体光素子とその周辺
回路を構成する電子部品を組み合わせた半導体混成集積
回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor hybrid integrated circuit including a semiconductor optical device, and more particularly to a semiconductor hybrid integrated circuit in which a semiconductor optical device and electronic components constituting peripheral circuits are combined.

【0002】[0002]

【従来の技術】従来のこの種の半導体混成集積回路は図
2に示すような構造であった。図2において、プリント
配線板20は基板27、所定の回路が形成された導体層
23及び絶縁層26から構成されており、一方の面の導
体層23上にダイ・ボンディングされた半導体光素子2
1は、ボンディングワイヤ22で導体層23と電気的に
接続されている。また、半導体光素子21は透明樹脂2
4により枠25で制限される範囲に封止されている。
2. Description of the Related Art A conventional semiconductor hybrid integrated circuit of this type has a structure as shown in FIG. In FIG. 2, the printed wiring board 20 is composed of a substrate 27, a conductor layer 23 on which a predetermined circuit is formed, and an insulating layer 26, and the semiconductor optical device 2 die-bonded on the conductor layer 23 on one surface.
1 is electrically connected to the conductor layer 23 by a bonding wire 22. The semiconductor optical element 21 is made of a transparent resin 2.
4 is sealed in the range limited by the frame 25.

【0003】一方、半導体光素子21の周辺回路を構成
する電子部品(以下周辺回路部品という)28は、半導
体光素子21の搭載面と反対側の面の導体層23に取り
付けられており、半田29を介して導体層23と電気的
に接続されている。
On the other hand, an electronic component (hereinafter referred to as a peripheral circuit component) 28 constituting a peripheral circuit of the semiconductor optical device 21 is attached to the conductor layer 23 on a surface opposite to a surface on which the semiconductor optical device 21 is mounted. 29, it is electrically connected to the conductor layer 23.

【0004】[0004]

【発明が解決しようとする課題】上記の如き従来の技術
において、一般にシリコンなどの半導体やガリウム砒素
などの化合物半導体である半導体光素子と、エポキシ系
樹脂等からなる透明封止樹脂の線膨張係数が大きく異な
ることは良く知られている。これは、半導体素子が光素
子である場合、封止樹脂の透明性を確保する必要があ
り、充填剤の添加等によって封止樹脂の線膨張係数を調
整することが困難であるためである。このため、樹脂封
止された半導体光素子が高温にさらされると、線膨張係
数の小さい半導体光素子と線膨張係数の大きな透明樹脂
の間に大きな熱ストレスが生じることになる。
In the prior art as described above, the linear expansion coefficient of a semiconductor optical device, which is generally a semiconductor such as silicon or a compound semiconductor such as gallium arsenide, and a transparent sealing resin made of an epoxy resin or the like. It is well known that these differ greatly. This is because, when the semiconductor element is an optical element, it is necessary to ensure the transparency of the sealing resin, and it is difficult to adjust the linear expansion coefficient of the sealing resin by adding a filler or the like. Therefore, when the resin-sealed semiconductor optical device is exposed to a high temperature, a large thermal stress occurs between the semiconductor optical device having a small linear expansion coefficient and the transparent resin having a large linear expansion coefficient.

【0005】一方、小型化・チップ化の進む電子部品を
自動実装する方法としては、一般に半田リフロー法が採
用されている。この半田リフロー法は、プリント配線板
導体層の電子部品を搭載する箇所に予めクリーム半田を
塗布しておき、電子部品を所定箇所に配置した後、赤外
線炉等で加熱して半田を溶融することによって半田付け
を行なうものであり、半田付け箇所以外についても温度
上昇が避けられない。
On the other hand, as a method for automatically mounting electronic components that are becoming smaller and smaller, a solder reflow method is generally employed. In this solder reflow method, cream solder is applied in advance to a portion of the conductor layer of the printed wiring board on which the electronic component is to be mounted, the electronic component is placed in a predetermined location, and then heated in an infrared furnace or the like to melt the solder. In this case, the temperature is increased in areas other than the soldered area.

【0006】従って、半導体光素子を搭載した後に、周
辺回路部品を半田リフロー法で実装しようとすると、半
田溶融時の加熱に伴なう熱ストレスによって、封止樹脂
にクラックが発生してしまう。
Therefore, if the peripheral circuit components are mounted by the solder reflow method after the semiconductor optical element is mounted, cracks are generated in the sealing resin due to the thermal stress accompanying the heating during the melting of the solder.

【0007】また、周辺回路部品を実装した後に、半導
体光素子をボンディングしようとすると、ダイボンディ
ング時の加熱によって、周辺回路部品側の半田が溶融し
てしまうという問題が起こる。この他、先に周辺回路部
品が実装されたプリント配線板では、ボンディング時の
平行度等を確保しにくいという不都合もある。
Further, when the semiconductor optical device is to be bonded after the peripheral circuit components are mounted, there is a problem that the solder on the peripheral circuit components is melted due to heating during die bonding. In addition, there is another inconvenience that it is difficult to secure parallelism and the like during bonding in a printed wiring board on which peripheral circuit components are mounted first.

【0008】このようなことから、図2のような構造を
とる半導体混成集積回路では、半田リフロー法による周
辺回路部品の自動実装を行なうことができず、個々の周
辺回路部品を局所的な加熱によって半田付けしなくては
ならないため、実装コストが非常に大きくなってしまう
ということが問題になっていた。
For this reason, in a semiconductor hybrid integrated circuit having a structure as shown in FIG. 2, automatic mounting of peripheral circuit components by the solder reflow method cannot be performed, and individual peripheral circuit components are locally heated. Therefore, there has been a problem that the mounting cost becomes very large because of the necessity of soldering.

【0009】従来、この実装上の問題を解決するために
は、周辺回路部品を搭載するプリント配線板を半導体光
素子を搭載するプリント配線板とは別に設け、周辺回路
部品を半田リフロー法によって自動搭載した後、周辺回
路部品を搭載したプリント配線板と半導体光素子を搭載
したプリント配線板をリード線で接続する方法が採用さ
れていた。
Conventionally, to solve this mounting problem, a printed wiring board on which peripheral circuit components are mounted is provided separately from a printed wiring board on which semiconductor optical elements are mounted, and the peripheral circuit components are automatically mounted by a solder reflow method. After mounting, a method has been adopted in which a printed wiring board on which peripheral circuit components are mounted and a printed wiring board on which a semiconductor optical element is mounted are connected by lead wires.

【0010】しかし、この方法によると、半導体光素子
と周辺回路部品間の配線長が長くなってしまうという不
都合が生じる。一般に配線長が長くなると外来ノイズの
影響を受けやすくなることはよく知られている。特に、
半導体光素子がフォトダイオード等の受光素子の場合、
この受光素子の周辺回路は高インピーダンスである場合
が多く、外来ノイズの影響をより受けやすくなり、高周
波特性の劣化を招くということが問題となる。
However, according to this method, there is an inconvenience that the wiring length between the semiconductor optical device and the peripheral circuit component becomes long. It is well known that the longer the wiring length, the more susceptible it is to external noise. Especially,
When the semiconductor optical element is a light receiving element such as a photodiode,
In many cases, the peripheral circuit of the light receiving element has a high impedance, and is more susceptible to the influence of external noise, which causes a problem of deteriorating high frequency characteristics.

【0011】この発明は、かかる点に鑑みてなされたも
のであり、実装コストが小さく、かつ外来ノイズの影響
を受けにくく、高周波特性に優れた半導体混成集積回路
を提供することを目的とするものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to provide a semiconductor hybrid integrated circuit which has a low mounting cost, is hardly affected by external noise, and has excellent high frequency characteristics. It is.

【0012】[0012]

【課題を解決するための手段】上記問題点の解決の為に
本発明では、透明樹脂で封止された半導体光素子を搭載
する第1のプリント配線板とは別に、周辺回路部品を搭
載する第2のプリント配線板を備え、前記第1のプリン
ト配線板と第2のプリント配線板の少なくとも一部が接
合された構成とした。
In order to solve the above problems, according to the present invention, a peripheral circuit component is mounted separately from a first printed wiring board mounting a semiconductor optical element sealed with a transparent resin. A second printed wiring board is provided, and at least a part of the first printed wiring board and the second printed wiring board are joined.

【0013】具体的には、前記第1のプリント配線板の
前記半導体光素子が搭載されていない側の面の少なくと
も一部と、前記第2のプリント配線板の前記電子部品が
搭載されていない側の面の少なくとも一部が接合され、
第1及び第2のプリント配線板に形成された導体回路同
志が電気的に接続される。
Specifically, at least a part of the surface of the first printed wiring board on which the semiconductor optical element is not mounted and the electronic component of the second printed wiring board are not mounted. At least part of the side faces are joined,
Conductive circuits formed on the first and second printed wiring boards are electrically connected.

【0014】[0014]

【作用】上記の如く、本発明では半導体光素子と周辺回
路部品をそれぞれ別のプリント配線板に搭載する構成を
取っている。このため、透明樹脂で封止された半導体光
素子に熱ストレスを生じさせることなく、周辺回路部品
を半田リフロー法等によって自動搭載することが可能と
なり、実装コストが大きいという不都合は解消される。
As described above, according to the present invention, the semiconductor optical element and the peripheral circuit component are mounted on separate printed wiring boards. For this reason, it becomes possible to automatically mount the peripheral circuit components by a solder reflow method or the like without causing thermal stress to the semiconductor optical element sealed with the transparent resin, and the disadvantage that the mounting cost is large is solved.

【0015】また、本発明では、半導体光素子を搭載し
た第1のプリント配線板と周辺回路部品を搭載した第2
のプリント配線板が直接接合されているので、半導体光
素子と周辺回路部品間の配線長が短くなる。これによっ
て、配線インダクタンスや寄生容量が小さくなり、外来
ノイズの影響を受けやすく、高周波特性が劣化してしま
うという問題点は解決される。
According to the present invention, a first printed wiring board on which a semiconductor optical element is mounted and a second printed circuit board on which a peripheral circuit component is mounted are provided.
Since the printed wiring board is directly joined, the wiring length between the semiconductor optical element and the peripheral circuit component is shortened. This solves the problem that the wiring inductance and the parasitic capacitance are reduced, are easily affected by external noise, and the high-frequency characteristics are degraded.

【0016】なお、前記第1のプリント配線板と第2の
プリント配線板の接合は、一般によく知られた接着剤や
両面テープなどの接着層を形成する方法により容易に実
現できる。
The joining of the first printed wiring board and the second printed wiring board can be easily realized by a generally well-known method of forming an adhesive layer such as an adhesive or a double-sided tape.

【0017】[0017]

【実施例】図1は、本発明の実施例による半導体混成集
積回路の構成を示す断面図である。図において、第1の
プリント配線板1は、基板17と所定の形状に回路形成
された導体層13、及び絶縁層16から構成されてお
り、表裏の導体層13は、スルーホール等(図示せず)
によって導通されている。
FIG. 1 is a sectional view showing a configuration of a semiconductor hybrid integrated circuit according to an embodiment of the present invention. In the figure, a first printed wiring board 1 includes a substrate 17, a conductor layer 13 formed into a circuit in a predetermined shape, and an insulating layer 16, and the conductor layers 13 on the front and back are formed with through holes or the like (not shown). Z)
Is conducted.

【0018】半導体光素子11は、一方の側の導体層1
3上にダイ・ボンディングされており、ボンディングワ
イヤ12により導体層13と電気的に接続されている。
この半導体光素子11は透明樹脂14により枠15で制
限される範囲を封止されている。
The semiconductor optical element 11 has a conductor layer 1 on one side.
3 and is electrically connected to the conductor layer 13 by a bonding wire 12.
The semiconductor optical element 11 is sealed in a range limited by a frame 15 with a transparent resin 14.

【0019】一方、第2のプリント配線板2は基板1
7、導体層13,13a及び絶縁層16から構成されて
いる。一方の側(搭載面側)の導体層13は所定の形状
に回路形成され、他方の側(接合面側)の導体層13a
は広い範囲に渡って設けられており、グランド電位に接
続することでシールド層として機能する。これらの導体
層13,13aは半田付け等に必要な箇所以外は絶縁層
16で覆われている。また、第2のプリント配線板2の
所定の位置には第1のプリント配線板1との導通を図る
ための開口部4が設けられている。
On the other hand, the second printed wiring board 2 is
7, the conductor layers 13, 13a and the insulating layer 16. The conductor layer 13 on one side (mounting surface side) is formed into a circuit in a predetermined shape, and the conductor layer 13a on the other side (joining surface side) is formed.
Are provided over a wide range, and function as a shield layer when connected to a ground potential. These conductor layers 13 and 13a are covered with an insulating layer 16 except for portions necessary for soldering or the like. Further, an opening 4 is provided at a predetermined position of the second printed wiring board 2 for establishing electrical continuity with the first printed wiring board 1.

【0020】第1のプリント配線板に搭載されている半
導体光素子11の周辺回路部品18は、半田リフロー法
等の方法によって第2のプリント配線板の一方の側の導
体層13上に取り付けられており、半田19を介して導
体層13と電気的に接続されている。
The peripheral circuit components 18 of the semiconductor optical element 11 mounted on the first printed wiring board are mounted on the conductor layer 13 on one side of the second printed wiring board by a method such as a solder reflow method. And is electrically connected to the conductor layer 13 via the solder 19.

【0021】上記の第1のプリント配線板1と第2のプ
リント配線板2は、半導体光素子11及び周辺回路部品
18が搭載されていない側の面同志が、接着層3により
接合されており、第1及び第2のプリント配線板1,2
の導体層13は、第2のプリント配線板2の開口部4を
通して、半田19により、いわゆる半田ブリッジ法を用
いて電気的に接続されている。
The first printed wiring board 1 and the second printed wiring board 2 are bonded together by an adhesive layer 3 on the side on which the semiconductor optical element 11 and the peripheral circuit component 18 are not mounted. , First and second printed wiring boards 1 and 2
The conductive layer 13 is electrically connected by solder 19 through the opening 4 of the second printed wiring board 2 using a so-called solder bridge method.

【0022】次に、図1の半導体混成集積回路の製造方
法の一例を説明する。まず、周知のサブトラクティブ法
等の方法によって、第1及び第2のプリント配線板の導
体層13の回路形成を行なう。その後、必要に応じて、
導体層13の所望の箇所を絶縁層16で覆う。この絶縁
層16は必ずしも必要なものではなく、半田付け工程や
絶縁信頼性の面で問題がなければ特に設けなくとも良
い。また、図1の例では、第1及び第2のプリント配線
板1,2とも、2層プリント配線板を用いているが、本
発明で用いるプリント配線板は、3層以上の多層プリン
ト配線板や片面プリント配線板でも良いことは言うまで
もない。
Next, an example of a method for manufacturing the semiconductor hybrid integrated circuit of FIG. 1 will be described. First, the circuit formation of the conductor layer 13 of the first and second printed wiring boards is performed by a known subtractive method or the like. Then, if necessary,
A desired portion of the conductor layer 13 is covered with the insulating layer 16. The insulating layer 16 is not always necessary, and need not be provided if there is no problem in the soldering process or the insulation reliability. Further, in the example of FIG. 1, the first and second printed wiring boards 1 and 2 use a two-layer printed wiring board, but the printed wiring board used in the present invention is a multilayer printed wiring board having three or more layers. Needless to say, a single-sided printed wiring board may be used.

【0023】第1及び第2のプリント配線板1,2を作
製した後、第1のプリント配線板1には半導体光素子1
1を搭載し、樹脂封止を行なう。本実施例では、半導体
光素子の実装をワイヤボンディング法によって行なって
いるが、これ以外の方法で行なっても良い。例えばTA
B法によって受光素子を実装し、裏面照射で光情報を受
けるようにすることも考えられる。
After the first and second printed wiring boards 1 and 2 are manufactured, the first printed wiring board 1
1 is mounted and resin sealing is performed. In this embodiment, the semiconductor optical element is mounted by the wire bonding method, but may be mounted by other methods. For example, TA
It is also conceivable to mount a light receiving element by the method B and receive optical information by backside irradiation.

【0024】一方、第2のプリント配線板2には、半田
リフロー法等によって周辺回路部品18を実装する。本
実施例では、周辺回路部品18は表面実装型の部品とな
っているが、挿入型の部品を使用しても良いことは言う
までもなく、実装方法も特に限定されるものではない。
半田リフロー法以外の半田付け方法としては、例えばウ
ェーブソルダリング法(半田噴流波にプリント配線板を
接触させ、主として挿入部品の半田付けを行う)、デッ
ィプソルダリング法(プリント配線板を静止した半田浴
に接触させ、主として挿入部品の半田付けを行う)等の
方法があるが、本発明では、周辺回路部品を搭載するプ
リント配線板と半導体光素子を搭載するプリント配線板
が別々になっているので、半導体光素子11と透明樹脂
14の耐熱性に制限されることなく、所望の実装方法を
選択することができる。
On the other hand, peripheral circuit components 18 are mounted on the second printed wiring board 2 by a solder reflow method or the like. In the present embodiment, the peripheral circuit component 18 is a surface-mounted component, but it goes without saying that an insertion-type component may be used, and the mounting method is not particularly limited.
As a soldering method other than the solder reflow method, for example, a wave soldering method (contacting a printed wiring board with a solder jet wave and soldering mainly inserted components), a deep soldering method (stilling a printed wiring board stationary). In this invention, the printed wiring board on which the peripheral circuit components are mounted and the printed wiring board on which the semiconductor optical element is mounted are separately provided. Therefore, a desired mounting method can be selected without being limited by the heat resistance of the semiconductor optical element 11 and the transparent resin 14.

【0025】半導体光素子11及び周辺回路部品をそれ
ぞれ搭載した後、第1及び第2のプリント配線板1,2
の非搭載面同志を接着層3によって接合する。図1の例
では、非搭載面全面を接合しているが、両プリント配線
板1,2の導通接続を行う箇所が接合されていれば必ず
しも全面を接合する必要はない。
After mounting the semiconductor optical element 11 and the peripheral circuit components, respectively, the first and second printed wiring boards 1 and 2 are mounted.
Are bonded together by the adhesive layer 3. In the example of FIG. 1, the entire non-mounting surface is joined, but it is not always necessary to join the entire surface as long as the portions where conductive connection between the two printed wiring boards 1 and 2 are joined.

【0026】また、図1では、第1及び第2のプリント
配線板1,2が同じ寸法になっているが、例えば、第1
のプリント配線板の方を小さくし、第2のプリント配線
板2の接合部分以外の領域に挿入型の部品を搭載するこ
ともできる。また、場合によっては半導体光素子11,
周辺回路部品18の搭載面側で整合する構成としても良
い。
In FIG. 1, the first and second printed wiring boards 1 and 2 have the same dimensions.
It is also possible to reduce the size of the printed wiring board and mount an insertion-type component in a region other than the joint portion of the second printed wiring board 2. In some cases, the semiconductor optical device 11,
A configuration may be adopted in which matching is performed on the mounting surface side of the peripheral circuit component 18.

【0027】第1及び第2のプリント配線板1,2の接
合後、第2のプリント配線板の周辺回路部品搭載面側の
導体層13と、第1のプリント配線板1の接合面側の導
体層13とを、第2のプリント配線板の開口部4を介し
て半田ブリッジ法によって接続し、図1のような半導体
混成集積回路を完成する。第1及び第2のプリント配線
板1,2の導通接続方法についても特に限定されるもの
ではなく、導体ペースト等を用いて導通させても良い。
また、場合によっては、第1及び第2のプリント配線板
1,2を直接には導通接続させずに、それぞれ他の外部
回路に接続する構成としても良い。
After joining the first and second printed wiring boards 1 and 2, the conductor layer 13 on the peripheral circuit component mounting surface side of the second printed wiring board and the joining layer side of the first printed wiring board 1 The conductor layer 13 is connected by the solder bridge method via the opening 4 of the second printed wiring board to complete the semiconductor hybrid integrated circuit as shown in FIG. The method of electrically connecting the first and second printed wiring boards 1 and 2 is not particularly limited, and electrical connection may be made using a conductive paste or the like.
In some cases, the first and second printed wiring boards 1 and 2 may be connected to other external circuits instead of being directly connected.

【0028】なお、本発明の構成は、例えばフォトダイ
オードやイメージセンサなどの受光・撮像素子、LED
などの発光素子ばかりでなく、例えば液晶の様な周辺回
路を必要とし、かつ熱に弱い素子にも適用できるもので
ある。
The structure of the present invention is, for example, a light receiving / imaging element such as a photodiode or an image sensor, and an LED.
In addition to a light emitting element such as, for example, a peripheral circuit such as a liquid crystal is required and can be applied to an element which is weak to heat.

【0029】[0029]

【発明の効果】以上の様に本発明においては、透明樹脂
で封止された半導体光素子を搭載するプリント配線板
と、周辺回路部品を搭載するプリント配線板を別々に設
け、両プリント配線板の少なくとも一部を接合した構成
をとっているので、半導体光素子及び透明樹脂の耐熱性
に制限されることなく、所望の方法で周辺回路部品の実
装を行うことができ、かつ、半導体光素子と周辺回路部
品とを導通接続する配線長を短くすることができる。
As described above, according to the present invention, a printed wiring board on which a semiconductor optical element sealed with a transparent resin is mounted and a printed wiring board on which peripheral circuit components are mounted are separately provided. , The peripheral circuit components can be mounted by a desired method without being limited by the heat resistance of the semiconductor optical element and the transparent resin, and the semiconductor optical element The length of the wiring for electrically connecting the semiconductor device and the peripheral circuit component can be reduced.

【0030】従って、本発明の混成集積回路において
は、半田リフロー法等によって周辺回路部品を自動搭載
することによって実装コストの低減を図ることができる
とともに、外来ノイズの影響を防いで、優れた高周波特
性を実現することができる。
Therefore, in the hybrid integrated circuit of the present invention, the mounting cost can be reduced by automatically mounting the peripheral circuit components by the solder reflow method or the like, and the effect of the external noise can be prevented, and the excellent high frequency Characteristics can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例による半導体混成集積回路の断
面図である。
FIG. 1 is a cross-sectional view of a semiconductor hybrid integrated circuit according to an embodiment of the present invention.

【図2】従来の半導体混成集積回路の断面図である。FIG. 2 is a cross-sectional view of a conventional semiconductor hybrid integrated circuit.

【符号の説明】[Explanation of symbols]

1 第1のプリント配線板 2 第2のプリント配線板 3 接着層 11 半導体光素子 12 ボンディングワイヤ 13,13a 導体層 14 透明樹脂 15 枠 16 絶縁層 17 基板 18 周辺回路部品 19 半田 DESCRIPTION OF SYMBOLS 1 1st printed wiring board 2 2nd printed wiring board 3 Adhesive layer 11 Semiconductor optical element 12 Bonding wire 13, 13a Conductive layer 14 Transparent resin 15 Frame 16 Insulating layer 17 Substrate 18 Peripheral circuit parts 19 Solder

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 久生 東京都品川区西大井一丁目6番3号 株 式会社ニコン大井製作所内 (56)参考文献 実開 昭61−66959(JP,U) (58)調査した分野(Int.Cl.6,DB名) H01L 25/00──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hisao Takahashi 1-6-3 Nishioi, Shinagawa-ku, Tokyo Nikon Oi Works Co., Ltd. (56) References Jikai Sho 61-66959 (JP, U) (58) ) Surveyed field (Int.Cl. 6 , DB name) H01L 25/00

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 透明樹脂で封止された半導体光素子と、
該半導体光素子の周辺回路を構成する電子部品と、前記
半導体光素子及び前記電子部品を搭載するプリント配線
板を有する半導体混成集積回路において、前記半導体光
素子を搭載する第1のプリント配線板と、前記電子部品
を搭載する第2のプリント配線板とを備え、前記第1の
プリント配線板の少なくとも一部と前記第2のプリント
配線板の少なくとも一部が接合されたことを特徴とする
半導体混成集積回路。
1. A semiconductor optical device sealed with a transparent resin,
An electronic component forming a peripheral circuit of the semiconductor optical element; and a first printed wiring board mounting the semiconductor optical element in a semiconductor hybrid integrated circuit having a printed wiring board mounting the semiconductor optical element and the electronic component. A second printed wiring board on which the electronic component is mounted, wherein at least a part of the first printed wiring board and at least a part of the second printed wiring board are joined. Hybrid integrated circuit.
【請求項2】 前記第1のプリント配線板の前記半導体
光素子が搭載されていない側の面の少なくとも一部と、
前記第2のプリント配線板の前記電子部品が搭載されて
いない側の面の少なくとも一部が接合されたことを特徴
とする請求項1記載の半導体混成集積回路。
2. The semiconductor device according to claim 1, wherein the first printed wiring board has at least a part of a surface on which the semiconductor optical element is not mounted.
2. The semiconductor hybrid integrated circuit according to claim 1, wherein at least a part of a surface of said second printed wiring board on which said electronic component is not mounted is joined.
【請求項3】 前記第1のプリント配線板に形成された
導体回路と前記第2のプリント配線板に形成された導体
回路とが電気的に接続されたことを特徴とする請求項1
記載の半導体混成集積回路。
3. The conductive circuit formed on the first printed wiring board and the conductive circuit formed on the second printed wiring board are electrically connected to each other.
A semiconductor hybrid integrated circuit as described in the above.
JP5010591A 1991-02-25 1991-02-25 Semiconductor hybrid integrated circuit Expired - Fee Related JP2794616B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5010591A JP2794616B2 (en) 1991-02-25 1991-02-25 Semiconductor hybrid integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5010591A JP2794616B2 (en) 1991-02-25 1991-02-25 Semiconductor hybrid integrated circuit

Publications (2)

Publication Number Publication Date
JPH05183147A JPH05183147A (en) 1993-07-23
JP2794616B2 true JP2794616B2 (en) 1998-09-10

Family

ID=12849805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5010591A Expired - Fee Related JP2794616B2 (en) 1991-02-25 1991-02-25 Semiconductor hybrid integrated circuit

Country Status (1)

Country Link
JP (1) JP2794616B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068742A (en) * 1999-08-25 2001-03-16 Sanyo Electric Co Ltd Hybrid integrated circuit device
JP4605955B2 (en) * 2001-05-25 2011-01-05 イビデン株式会社 IC chip mounting substrate

Also Published As

Publication number Publication date
JPH05183147A (en) 1993-07-23

Similar Documents

Publication Publication Date Title
JP2770820B2 (en) Semiconductor device mounting structure
JP2794616B2 (en) Semiconductor hybrid integrated circuit
JPS6367792A (en) Package structure of photoelectronic component
JP2000323610A (en) Film carrier type semiconductor device
JP2636602B2 (en) Semiconductor device
JP2754401B2 (en) Package for electronic components
JP2748771B2 (en) Film carrier semiconductor device and method of manufacturing the same
JP2669286B2 (en) Composite lead frame
JP2632100B2 (en) Hybrid integrated circuit device
JP2986661B2 (en) Method for manufacturing semiconductor device
JPS61198656A (en) Semiconductor device
JP2883458B2 (en) Manufacturing method of wiring board for hybrid integrated circuit
JP3199018B2 (en) Optical module
JP2703434B2 (en) Hybrid integrated circuit device
JPH06140535A (en) Tape carrier package type semiconductor device
JPH10335547A (en) Electronic circuit device and method of manufacturing the same
JP3529323B2 (en) High frequency unit and method of manufacturing high frequency unit
JP2003110049A (en) High-frequency IC package, high-frequency unit using high-frequency IC package, and method of manufacturing the same
JP2974811B2 (en) Semiconductor mounting board
JP2836597B2 (en) Film carrier tape and semiconductor device using the same
JP2898678B2 (en) Substrate for mounting electronic components
JP2000353770A (en) Integrated circuit package, millimeter wave integrated circuit package, and method of assembling and mounting integrated circuit package on substrate
JPH09266265A (en) Semiconductor package
JPH0897355A (en) Hybrid integrated circuit device and manufacturing method thereof
JP2001267486A (en) Semiconductor device and semiconductor module

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980519

LAPS Cancellation because of no payment of annual fees