JP2795995B2 - Stabilized power supply circuit - Google Patents
Stabilized power supply circuitInfo
- Publication number
- JP2795995B2 JP2795995B2 JP3130560A JP13056091A JP2795995B2 JP 2795995 B2 JP2795995 B2 JP 2795995B2 JP 3130560 A JP3130560 A JP 3130560A JP 13056091 A JP13056091 A JP 13056091A JP 2795995 B2 JP2795995 B2 JP 2795995B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- scr
- output
- pulse
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Details Of Television Scanning (AREA)
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、例えばテレビジョン受
像機の水平出力回路に駆動用の直流電圧供給を行うに適
した安定化電源回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a stabilized power supply circuit suitable for supplying a driving DC voltage to a horizontal output circuit of a television receiver, for example.
【0002】[0002]
【従来の技術】従来、テレビジョン受像機ではその水平
出力回路への駆動用の直流電圧供給を安定化電源回路か
ら行い、水平出力回路への供給電圧が入力電源電圧の変
動や高圧負荷電流の変動により変化しないようにしてい
た。具体的に、斯る安定化電源回路は図4に示す如く構
成されており、1は商用交流電圧を整流平滑した非安定
な直流電圧が供給される入力端子、2は図示せぬ水平出
力回路からの帰線期間パルスを昇圧して取り出すフライ
バックトランスの一次側に設けられ入力端子1からの直
流電圧に負極性の帰線期間パルス(後述するSCRの消
弧用、即ちターンオフ用)を重畳させるパルス重畳用の
巻線、3はオン、オフを繰り返してそのアノード側にパ
ルス重畳用の巻線2を介して供給される入力端子1から
の直流電圧をカソード側より断続的に出力するシリコン
制御整流素子(以下、「SCR」という)で、そのカソ
ード側より出力された電圧は出力端子4より水平出力回
路に供給される。5は電圧供給開始時にのみSCR3の
ゲートにターンオン用の起動パルスを出力する起動回
路、6はSCR3のゲートにターンオン用の制御パルス
を出力するゲート制御回路で、該ゲート制御回路6は制
御パルスの出力タイミングをSCR3のカソード側から
出力される出力電圧の値に応じて制御するようになって
いる。2. Description of the Related Art Conventionally, in a television receiver, a DC voltage for driving is supplied from a stabilized power supply circuit to a horizontal output circuit of the television receiver, and the supply voltage to the horizontal output circuit changes in input power supply voltage or high-voltage load current. It did not change due to fluctuations. More specifically, such a stabilized power supply circuit is configured as shown in FIG. 4, wherein 1 is an input terminal to which an unstable DC voltage obtained by rectifying and smoothing a commercial AC voltage is supplied, and 2 is a horizontal output circuit (not shown) A negative retrace period pulse (for extinguishing an SCR to be described later, that is, for turning off) is superimposed on a DC voltage from an input terminal 1 provided on the primary side of a flyback transformer for boosting and extracting a retrace period pulse from the SCR. The silicon for intermittently outputting a DC voltage from the input terminal 1 supplied from the input terminal 1 to the anode side of the winding 3 for pulse superposition to be turned on and off repeatedly through the winding 2 for pulse superposition on the anode side. The voltage output from the cathode side of the control rectifier (hereinafter, referred to as “SCR”) is supplied from an output terminal 4 to a horizontal output circuit. Reference numeral 5 denotes a start-up circuit that outputs a turn-on start-up pulse to the gate of the SCR 3 only at the start of voltage supply. Reference numeral 6 denotes a gate control circuit that outputs a turn-on control pulse to the gate of the SCR 3. The output timing is controlled according to the value of the output voltage output from the cathode side of the SCR 3.
【0003】従って、SCR3は起動後はそのゲートに
供給される制御パルスによって水平走査期間にターンオ
ンされると共に、そのアノード側に供給される負極性の
帰線期間パルスによって帰線期間にターンオフされ、そ
のターンオンするタイミングが入力電圧や負荷の変動に
応じて変化しようとするカソード側からの出力電圧の値
に基づいて、制御されることになる。その結果、SCR
3のカソード側から出力される電圧は入力電圧や負荷の
変動に拘らずその水平帰線期間を除いて常に一定に保た
れることになり、水平出力回路にはその駆動用として出
力端子4から安定化された直流電圧が供給されることに
なる。Accordingly, the SCR 3 is turned on during a horizontal scanning period by a control pulse supplied to its gate after starting, and is turned off during a retrace period by a negative retrace period pulse supplied to its anode side. The turn-on timing is controlled based on the value of the output voltage from the cathode which tends to change in accordance with the change in the input voltage or the load. As a result, SCR
3, the voltage output from the cathode side is always kept constant except for the horizontal retrace period irrespective of fluctuations in the input voltage and the load. A stabilized DC voltage will be supplied.
【0004】[0004]
【発明が解決しようとする課題】ところで、このような
従来構成の安定化電源回路では、受像機の大画面化等に
伴って消費電力が増大すると、SCRでの発熱量が大き
くなるので、放熱板の拡大等放熱に対する種々の対策を
講じる必要があり、またSCRの素子容量も大きなもの
に限られていた。本発明はこのような点に鑑み成された
ものであって、SCRでの発熱量を低減させ、またその
素子容量の選択に幅を持たせた安定化電源回路を提供す
ることを目的とする。However, in such a stabilized power supply circuit having a conventional configuration, if the power consumption increases with an increase in the size of the screen of the receiver, the amount of heat generated in the SCR increases. It was necessary to take various measures against heat radiation, such as enlarging the plate, and the element capacity of the SCR was limited to a large one. SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to provide a stabilized power supply circuit that reduces the amount of heat generated in an SCR and provides a wide range of element capacitance selection. .
【0005】[0005]
【課題を解決するための手段】上記目的を達成するため
に本発明では、非安定な直流電圧を、オン、オフを繰り
返すスイッチング素子を通して安定化した後負荷に供給
する安定化電源回路において、前記スイッチング素子は
非安定な直流電圧がターンオフ用のパルスを重畳するパ
ルス重畳用の巻線を介してアノード側に供給されるシリ
コン制御整流素子であり、このシリコン制御整流素子を
2段に並列接続し、一方のシリコン制御整流素子のゲー
トにそのカソード側から出力される電圧の値に応じたタ
イミングでターンオン用の制御パルスを出力する第1の
ゲート制御回路と、一方のシリコン制御整流素子のカソ
ード側から出力される電流が所定値以上になるとその電
流値に応じたタイミングで他方のシリコン制御整流素子
のゲートにターンオン用の制御パルスを出力する第2の
ゲート制御回路とを設けた構成としたものである。 In the present invention in order to achieve the above object, there is provided a means for solving] The non-stable DC voltage, on, in the stabilized power supply circuit for supplying a load after stabilization through the switching element to repeat off, the The switching element is
An unstable DC voltage superimposes a turn-off pulse.
Series supplied to the anode side through the winding for
Control rectifier element.
Two stages are connected in parallel, and the gate of one silicon
The voltage corresponding to the voltage output from the cathode side.
1st output of control pulse for turn-on
Gate control circuit and one silicon controlled rectifier element
When the current output from the load side exceeds a predetermined value,
The other silicon controlled rectifier at the timing according to the flow value
Output a control pulse for turn-on to the gate of the second
This is a configuration provided with a gate control circuit.
【0006】[0006]
【作用】このような構成によると、複数にした分個々の
SCRでの発熱量が低減され、更に一方のSCRを電圧
に基いて制御し、他方のSCRを電流に基いて制御する
ことで、負荷が所定値以上の電流になったところで他方
のSCRが所定値を超える分の電流を担当することがで
き、それによって、一方のSCRの破壊を防止できると
ともに、他方のSCRを能力の上限に近い電流領域まで
動作できるようにすることができる。この場合、その所
定値によって一方のSCRも能力の上限に近い電流領域
まで動作できるようにすることができる。 According to this structure, the amount of heat generated by each SCR is reduced by the number of the plurality of SCRs, and one of the SCRs is supplied with a voltage.
And the other SCR is controlled based on the current.
When the load exceeds the specified current, the other
SCR can handle the current that exceeds the specified value.
It can prevent the destruction of one SCR
In both cases, set the other SCR to the current region near the upper limit of the capacity.
Can work. In this case,
Depending on the constant value, one SCR is also in the current range near the upper limit of the capacity
Can work up to.
【0007】[0007]
【実施例】以下、本発明の一実施例について図面と共に
説明する。尚、従来と同一部分については同一符号を付
すと共にその説明を省略する。本実施例では、図1に示
すように前記したパルス重畳用の巻線2とSCR3並び
にゲート制御回路6の組み合せに、もう1段パルス重畳
用の巻線7とSCR8並びにそのゲート制御回路9と電
流検出回路10の組み合せを並列に接続し、この追加し
たSCR8の起動は、先のSCR3が起動回路5により
起動されてそのカソード側から出力される電流が所定値
以上になったことを電流検出回路10にて検出すること
によって、ゲート制御回路9により行わせるようにした
ものである。ここで、ゲート制御回路9はSCR8のゲ
ートに供給する制御パルスの出力タイミングを電流検出
回路10にて検出される所定値以上の出力電流の値に基
づいて制御するようになっている。An embodiment of the present invention will be described below with reference to the drawings. The same parts as those in the related art are denoted by the same reference numerals and description thereof will be omitted. In this embodiment, as shown in FIG. 1, the combination of the above-described pulse superimposing winding 2 and SCR 3 and gate control circuit 6 is combined with another stage pulse superposing winding 7 and SCR 8 and its gate control circuit 9. The combination of the current detection circuits 10 is connected in parallel, and the activation of the added SCR 8 is performed by detecting that the current output from the cathode side of the SCR 3 has been activated by the activation circuit 5 and has become a predetermined value or more. The detection by the circuit 10 causes the gate control circuit 9 to perform the detection. Here, the gate control circuit 9 controls the output timing of the control pulse supplied to the gate of the SCR 8 based on the value of the output current equal to or greater than a predetermined value detected by the current detection circuit 10.
【0008】従って、電圧供給開始時に起動回路5によ
りSCR3のみが起動されて、起動後はそのゲートに供
給されるゲート制御回路6からの制御パルスによって水
平走査期間にターンオンされると共に、そのアノード側
に供給される負極性の帰線期間パルスによって帰線期間
にターンオフされ、そのターンオンするタイミングがカ
ソード側からの出力電圧の値に基づいて制御されること
になる。その結果、SCR3のカソード側から出力され
る電圧は入力電圧や負荷の変動に拘らずその水平帰線期
間を除いて常に一定に保たれることになり、通常はSC
R3のみを用いて(即ち、単駆動して)出力端子4から
水平出力回路にその駆動用として安定化された直流電圧
の供給が行われることになる。そして、この状態で例え
ば受像管のビーム電流の増大により負荷が重くなってS
CR3のカソード側の出力電圧が低下しようとするのを
一定に保つために、SCR3をターンオンするタイミン
グが早くなり、その出力電流が増大して所定値以上にな
ると、そのことが電流検出回路10にて検出されること
になる。そのため、SCR8のゲートにゲート制御回路
9からの制御パルスの供給が開始されて、SCR8もタ
ーンオンされることになり、そのターンオンするタイミ
ングは電流検出回路10にて検出される所定値以上の電
流値に基づいて制御されることになる。従って、SCR
3、8は夫々そのアノード側に供給される負極性の帰線
期間パルスによって帰線期間に同時にターンオフされる
と共に、夫々そのゲートに供給されるゲート制御回路
6、9からの制御パルスによって水平走査期間にターン
オンされ、そのターンオンするタイミングがカソード側
からの出力電圧と出力電流の値に基づいて制御されるこ
とになる。その結果、このようにSCR3のカソード側
から出力される電流が増大した場合にのみSCR8を並
列に用いて(並列駆動して)、そのカソード側から出力
される電圧が入力電圧や負荷の変動に拘らずその水平帰
線期間を除いて常に一定に保たれることになり、SCR
3、8での発熱量も並列に接続した分電流が分散されて
小さくなる。Accordingly, only the SCR 3 is activated by the activation circuit 5 at the start of the voltage supply, and after the activation, the SCR 3 is turned on during the horizontal scanning period by the control pulse supplied from the gate control circuit 6 to the gate thereof, and the anode side is turned on. Is turned off during the retrace period by the negative retrace period pulse supplied to the switch, and the turn-on timing is controlled based on the value of the output voltage from the cathode side. As a result, the voltage output from the cathode side of the SCR 3 is always kept constant except for the horizontal retrace period irrespective of the fluctuation of the input voltage and the load, and usually the SC
Using only R3 (ie, single drive), a stabilized DC voltage is supplied from the output terminal 4 to the horizontal output circuit for driving the horizontal output circuit. In this state, the load becomes heavy due to, for example, an increase in the beam current of the picture tube, and S
In order to keep the output voltage on the cathode side of CR3 from decreasing, the turn-on timing of SCR3 is advanced, and when the output current increases to a predetermined value or more, this is notified to the current detection circuit 10. Will be detected. Therefore, the supply of the control pulse from the gate control circuit 9 to the gate of the SCR 8 is started, and the SCR 8 is also turned on. The turn-on timing is a current value equal to or more than a predetermined value detected by the current detection circuit 10. Will be controlled based on the Therefore, SCR
Numerals 3 and 8 are simultaneously turned off during the retrace period by a retrace period pulse supplied to the anode side of the negative polarity, and are horizontally scanned by control pulses from the gate control circuits 6 and 9 supplied to the respective gates. It is turned on during the period, and the turn-on timing is controlled based on the values of the output voltage and output current from the cathode side. As a result, only when the current output from the cathode side of the SCR 3 increases in this way, the voltage output from the cathode side is used to change the input voltage and the load by using the SCR 8 in parallel (by parallel driving). Regardless of the horizontal flyback period, it will always be kept constant,
The amount of heat generated in 3 and 8 is also reduced by the amount of current distributed by the parallel connection.
【0009】図2は図1の具体的な回路構成例を示し、
11はAC差し込みプラグ12からの商用交流電圧をブ
リッジ型整流部13と平滑コンデンサ14、15並びに
チョークコイル16にて整流平滑し非安定な直流電圧
(Ein)としてSCR3、8のアノード側にパルス重
畳用の巻線2、7を介し供給する電源回路、17はSC
R3、8のカソード側よりコンデンサ18及び後述する
フライバックトランスの一次巻線を介して安定化した直
流電圧(Eout)が供給されると作動状態となる水平
出力回路で、19は水平発振回路からの発振出力によっ
てオン、オフされる水平出力トランジスタ、20は水平
出力トランジスタ19のオン、オフによって偏向電流が
供給される水平偏向コイル、21はダンパーダイオー
ド、22は共振コンデンサ、23はS字補正コンデンサ
である。24はその一次巻線24Aに供給される水平出
力回路17からの帰線期間パルスをその二次巻線24B
より昇圧して取り出し高圧整流ダイオード25にて整流
した後受像管にアノード電圧として供給するフライバッ
クトランスである。尚、26、27はSCR3、8のゲ
ート駆動によらない不規則なターンオンを防止する転流
防止回路である。ここで、SCR3、8のゲート制御回
路6、9はフライバックトランス24の二次側に設けら
れた三次巻線28に生じるパルス(帰線期間パルスに同
期)をダイオード29及びコンデンサ30で整流平滑し
たものが、作動用の電源電圧として供給されるようにな
っている。そして、ゲート制御回路6、9は三次巻線2
8からのパルスが抵抗31、32を介して供給されるコ
ンデンサ33、34の充電電圧にカソード側からの出力
電圧(Eout)と電流検出回路10からの制御電圧と
を夫々重畳する第1トランジスタ35、36と、その重
畳された電圧がベースに供給されて動作制御される第2
トランジスタ37、38と、その第2トランジスタ3
7、38により微分回路39、40を介して動作制御さ
れSCR3、8のゲートにターンオン用のパルスを出力
する第3トランジスタ41、42等より構成されてお
り、ゲート制御回路6はSCR3を電圧制御し、ゲート
制御回路9はSCR8を電流制御するようになってい
る。ここで、電流検出回路10はSCR3のカソード側
から出力される電流が所定値以上になった際に、その所
定値以上の電流をその値に応じた電圧に変換し制御電圧
として出力するようになっており、またそのカソード側
から異常に電流が流れていることを検出した場合には過
電流保護回路43を作動し図示せぬ電源リレーにて電源
スイッチ44を開放するようになっている。またSCR
3の起動回路5は、抵抗45とツェナーダイオード46
並びに逆流防止ダイオード47を直列接続して構成され
ており、例えば抵抗45とダイオード47並びにSCR
3のゲート・カソード間に電圧降下を無視するとその動
作は入力電圧(Ein)と出力電圧(Eout)の電位
差とツェナーダイオード46のツェナー電圧Vzに依存
することになり、Ein−Eout>Vzになると電流
が流れて自動的にSCR3を起動するようになってい
る。FIG. 2 shows an example of a specific circuit configuration of FIG.
Numeral 11 rectifies and smoothes the commercial AC voltage from the AC insertion plug 12 with the bridge type rectifier 13 and the smoothing capacitors 14 and 15 and the choke coil 16 and superimposes a pulse on the anode side of the SCRs 3 and 8 as an unstable DC voltage (Ein). Power supply circuit supplied through windings 2 and 7 for
A horizontal output circuit that is activated when a stabilized DC voltage (Eout) is supplied from the cathode side of R3 and 8 via a capacitor 18 and a primary winding of a flyback transformer described later. Reference numeral 19 denotes a horizontal oscillation circuit. , A horizontal deflection coil to which a deflection current is supplied by turning on and off the horizontal output transistor 19, 21 a damper diode, 22 a resonance capacitor, and 23 an S-shaped correction capacitor. It is. Reference numeral 24 denotes a retrace period pulse supplied from the horizontal output circuit 17 to the primary winding 24A, and the secondary winding 24B
This is a flyback transformer that further boosts the voltage, rectifies it with the high-voltage rectifier diode 25, and supplies the rectified voltage to the picture tube as an anode voltage. Reference numerals 26 and 27 denote commutation prevention circuits for preventing irregular turn-on not depending on the gate driving of the SCRs 3 and 8. Here, the gate control circuits 6 and 9 of the SCRs 3 and 8 rectify and smooth the pulse (synchronous with the retrace period pulse) generated in the tertiary winding 28 provided on the secondary side of the flyback transformer 24 by the diode 29 and the capacitor 30. Is supplied as an operating power supply voltage. The gate control circuits 6 and 9 are connected to the tertiary winding 2.
The first transistor 35 superimposes the output voltage (Eout) from the cathode side and the control voltage from the current detection circuit 10 on the charging voltage of the capacitors 33 and 34 supplied with the pulse from the resistor 8 through the resistors 31 and 32, respectively. , 36, and the second superimposed voltage is supplied to the base and operation is controlled.
The transistors 37 and 38 and the second transistor 3
The gate control circuit 6 controls the SCR 3 by controlling the voltage of the SCR 3 by controlling the operation of the SCR 3 and the gates of the SCRs 3 and 8 and outputting a turn-on pulse to the gates of the SCRs 3 and 8. The gate control circuit 9 controls the current of the SCR 8. Here, when the current output from the cathode side of the SCR 3 exceeds a predetermined value, the current detection circuit 10 converts the current higher than the predetermined value into a voltage corresponding to the value and outputs the voltage as a control voltage. When it is detected that an abnormal current is flowing from the cathode side, the overcurrent protection circuit 43 is activated and the power switch 44 is opened by a power relay (not shown). Also SCR
3 includes a resistor 45 and a Zener diode 46.
And a backflow prevention diode 47 connected in series, for example, a resistor 45, a diode 47 and an SCR.
If the voltage drop between the gate and cathode of the transistor 3 is neglected, its operation depends on the potential difference between the input voltage (Ein) and the output voltage (Eout) and the Zener voltage Vz of the Zener diode 46, and when Ein−Eout> Vz is satisfied. A current flows and the SCR 3 is automatically activated.
【0010】従って、電源スイッチ44を閉成した電源
供給開始時に起動回路5によってSCR3が起動されタ
ーンオンすると、そのカソード側からの出力電圧によっ
てコンデンサ18が充電されて、起動回路5による起動
が停止すると共に水平出力回路17が作動状態となって
帰線期間パルスを生じ、その帰線期間パルスがフライバ
ックトランス24で昇圧されることになる。この時、三
次巻線28からのパルス(図3(a)参照)によってゲ
ート制御回路6、9が夫々作動状態となると共に、コン
デンサ33、34が充電されることになる。そのため、
ゲート制御回路6は能動状態にある第1トランジスタ3
5を介してSCR3からの出力電圧を重畳したP1点の
電圧(図3(b)実線参照)で、第2トランジスタ37
が図3(c)の実線に示す期間オンとなることで、微分
回路39より得られる負極性のパルス(図3(d)参
照)で第3トランジスタ41を瞬時オンし、図3(e)
に示すような制御パルスを出力することになる。そし
て、このゲート制御回路6からの制御パルスはSCR3
のゲートに供給されることになる。尚、この時SCR3
からの出力電流は所定値以下であり、電流検出回路10
からは第1トランジスタ36を強制的にオン状態に設定
する制御電圧が出力されているため、ゲート制御回路9
はそのP2点の電圧が第2トランジスタ38をオンとす
るスレッシュホールドレベル以上にならず、制御パルス
を出力しないようになっている。そのため、SCR8は
ターンオンされず、SCR3のみの単駆動となる。従っ
て、ターンオンされたSCR3はそのアノード側に供給
される負極性の帰線期間パルスによって帰線期間にター
ンオフされ、以後SCR3はゲート制御回路6によるタ
ーンオンとパルス重畳用の巻線2によるターンオフとを
交互に繰り返すことになり、そのターンオンするタイミ
ングはカソード側からの出力電圧の値に基づいて制御さ
れることになる。例えば、受像管のビーム電流の減少に
より出力電圧が高くなると、その分第1トランジスタ3
5のコレクタ電位が低下してP1点の電圧が図3(b)
点線のように低下するため、第2、第3トランジスタ3
7、41のオンが図3(c)(e)点線のように順次遅
れて、ゲート制御回路6から出力される制御パルスも遅
れることになる。そのため、SCR3のターンオンする
タイミングが遅れて、SCR3のカソード側から出力さ
れる電圧が低下することになる。その結果、SCR3か
らの出力電圧(Eout)は常に一定に保たれることに
なり、水平出力回路17にはその作動用として常に安定
化された直流電圧が供給されることになる。Therefore, when the power supply switch 44 is closed and the power supply is started, the SCR 3 is activated by the activation circuit 5 and turned on, the capacitor 18 is charged by the output voltage from the cathode side, and the activation by the activation circuit 5 is stopped. At the same time, the horizontal output circuit 17 is activated to generate a retrace period pulse, and the retrace period pulse is boosted by the flyback transformer 24. At this time, the pulses from the tertiary winding 28 (see FIG. 3A) activate the gate control circuits 6, 9 respectively, and also charge the capacitors 33, 34. for that reason,
The gate control circuit 6 controls the first transistor 3 in the active state.
5, the voltage at point P1 (see the solid line in FIG. 3B) on which the output voltage from the SCR 3 is superimposed.
Is turned on for the period indicated by the solid line in FIG. 3C, the third transistor 41 is momentarily turned on by a negative pulse (see FIG. 3D) obtained from the differentiating circuit 39, and FIG.
The control pulse as shown in FIG. The control pulse from the gate control circuit 6 is SCR3
Will be supplied to the gate. At this time, SCR3
Is less than a predetermined value, and the current detection circuit 10
Outputs a control voltage for forcibly setting the first transistor 36 to the ON state.
Is such that the voltage at point P2 does not exceed the threshold level for turning on the second transistor 38, and no control pulse is output. Therefore, the SCR 8 is not turned on, and the single drive of only the SCR 3 is performed. Therefore, the turned-on SCR 3 is turned off in the retrace period by the retrace period pulse supplied to the anode side of the negative polarity, and thereafter the SCR 3 is turned on by the gate control circuit 6 and turned off by the winding 2 for pulse superposition. The turn-on timing is controlled based on the value of the output voltage from the cathode side. For example, when the output voltage increases due to a decrease in the beam current of the picture tube, the first transistor 3
5 is reduced and the voltage at the point P1 is reduced as shown in FIG.
Since the voltage drops as indicated by the dotted line, the second and third transistors 3
The turning on of the switches 7 and 41 is sequentially delayed as shown by the dotted lines in FIGS. 3C and 3E, and the control pulse output from the gate control circuit 6 is also delayed. Therefore, the turn-on timing of the SCR 3 is delayed, and the voltage output from the cathode side of the SCR 3 decreases. As a result, the output voltage (Eout) from the SCR 3 is always kept constant, and a stabilized DC voltage is always supplied to the horizontal output circuit 17 for its operation.
【0011】そして、この状態で受像管のビーム電流増
大により負荷が重くなった場合、その出力電圧の低下を
補うためにSCR3のターンオンするタイミングが早く
なってその出力電流が増大し所定値以上になると、その
ことが電流検出回路10にて検出されて、第1トランジ
スタ36をオン状態から能動状態にする制御電圧が出力
され、更にその制御電圧は所定値以上の電流値に応じ可
変、例えば電流値が大きくなるとその分制御電圧が低下
することになる。そのため、ゲート制御回路9は能動状
態にある第1トランジスタ36を介して電流検出回路1
0からの制御電圧を重畳したP2点の電圧で、ゲート制
御回路6の場合と同様に第2、第3トランジスタ38、
42をオンして、制御パルスをSCR8のゲートに供給
し、SCR8をターンオンすることになる。そして、タ
ーンオンされたSCR8はそのアノード側に供給される
負極性の帰線期間パルスによってSCR3と同時に帰線
期間にターンオフされ、以後SCR8は出力電流が所定
値以上になっている間ゲート制御回路9によるターンオ
ンとパルス重畳用の巻線7によるターンオフとを交互に
繰り返すことになり、そのターンオンするタイミングは
カソード側からの出力電流の値に基づいて、例えば出力
電流が大きくなるとそのタイミングが早くなるよう制御
されることになる。尚、本実施例ではパルス重畳用の巻
線と、SCR並びにゲート制御回路の組み合せを2段並
列に接続した場合について述べたが、それ以上であって
もよく、またスイッチング素子としてSCRを用いた場
合について述べたが、これに限定されるものではなく、
そのゲート制御回路の構成もこれに限定されるものでは
ない。更に、水平出力回路に代えて、水平出力回路と類
似構成のパルス発生回路からの疑似の帰線期間パルスを
用いいるようにしても良く、またSCRを電圧、電流制
御にて常時並列駆動するようにしても良い。If the load becomes heavy due to an increase in the beam current of the picture tube in this state, the turn-on timing of the SCR 3 is advanced to compensate for the decrease in the output voltage, and the output current increases to exceed a predetermined value. When this happens, the current detection circuit 10 detects this fact, and outputs a control voltage for turning the first transistor 36 from the ON state to the active state. The control voltage is further varied according to a current value equal to or greater than a predetermined value, for example, the current As the value increases, the control voltage decreases accordingly. Therefore, the gate control circuit 9 supplies the current detection circuit 1 via the active first transistor 36.
The voltage at the point P2 on which the control voltage from 0 is superimposed, and the second and third transistors 38, 38 as in the case of the gate control circuit 6.
By turning on 42, a control pulse is supplied to the gate of SCR8 to turn on SCR8. Then, the turned-on SCR 8 is turned off at the same time as the SCR 3 by a negative retrace period pulse supplied to the anode side thereof, and thereafter the SCR 8 is turned on while the output current is equal to or higher than a predetermined value. And the turn-off by the pulse superimposing winding 7 are alternately repeated. The turn-on timing is based on the value of the output current from the cathode side. For example, when the output current increases, the timing becomes earlier. Will be controlled. In this embodiment, the case where the combination of the coil for pulse superposition, the SCR and the gate control circuit is connected in two stages is described. However, the number may be more than that and the SCR is used as the switching element. The case was mentioned, but is not limited to this.
The configuration of the gate control circuit is not limited to this. Further, instead of the horizontal output circuit, a pseudo retrace period pulse from a pulse generation circuit having a similar configuration to the horizontal output circuit may be used, and the SCR is always driven in parallel by voltage and current control. You may do it.
【0012】[0012]
【発明の効果】上述した如く本発明の安定化電源回路に
よれば、例えば受像管のビーム電流増大によりその出力
電流が増大した際には、スイッチング素子としてのSC
Rを複数並列に接続して用いることによって、個々のS
CRでの発熱量を低減させることが出来、またその各S
CRをゲート制御回路により一方は電圧に基いて、他方
は電流に基いて制御するようにしているため、SCRの
素子容量の効率よい選択が出来る。また、このように一
方のSCRを電圧に基いて制御し、他方のSCRを電流
に基いて制御することで、負荷が所定値以上の電流にな
ったところで他方のSCRが所定値を超える分の電流を
担当することができ、それによって、一方のSCRの破
壊を防止できるとともに、他方のSCRを能力の上限に
近い電流領域まで動作できるようにすることができる。
この場合、その所定値によって一方のSCRも能力の上
限に近い電流領域まで動作できるようにすることができ
る。 As described above, according to the stabilized power supply circuit of the present invention, when the output current increases due to, for example, an increase in the beam current of the picture tube, the SC as the switching element is used.
By using a plurality of Rs connected in parallel, each S
The amount of heat generated in the CR can be reduced, and each S
The CR is controlled by a gate control circuit , one based on the voltage,
Is controlled based on the current, so that the element capacity of the SCR can be efficiently selected. Also, like this
The other SCR is controlled based on the voltage, and the other SCR is controlled based on the current.
By controlling the load based on the
When the other SCR exceeds the specified value
Can be in charge, thereby breaking one SCR
Can prevent breakage and use the other SCR as the upper limit of ability
It is possible to operate up to a near current region.
In this case, one of the SCRs will have higher performance depending on the specified value.
Operation up to the current range close to
You.
【図1】 本発明の一実施例を示すブロック図。FIG. 1 is a block diagram showing one embodiment of the present invention.
【図2】 その具体的な回路構成例を示す図。FIG. 2 is a diagram showing a specific circuit configuration example.
【図3】 その動作波形図。FIG. 3 is an operation waveform diagram thereof.
【図4】 従来例を示すブロック図。FIG. 4 is a block diagram showing a conventional example.
2、7 パルス重畳用の巻線 3、8 SCR 5 起動回路 6、9 ゲート制御回路 10 電流検出回路 2, 7 Pulse superposition winding 3, 8 SCR 5 Starter circuit 6, 9 Gate control circuit 10 Current detection circuit
Claims (1)
すスイッチング素子を通して安定化した後負荷に供給す
る安定化電源回路において、前記スイッチング素子は非
安定な直流電圧がターンオフ用のパルスを重畳するパル
ス重畳用の巻線を介してアノード側に供給されるシリコ
ン制御整流素子であり、このシリコン制御整流素子を2
段に並列接続し、一方のシリコン制御整流素子のゲート
にそのカソード側から出力される電圧の値に応じたタイ
ミングでターンオン用の制御パルスを出力する第1のゲ
ート制御回路と、一方のシリコン制御整流素子のカソー
ド側から出力される電流が所定値以上になるとその電流
値に応じたタイミングで他方のシリコン制御整流素子の
ゲートにターンオン用の制御パルスを出力する第2のゲ
ート制御回路とを設けたことを特徴とする安定化電源回
路。 The method according to claim 1] non-stable DC voltage, on, in the stabilized power supply circuit for supplying a load after stabilization through the switching element to repeat off, the switching element is non
A pulse with a stable DC voltage superimposed with a turn-off pulse
Silicon supplied to the anode side through the superposition winding
Control rectifier element.
Connected in parallel with the gate of one silicon controlled rectifier
To the cathode according to the value of the voltage output from the cathode side.
Output the control pulse for turning on the
Control circuit and one silicon-controlled rectifier element
When the current output from the
At the timing according to the value of the other silicon controlled rectifier.
A second gate that outputs a control pulse for turn-on to the gate
A stabilized power supply circuit,
Road.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3130560A JP2795995B2 (en) | 1991-05-01 | 1991-05-01 | Stabilized power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3130560A JP2795995B2 (en) | 1991-05-01 | 1991-05-01 | Stabilized power supply circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04329412A JPH04329412A (en) | 1992-11-18 |
| JP2795995B2 true JP2795995B2 (en) | 1998-09-10 |
Family
ID=15037178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3130560A Expired - Lifetime JP2795995B2 (en) | 1991-05-01 | 1991-05-01 | Stabilized power supply circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2795995B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6420083A (en) * | 1987-07-14 | 1989-01-24 | Snow Brand Milk Products Co Ltd | Preparation of human iga secretory cell |
| JPH066714Y2 (en) * | 1987-07-23 | 1994-02-16 | シャープ株式会社 | Thyristor power supply circuit for television receiver |
| JPH0488872A (en) * | 1990-07-27 | 1992-03-23 | Sharp Corp | Stabilizing power source circuit |
-
1991
- 1991-05-01 JP JP3130560A patent/JP2795995B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04329412A (en) | 1992-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937727A (en) | Switch-mode power supply with transformer-coupled feedback | |
| US4887199A (en) | Start circuit for generation of pulse width modulated switching pulses for switch mode power supplies | |
| JPH1023354A (en) | Power supply for television receiver | |
| US4282460A (en) | Deflection and power supply circuit with reduced start-up drive | |
| KR930008720B1 (en) | Remote controlled television receiver power supply | |
| EP0289235B1 (en) | Start-up control circuitry for a television apparatus | |
| JPH05276464A (en) | Switching-mode power source | |
| USRE34462E (en) | Start circuit for generation of pulse width modulated switching pulses for switch mode power supplies | |
| EP1120894A2 (en) | Power supply with synchronized power on transition | |
| EP0332095A2 (en) | A switch-mode power supply | |
| US8564338B2 (en) | Switchable load for initializing an output voltage of a power supply | |
| JP2795995B2 (en) | Stabilized power supply circuit | |
| US5615092A (en) | Switching power supply regulator with an inductive pulse circuit | |
| JP2869755B2 (en) | Power supply and horizontal deflection system | |
| GB2230114A (en) | A switch-mode power supply | |
| JP2005229686A (en) | Power supply device | |
| JPH0488872A (en) | Stabilizing power source circuit | |
| JP2009232519A (en) | Insulated dc-dc converter | |
| JPH066714Y2 (en) | Thyristor power supply circuit for television receiver | |
| JP2556922B2 (en) | Stabilized power supply circuit | |
| JP3234348B2 (en) | Power supply | |
| JPH0998574A (en) | Power supply circuit | |
| JPH0628855Y2 (en) | Television receiver power supply circuit | |
| JPH10295077A (en) | Switching power-supply apparatus | |
| JPH066713Y2 (en) | Thyristor power supply circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100626 Year of fee payment: 12 |