JP2803699B2 - IC chip mounting structure - Google Patents
IC chip mounting structureInfo
- Publication number
- JP2803699B2 JP2803699B2 JP4008561A JP856192A JP2803699B2 JP 2803699 B2 JP2803699 B2 JP 2803699B2 JP 4008561 A JP4008561 A JP 4008561A JP 856192 A JP856192 A JP 856192A JP 2803699 B2 JP2803699 B2 JP 2803699B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wiring
- substrate
- panel
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明はICチップの実装構造に
関する。詳しくはプラズマディスプレイや液晶などの平
板形表示装置のパネル基板に直接ICチップを搭載する
場合等に用いられるICチップの実装技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC chip mounting structure. More specifically, the present invention relates to an IC chip mounting technique used when an IC chip is directly mounted on a panel substrate of a flat panel display device such as a plasma display or a liquid crystal display.
【0002】ICはその機能の拡大に伴い、端子数の増
大と端子ピッチの縮小化が益々進みつつある。このため
ICパッド端子と配線基板との接続手法も、TAB(テ
ープオートメイテッドボンディング)方式などにより多
端子、ファインピッチ端子に対する接続方法として採用
されて来ている。しかしながらこの方式においても複雑
で多様な配線基板への接続に対する要求を満たしきれる
ものではない。このため多端子、ファインピッチのIC
チップと、複雑で多種多様な配線基板への電気的接続を
可能とする実装方法が要求されている。[0002] As the functions of ICs have been expanded, the number of terminals and the pitch of terminals have been increasingly reduced. For this reason, a connection method between an IC pad terminal and a wiring board has been adopted as a connection method for multiple terminals and fine pitch terminals by TAB (tape automated bonding) or the like. However, even this method cannot satisfy the requirements for connection to complicated and various wiring boards. Therefore, multi-terminal, fine-pitch ICs
There is a demand for a mounting method that enables electrical connection to a chip and a variety of complicated wiring boards.
【0003】[0003]
【従来の技術】以下平板形表示パネルの実装構造を例に
とり説明する。平板形表示パネルのドライバ用ICチッ
プをパネル基板端面に直接搭載する実装技術(COG方
式など)は、表示ユニットの小型化、低価格化を実現す
る方式として開発が進められている。現在までに開発さ
れている方式は、パネル基板上に形成されているマトリ
クス表示電極と制御用の信号配線および電源配線に対し
て、図4(a)の如くICチップ1をパネル基板2上に
フェースアップ状に配置しICパッド電極端子からワイ
ヤ3によりワイヤボンディングすることにより電気的接
続を行うか、あるいは図4(b)に示すように、ICチ
ップ1をパネル基板2上にフェースダウン状に配置し、
予めICパッド電極端子上に形成されたバンプ4により
直接接続を行う方式などが考えられている。何れにして
も、パネル基板上に全ての電気配線が形成されており、
これらとICパッド電極端子との接続をとる実装形態に
なっている。2. Description of the Related Art A mounting structure of a flat display panel will be described below as an example. 2. Description of the Related Art A mounting technology (such as a COG method) for directly mounting a driver IC chip of a flat panel display panel on an end face of a panel substrate is being developed as a method for realizing miniaturization and cost reduction of a display unit. In the method developed up to now, the IC chip 1 is mounted on the panel substrate 2 as shown in FIG. 4A with respect to the matrix display electrodes formed on the panel substrate and the control signal wiring and the power supply wiring. The IC chip 1 is placed face-up and electrically connected by wire bonding from an IC pad electrode terminal with a wire 3, or the IC chip 1 is placed face-down on a panel substrate 2 as shown in FIG. Place,
A method of directly connecting with a bump 4 formed on an IC pad electrode terminal in advance has been considered. In any case, all the electrical wiring is formed on the panel substrate,
The mounting form is such that these are connected to the IC pad electrode terminals.
【0004】[0004]
【発明が解決しようとする課題】上記従来の配線方式で
は、パネル基板上の信号線および電源供給線は複数本あ
って、これらを並列させてICチップに供給する必要が
あるため、クロスオーバーを施した多層配線形態を採ら
ざるを得なくなる。パネル基板の製造工程において、こ
のクロスオーバー多層配線は、例えば2層配線の場合、
最下層配線を形成した後、配線のクロス部分に絶縁層を
形成し、その上に次の配線層を形成するという複雑な工
程が必要になる。配線層数が増えれば、さらに工程が複
雑化するのは明らかであり、この結果、従来のICチッ
プを搭載しない構造に比べて、工程数の増加、歩留り低
下などにより価格が上昇し、低価格化を達成できないと
いう問題が発生する。In the above conventional wiring method, there are a plurality of signal lines and power supply lines on the panel substrate, and it is necessary to supply these in parallel to the IC chip. It is inevitable to adopt a multi-layered wiring configuration. In the manufacturing process of the panel substrate, this crossover multilayer wiring is, for example, a two-layer wiring,
After forming the lowermost wiring, a complicated process of forming an insulating layer in a cross portion of the wiring and forming a next wiring layer thereon is required. Obviously, if the number of wiring layers increases, the process becomes more complicated. As a result, compared to a structure without a conventional IC chip, the cost increases due to an increase in the number of processes and a decrease in yield, resulting in lower cost. The problem that the conversion cannot be achieved occurs.
【0005】そこで、以上のパネル基板上の多層配線を
避ける方法として、ICチップは直接パネル基板上に搭
載するが、配線層のみ別基板で製作し、この配線基板を
パネル基板の端部に熱圧着する等して接続する方法も考
えられているが、接続端子数が増えるので、低価格化、
高信頼化のメリットはなくなる。Therefore, as a method of avoiding the above-mentioned multilayer wiring on the panel substrate, the IC chip is directly mounted on the panel substrate, but only the wiring layer is manufactured on a separate substrate, and this wiring substrate is heated to the end of the panel substrate. A method of connecting by crimping or the like is also considered, but since the number of connection terminals increases, cost reduction,
There is no merit of high reliability.
【0006】さらに、従来の直接実装法(COG方式)
では、パネル基板の端面部分において、ICチップを実
装する面積と、このICチップへの制御信号および電源
配線を施すための配線エリアが必要になっていたため、
全体の実装エリアの面積、すなわち表示部以外の“額
縁”部の面積が大きくなってしまい、小型化のメリット
が半減するという問題があった。Further, a conventional direct mounting method (COG method)
Therefore, an area for mounting an IC chip and a wiring area for providing a control signal and a power supply wiring to the IC chip are required in an end portion of the panel substrate.
There is a problem that the area of the entire mounting area, that is, the area of the "frame" portion other than the display portion becomes large, and the advantage of miniaturization is reduced by half.
【0007】本発明は、ファインで多くのパッド端子を
有するICチップと、複雑で多種多様な配線基板への電
気的接続を可能とし、且つICチップと配線部を含めた
実装エリアの小型化及び高信頼化が可能なICチップの
実装構造を実現しようとする。The present invention makes it possible to make an electrical connection to an IC chip having many fine pad terminals and a complicated and diverse wiring board, and to reduce the mounting area including the IC chip and the wiring portion. An attempt is made to realize an IC chip mounting structure capable of achieving high reliability.
【0008】[0008]
【課題を解決するための手段】本発明のICチップの実
装構造においては、ICチップと、該ICチップと電気
的な接続を行うための複数の配線基板とを備えたICチ
ップの実装構造であって、該複数の配線基板は、該IC
チップを搭載する第1の基板と、フレキシブル基板から
なる第2の基板とを含み、該第2の基板は、該ICチッ
プに対応する切り欠きまたは穴を有すると共に、該第1
の基板上に搭載された該ICチップに該切り欠きまたは
穴が嵌合するように該第1の基板上に貼りつけられてな
り、該第1、第2の基板上の端子は、該ICチップの対
応する端子にそれぞれ接続されてなることを特徴とす
る。According to the present invention, there is provided an IC chip mounting structure comprising: an IC chip;
IC with a plurality of wiring boards for making a typical connection
Wherein the plurality of wiring boards are mounted on the IC.
From the first substrate on which the chip is mounted and the flexible substrate
A second substrate, wherein the second substrate comprises the IC chip.
Notches or holes corresponding to the first
The notch or the IC chip mounted on the substrate
Affixed on the first substrate so that the holes fit.
The terminals on the first and second substrates are connected to the pair of IC chips.
Characterized that you become respectively connected to the terminal response.
【0009】また、それに加えて、複数の表示電極端子
を有する表示パネルのパネル基板と 、該表示電極端子と
電気的に接続されるICチップとを備えたICチップの
実装構造であって、制御信号線又は電源線を有する配線
基板が該パネル上に貼りつけられてなり、該ICチップ
は、該パネル基板または該配線基板上に搭載され、該パ
ネル基板上の表示電極端子及び、該配線基板上の制御信
号線又は電源線端子は、該ICチップの対応する端子に
それぞれ接続されてなることを特徴とする。この構成を
採ることによりファインで多くのパッド端子を有するI
Cチップと複雑で多種多様な配線基板への電気的接続を
可能とし、且つICチップと配線部を含めた実装エリア
の小型化及び高信頼化が可能なICチップの実装構造が
得られる。In addition, a plurality of display electrode terminals
The panel substrate of the display panel having, and said display electrode terminals
An IC chip having an electrically connected IC chip.
Wiring having a control signal line or a power supply line, which is a mounting structure
A substrate is stuck on the panel, and the IC chip
Is mounted on the panel substrate or the wiring substrate, and
A display electrode terminal on the panel substrate and a control signal on the wiring substrate.
No. line or power line terminal is connected to the corresponding terminal of the IC chip.
It is characterized by being connected to each other. By adopting this configuration, the fine I / O having many pad terminals
It is possible to obtain an IC chip mounting structure which enables electrical connection to the C chip and various and various wiring substrates, and enables a mounting area including the IC chip and the wiring portion to be reduced in size and highly reliable.
【0010】[0010]
【作用】本発明では、図1に示すように同一チップの複
数のパッド電極13と、異なる複数の配線基板10,1
1上の複数の端子14とを接続するようにしたことによ
り、ICチップ12を介して複数の配線基板を接続する
ことができる。According to the present invention, as shown in FIG. 1, a plurality of pad electrodes 13 of the same chip and a plurality of different wiring substrates 10, 1 are provided.
By connecting the plurality of terminals 14 on one, a plurality of wiring boards can be connected via the IC chip 12.
【0011】[0011]
【実施例】図1は本発明の第1の実施例を示す図であ
る。本実施例は、第1の配線基板10と、該第1の配線
基板10と高さの異なる位置に配置された第2の配線基
板11に対し、ICチップ12をワイヤボンディングで
接続したものであり、(a)図はICチップ12を直接
第1の配線基板10に搭載したもの、(b)図は第1の
配線基板10上に搭載された第2の配線基板11の上に
ICチップ12を搭載したもので、何れもICチップ1
2のパッド電極13と配線基板の端子14とをワイヤ1
5により接続している。FIG. 1 is a diagram showing a first embodiment of the present invention. In this embodiment, an IC chip 12 is connected by wire bonding to a first wiring board 10 and a second wiring board 11 arranged at a position different in height from the first wiring board 10. FIG. 3A shows an IC chip 12 directly mounted on a first wiring board 10, and FIG. 2B shows an IC chip mounted on a second wiring board 11 mounted on the first wiring board 10. 12 are mounted, and all are IC chips 1
2 between the pad electrode 13 and the terminal 14 of the wiring board.
5 are connected.
【0012】このように構成された本実施例は、高密度
で多くの端子を有するICチップと複数の配線基板との
接続を行うことができ、さらに次に述べる応用例の如き
効果を発揮することができる。The present embodiment thus constructed can connect an IC chip having a large number of terminals at a high density to a plurality of wiring boards, and further exerts effects as in the following application examples. be able to.
【0013】図2は前記図1(a)で説明した第1の実
施例の応用例を示す図で、(a)は平面図、(b)は
(a)図のB部拡大図、(c)は(a)図のC部拡大図
である。本応用例は、液晶表示装置、PDP等のフラッ
トディスプレイパネルを駆動するためのモジュール基板
であり、(a)図の如く第1の配線基板10の上にドラ
イバICチップ12と第2の配線基板としてのフレキシ
ブル基板16とを搭載し、モジュール化したものであ
る。FIGS. 2A and 2B are views showing an application of the first embodiment described with reference to FIG. 1A, wherein FIG. 2A is a plan view, FIG. 2B is an enlarged view of a portion B in FIG. (c) is an enlarged view of a portion C in (a). This application example is a module substrate for driving a flat display panel such as a liquid crystal display device or a PDP. A driver IC chip 12 and a second wiring substrate are provided on a first wiring substrate 10 as shown in FIG. And a flexible substrate 16 as a module.
【0014】上記第1の配線基板10には、ドライバI
C12へ入力する電源や信号配線パターン17が形成さ
れている。またフレキシブル基板16にはドライバIC
チップ12の出力をパネル電極端子に接続するための多
数の電極配線18及び端子19が形成されている。また
フレキシブル基板16の下部には、ICチップ12を配
置するための切り欠き20および穴21を設けるととも
に、ICチップ12への各種接続配線端子22が設けら
れている。そして配線基板10の表面にフレキシブル基
板16を貼り付けるが、この時配線基板10上にICチ
ップ12をダイボンディングする位置と前記切り欠き2
0および穴21とを合わせるように貼りつける。The first wiring board 10 includes a driver I
A power supply to be input to C12 and a signal wiring pattern 17 are formed. The flexible substrate 16 has a driver IC
A large number of electrode wirings 18 and terminals 19 for connecting the output of the chip 12 to the panel electrode terminals are formed. A notch 20 and a hole 21 for arranging the IC chip 12 are provided below the flexible substrate 16, and various connection wiring terminals 22 to the IC chip 12 are provided. Then, the flexible substrate 16 is attached to the surface of the wiring substrate 10. At this time, the position where the IC chip 12 is die-bonded on the wiring substrate 10 and the notch 2
It is pasted so that 0 and hole 21 match.
【0015】この貼り付けが終わった後、ICチップ1
2を配線基板10上にダイボンディングし、さらにIC
チップ12の入力パッド電極23および電源パッド端子
と配線基板10の対応する端子をワイヤ24でワイヤボ
ンディングし、また、ICチップ12の出力パッド端子
25とフレキシブル基板16の対応する端子22をワイ
ヤ26でワイヤボンディングする。以上のワイヤボンデ
ィング後、ICチップ近傍に防湿保護樹脂を塗布し、最
後に外部接続ケーブル27およびその他の部品(抵抗、
コンデンサなど)を実装して完成する。After the attachment, the IC chip 1
2 on the wiring board 10 by die bonding,
The input pad electrodes 23 and the power supply pad terminals of the chip 12 and the corresponding terminals of the wiring board 10 are wire-bonded with wires 24, and the output pad terminals 25 of the IC chip 12 and the corresponding terminals 22 of the flexible board 16 are connected with wires 26. Wire bonding. After the above wire bonding, a moisture-proof protective resin is applied to the vicinity of the IC chip, and finally, the external connection cable 27 and other components (resistance,
(Capacitors, etc.).
【0016】以上のように構成された本応用例は、可撓
性を要求されるフレキシブル基板が、通常、多層になる
と非常に高価であるが本方式によれば価格の安い単層の
ものを用いることができる。そして多層配線に必要な信
号や電源配線部分は、価格の安い基板(ガラスエポキシ
基板など)に形成し、これを用いることにより、モジュ
ール全体の低価格化を達成することができる。また図5
に示す従来のモジュール基板の如くドライバICチップ
のワイヤボンディングによる接続とフレキシブル基板1
6の熱圧着による接続とを別々に行う方式に比べて接続
点数(箇所)が減るので信頼性も向上する。In this application example configured as described above, a flexible substrate requiring flexibility is usually very expensive when it is multilayered, but according to the present method, a single-layer substrate that is inexpensive is used. Can be used. Signals and power supply wiring required for multilayer wiring are formed on a low-priced substrate (such as a glass epoxy substrate), and by using this, it is possible to reduce the cost of the entire module. FIG.
Connection of a driver IC chip by wire bonding and a flexible substrate 1 as in a conventional module substrate shown in FIG.
Since the number of connection points (locations) is reduced as compared with the method in which connection by thermocompression bonding is performed separately, reliability is also improved.
【0017】図3は前記図1(b)で説明した第1の実
施例の他の応用例を示す図で、(a)は斜視図、(b)
は(a)図のb−b線における断面図である。本応用例
は、第1の実施例を平板形表示パネルに応用した例であ
り、同図の如くパネル基板28の端面上に単層また多層
の配線基板29を配置接着し、該配線基板29上にパネ
ル駆動用ドライバICチップ12を搭載するとともに、
該ICチップ12のパッド電極23,25と該配線基板
29の配線端子14およびパネル表示電極端子30とを
電気的に接続している。FIGS. 3A and 3B show another application example of the first embodiment described with reference to FIG. 1B. FIG. 3A is a perspective view, and FIG.
FIG. 4 is a cross-sectional view taken along line bb in FIG. This application example is an example in which the first embodiment is applied to a flat panel display panel, and a single-layer or multi-layer wiring board 29 is arranged and adhered on an end face of a panel substrate 28 as shown in FIG. A panel driving driver IC chip 12 is mounted on the
The pad electrodes 23 and 25 of the IC chip 12 are electrically connected to the wiring terminals 14 and the panel display electrode terminals 30 of the wiring board 29.
【0018】そして配線基板29は、通常のガラスエポ
キシ、ポリエステルまたはポリイミドなどの絶縁材料を
用いた単層あるいは多層基板により形成され、複数のド
ライバICチップ12への制御信号および電源用の配線
31が施されている。またICチップ12の入力パッド
電極23に対して接続用の端子14が形成されている。
そして該配線基板29をパネル基板28の端部表面上の
所定位置に搭載接着し、さらに該配線基板29上にドラ
イバチップ12を搭載し、ダイボンディングした後、ド
ライバICチップ12の入力パッド電極23と配線基板
29上の制御信号線または電源線端子14とを金線32
などを用いてワイヤボンディングにより接続している。
さらにパネル基板上の表示電極端子30とドライバIC
チップ12の出力パッド電極25を同様にワイヤボンデ
ィングにより接続し表示電極を駆動できるようにしてい
る。この接続の後、ICチップ表面と電気的接続部分に
対し、絶縁樹脂を塗布するなどして周囲環境からの保護
処理を行っている。The wiring board 29 is formed of a single-layer or multi-layer board using an ordinary insulating material such as glass epoxy, polyester or polyimide, and a control signal to the plurality of driver IC chips 12 and a wiring 31 for power supply are provided. It has been subjected. The connection terminals 14 are formed on the input pad electrodes 23 of the IC chip 12.
Then, the wiring substrate 29 is mounted and adhered to a predetermined position on the end surface of the panel substrate 28, and the driver chip 12 is mounted on the wiring substrate 29 and die-bonded, and then the input pad electrode 23 of the driver IC chip 12 is formed. And the control signal line or power supply line terminal 14 on the wiring board 29
The connection is made by wire bonding using, for example.
Further, the display electrode terminal 30 on the panel substrate and the driver IC
Similarly, the output pad electrodes 25 of the chip 12 are connected by wire bonding so that the display electrodes can be driven. After this connection, the surface of the IC chip and the electrical connection are protected from the surrounding environment by applying an insulating resin or the like.
【0019】このように構成された本応用例によれば、
パネル表示部の製造工程と、ドライバICへの複雑な配
線部分の製造工程を完全に切り離すことができるため、
それぞれを製造した後検査し、それらの良品同士を合体
する工程が可能となり、全体の製造歩留りを高め、従っ
て低価格化を達成できる。また制御信号や電源配線が施
された配線基板上にICチップを搭載するとともに、パ
ネル表示端子とICチップの電極パッド間はワイヤ配線
により直接接続するという実装構造により、この実装部
(“額縁”部)の面積を極めて小型にすることができ
る。さらに、パネル、配線基板およびドライバICチッ
プの3素子間の接続端子数が最も少なくなり、ユニット
全体の接続工数を少なくできるので低価格化が実現でき
るとともに、信頼性をも向上させることができる。According to the application example configured as described above,
Since the manufacturing process of the panel display section and the manufacturing process of the complicated wiring portion to the driver IC can be completely separated,
After manufacturing each of them, it is possible to perform a process of inspecting and merging the non-defective products, thereby increasing the overall manufacturing yield, and thus achieving a low price. In addition, an IC chip is mounted on a wiring board on which control signals and power supply wiring are provided, and the panel display terminals and the electrode pads of the IC chip are directly connected by wire wiring. Area) can be made extremely small. Furthermore, the number of connection terminals between the three elements of the panel, the wiring board, and the driver IC chip is minimized, and the number of connection steps for the entire unit can be reduced, so that cost reduction can be realized and reliability can be improved.
【0020】[0020]
【発明の効果】本発明に依れば、液晶表示パネル等に用
いた場合、パネル表示部の製造工程と、ドライバICへ
の複雑な配線部分の製造工程を完全に切り離すことがで
きるため、それぞれを製造した後、検査し、それらの良
品同士を合体する工程が可能となり、全体の製造歩留り
を高め、従って低価格化を達成することができる。According to the present invention, when used in a liquid crystal display panel or the like, the manufacturing process of the panel display section and the manufacturing process of the complicated wiring portion to the driver IC can be completely separated. After manufacturing, the process of inspecting and merging those non-defective products becomes possible, so that the overall manufacturing yield can be increased, and thus the cost can be reduced.
【0021】また、制御信号や電源配線が施された配線
基板上にICチップを搭載するとともに、パネル表示端
子とICチップの電極パッド間はワイヤ配線により直接
接続するという実装構造により、この実装部(額縁部)
の面積を極めて小さくするこができる。さらに、パネ
ル、配線基板およびドライバICチップの3素子間の接
続端子数が最も少なくなり、ユニット全体の接続工数を
少なくできるので低価格化が実現できると共に、信頼性
の向上も可能となる。In addition, an IC chip is mounted on a wiring board on which control signals and power supply wiring are provided, and a panel display terminal and an electrode pad of the IC chip are directly connected by wire wiring. (Frame)
Can be made extremely small. Further, the number of connection terminals between the three elements of the panel, the wiring board, and the driver IC chip is minimized, and the number of connection steps of the entire unit can be reduced, so that cost reduction can be realized and reliability can be improved.
【図1】本発明の第1の実施例を示す図である。FIG. 1 is a diagram showing a first embodiment of the present invention.
【図2】本発明の第1の実施例の応用例を示す図で、
(a)は平面図、(b)は(a)図のB部拡大図、
(c)は(a)図のC部拡大図である。FIG. 2 is a diagram showing an application example of the first embodiment of the present invention;
(A) is a plan view, (b) is an enlarged view of a part B in (a),
(C) is an enlarged view of a portion C in (a).
【図3】本発明の第1の実施例の他の応用例を示す図
で、(a)は斜視図、(b)は(a)図のb−b線にお
ける断面図である。FIGS. 3A and 3B are diagrams showing another application example of the first embodiment of the present invention, wherein FIG. 3A is a perspective view, and FIG. 3B is a cross-sectional view taken along line bb of FIG.
【図4】従来のICチップの実装構造を示す図である。FIG. 4 is a diagram showing a mounting structure of a conventional IC chip.
【図5】従来のフラットデイスプレイパネル駆動用のモ
ジュール基板を示す図である。FIG. 5 is a view showing a conventional module substrate for driving a flat display panel.
10…第1の配線基板 11…第2の配線基板 12…ICチップ 13…ICチップのパッド電極 14…配線端子 15,24,26…ワイヤ 16…フレキシブル基板 17…電源・信号配線パターン 18…電極配線 19…電極配線端子 20…切り欠き 21…穴 22…接続配線端子 23…入力パッド電極 25…出力パッド電極 27…外部接続ケーブル 28…パネル基板 29…配線基板 30…パネル表示電極端子 31…配線 32…金線 DESCRIPTION OF SYMBOLS 10 ... 1st wiring board 11 ... 2nd wiring board 12 ... IC chip 13 ... Pad electrode of IC chip 14 ... Wiring terminal 15, 24, 26 ... Wire 16 ... Flexible board 17 ... Power supply / signal wiring pattern 18 ... Electrode Wiring 19 ... Electrode Wiring Terminal 20 ... Notch 21 ... Hole 22 ... Connection Wiring Terminal 23 ... Input Pad Electrode 25 ... Output Pad Electrode 27 ... External Connection Cable 28 ... Panel Board 29 ... Wiring Board 30 ... Panel Display Electrode Terminal 31 ... Wiring 32 ... gold wire
Claims (2)
接続を行うための複数の配線基板とを備えたICチップ
の実装構造であって、 該複数の配線基板は、該ICチップを搭載する第1の基
板と、フレキシブル基板からなる第2の基板とを含み、 該第2の基板は、該ICチップに対応する切り欠きまた
は穴を有すると共に、該第1の基板上に搭載された該I
Cチップに該切り欠きまたは穴が嵌合するように該第1
の基板上に貼りつけられてなり、 該第1、第2の基板上の端子は、該ICチップの対応す
る端子にそれぞれ接続されてなることを特徴とするIC
チップの実装構造。1. A mounting structure of an IC chip comprising an IC chip and a plurality of wiring boards for making electrical connection with the IC chip, wherein the plurality of wiring boards mount the IC chip. And a second substrate made of a flexible substrate, the second substrate having a notch or a hole corresponding to the IC chip, and mounted on the first substrate. The I
C so that the notch or hole fits into the C chip.
Wherein the terminals on the first and second substrates are respectively connected to corresponding terminals of the IC chip.
Chip mounting structure.
のパネル基板と、該表示電極端子と電気的に接続される
ICチップとを備えたICチップの実装構造であって、 制御信号線又は電源線を有する配線基板が該パネル上に
貼りつけられてなり、 該ICチップは、該パネル基板または該配線基板上に搭
載され、 該パネル基板上の表示電極端子及び、該配線基板上の制
御信号線又は電源線端子は、該ICチップの対応する端
子にそれぞれ接続されてなることを特徴とするICチッ
プの実装構造。2. An IC chip mounting structure comprising: a panel substrate of a display panel having a plurality of display electrode terminals; and an IC chip electrically connected to the display electrode terminals, the control signal line or a power supply. A wiring board having wires is attached on the panel; the IC chip is mounted on the panel board or the wiring board; display electrode terminals on the panel board; and control signals on the wiring board. A wire or power supply line terminal is connected to a corresponding terminal of the IC chip, respectively.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4008561A JP2803699B2 (en) | 1992-01-21 | 1992-01-21 | IC chip mounting structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4008561A JP2803699B2 (en) | 1992-01-21 | 1992-01-21 | IC chip mounting structure |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10023462A Division JP2862081B2 (en) | 1998-02-04 | 1998-02-04 | IC chip mounting structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05198603A JPH05198603A (en) | 1993-08-06 |
| JP2803699B2 true JP2803699B2 (en) | 1998-09-24 |
Family
ID=11696504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4008561A Expired - Lifetime JP2803699B2 (en) | 1992-01-21 | 1992-01-21 | IC chip mounting structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2803699B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6703792B2 (en) | 1999-02-25 | 2004-03-09 | Fujitsu Limited | Module for mounting driver IC |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5559762A (en) * | 1994-06-22 | 1996-09-24 | Seiko Epson Corporation | Electronic clock with alarm and method for setting alarm time |
| DE19905886A1 (en) * | 1999-02-11 | 2000-08-17 | Meto International Gmbh | Identification element and method for producing an identification element |
| JP3983120B2 (en) | 2001-07-30 | 2007-09-26 | 富士通日立プラズマディスプレイ株式会社 | IC chip mounting structure and display device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0746713B2 (en) * | 1986-10-31 | 1995-05-17 | イビデン株式会社 | Semiconductor mounting board |
| JPH03236245A (en) * | 1990-02-13 | 1991-10-22 | Nec Corp | Semiconductor device |
-
1992
- 1992-01-21 JP JP4008561A patent/JP2803699B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6703792B2 (en) | 1999-02-25 | 2004-03-09 | Fujitsu Limited | Module for mounting driver IC |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05198603A (en) | 1993-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3579903B2 (en) | Semiconductor element mounting structure, semiconductor device mounting structure, and liquid crystal display device | |
| CN100399126C (en) | Flat display panel and assembling method thereof | |
| US6452260B1 (en) | Electrical interface to integrated circuit device having high density I/O count | |
| US7550842B2 (en) | Integrated circuit assembly | |
| US7372131B2 (en) | Routing element for use in semiconductor device assemblies | |
| JP2737647B2 (en) | Anisotropic conductive adhesive and conductive connection structure using the same | |
| CN1113410C (en) | Thermally and electrically enhanced plastic pin grid array (PPGA) package | |
| JPWO1995013625A1 (en) | Mounting structure and mounting method for semiconductor element, and liquid crystal display device | |
| JP3285168B2 (en) | Display device mounting structure and mounting method | |
| JP2803699B2 (en) | IC chip mounting structure | |
| JP2602237B2 (en) | Liquid crystal display | |
| JP2862081B2 (en) | IC chip mounting structure | |
| JPH05173166A (en) | Liquid crystal display | |
| JP3601455B2 (en) | Liquid crystal display | |
| JP3987288B2 (en) | Semiconductor element mounting structure and liquid crystal display device | |
| JP2669352B2 (en) | Liquid crystal display | |
| JP2002236458A (en) | Display device mounting structure | |
| JP3224848B2 (en) | Liquid crystal display | |
| JP3608514B2 (en) | Semiconductor element mounting structure and electronic device | |
| JP2882394B2 (en) | Liquid crystal display | |
| JPH07255025A (en) | Liquid crystal display module | |
| JPH03271792A (en) | Structure for packaging driving circuit of liquid crystal display device or the like | |
| HK1021614A (en) | Structure and method for mounting semiconductor device and liquid crystal display device | |
| JPH0533134U (en) | Circuit connection structure | |
| JP2000276071A (en) | ELECTRO-OPTICAL DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC EQUIPMENT WITH THE DEVICE |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100717 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100717 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110717 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110717 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 14 |