JP2805864B2 - Double heterojunction bipolar transistor - Google Patents
Double heterojunction bipolar transistorInfo
- Publication number
- JP2805864B2 JP2805864B2 JP1179748A JP17974889A JP2805864B2 JP 2805864 B2 JP2805864 B2 JP 2805864B2 JP 1179748 A JP1179748 A JP 1179748A JP 17974889 A JP17974889 A JP 17974889A JP 2805864 B2 JP2805864 B2 JP 2805864B2
- Authority
- JP
- Japan
- Prior art keywords
- inp
- layer
- gainas
- type
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ダブルヘテロ接合バイポーラトランジスタ
に関する。Description: TECHNICAL FIELD The present invention relates to a double heterojunction bipolar transistor.
本発明は、エミッタ、ベース及びコレクタがそれぞれ
InP、GaInAs及びInPにより形成されたダブルヘテロ接合
バイポーラトランジスタにおいて、上記ベースと上記コ
レクタとの間にAlGaInAsから成り、Al組成が連続的に変
化する組成傾斜層が形成されている。これによって、ベ
ース/コレクタ間に従来存在していた伝導帯端Ecの段差
ΔEcを取り除くことができ、従って電流増幅率βを大き
くすることができる。In the present invention, the emitter, base and collector are each
In a double heterojunction bipolar transistor formed of InP, GaInAs and InP, a composition gradient layer composed of AlGaInAs and having a continuously changing Al composition is formed between the base and the collector. Thus, the base / collector to be able to remove the step difference Delta] E c of conventional present are the conduction band edge E c, thus it is possible to increase the current amplification factor beta.
エミッタにワイドギャップ半導体を用いたヘテロ接合
バイポーラトランジスタ(HBT)は、従来のシリコン(S
i)バイポーラトランジスタの持つ欠点を克服すること
ができるトランジスタである。このHBTの原理はよく知
られているが、その要点を説明すると次の通りである。
すなわち、ベース中の多数キャリアである正孔は、エミ
ッタ/ベース間のバンドギャップ差ΔEgによりバリアの
ためにエミッタ中に拡散しにくくなる。その結果、ベー
ス電流は減少し、エミッタからベースへの電子の注入効
率は増大する。従って、ベースの不純物濃度を高くし、
エミッタの不純物濃度を低くしても、電流増幅率βを大
きくすることができる。これは、HBTの高速性に関係す
るベース抵抗とエミッタ/ベース間容量とを小さくする
ことができることを意味する。そして、このHBTは、Si
バイポーラトランジスタよりも格段に高速であることが
既に実証されている。A heterojunction bipolar transistor (HBT) using a wide-gap semiconductor for the emitter is a conventional silicon (S
i) A transistor that can overcome the drawbacks of a bipolar transistor. The principle of this HBT is well known, but the main points are as follows.
That is, holes, which are majority carriers in the base, are hardly diffused into the emitter due to the barrier due to the band gap difference ΔE g between the emitter and the base. As a result, the base current decreases, and the efficiency of electron injection from the emitter to the base increases. Therefore, the base impurity concentration is increased,
Even if the impurity concentration of the emitter is reduced, the current amplification factor β can be increased. This means that the base resistance and the emitter-base capacitance related to the high speed of the HBT can be reduced. And this HBT is Si
It has already been demonstrated to be much faster than bipolar transistors.
従来、このHBTの材料系としては、AlGaAs/GaAs(Al:
アルミニウム、Ga:ガリウム、As:ヒ素)が最もよく研究
されている。このほかの材料系としては、InP(In:イン
ジウム、P:リン)基板に格子整合した i)AlInAs(E)/GaInAs(B)/GaInAs(C) ii)InP(E)/GaInAs(B)/GaInAs(C) iii)InP(E)/GaInAs(B)/InP(C) などが知られている。ただし、E,B及びCはそれぞれエ
ミッタ、ベース及びコレクタを示す。これらのi)〜ii
i)の材料系は、1.3〜1.5μmの波長帯に発光吸収をも
たせることができることから、光電子集積回路(OEIC)
の観点からもよく研究されている。これらのi)〜ii
i)の材料系の特徴は、AlInAs/GaInAs間やInP/GaInAs間
のバンドギャップ差ΔEgがAlGaAs/GaAs間のそれよりも
大きく、また電子の飽和速度もGaAsより数倍大きいこと
である。従って、これらのi)〜iii)の材料系を用い
たHBTは、原理的にはAlGaAs/GaAs HBTよりも高速性能
の点ではるかに優れていると考えられている。Conventionally, the material system of this HBT has been AlGaAs / GaAs (Al:
Aluminum, Ga: gallium, As: arsenic) are the most studied. As other material systems, i) AlInAs (E) / GaInAs (B) / GaInAs (C) ii) InP (E) / GaInAs (B) lattice-matched to an InP (In: indium, P: phosphorus) substrate / GaInAs (C) iii) InP (E) / GaInAs (B) / InP (C) are known. Here, E, B and C indicate an emitter, a base and a collector, respectively. These i) to ii
The material system of i) can emit and absorb light in the wavelength band of 1.3 to 1.5 μm, so optoelectronic integrated circuits (OEIC)
It is well studied from the point of view. These i) to ii
The feature of the material system i) is that the band gap difference ΔE g between AlInAs / GaInAs or InP / GaInAs is larger than that between AlGaAs / GaAs, and the saturation speed of electrons is several times higher than that of GaAs. Therefore, it is considered that HBTs using the material systems i) to iii) are far superior in principle to AlGaAs / GaAs HBTs in terms of high-speed performance.
iii)のInP/GaInAs/InPを用いたHBTは、エミッタ/ベ
ース間及びベース/コレクタ間がいずれもヘテロ接合で
あり、このようなHBTはダブルヘテロ接合バイポーラト
ランジスタ(DHBT)として知られている。ここで、InP
はそのエネルギーバンド構造におけるΓ−X谷間エネル
ギーが0.9eVであり、これはGaInAsのΓ−X谷間エネル
ギー〜0.5eVより大きく、また電子の飽和速度もGaInAs
より大きい。従って、このようにコレクタをInPにより
形成した場合の方がコレクタをGaInAsにより形成した場
合よりもコレクタ走行時間を短くすることができる。ま
た、第6図に示すエネルギーバンド図を見るとわかるよ
うに、ベース中の正孔に対するバリアがコレクタ側にも
形成されるので、高注入時におけるベース広がり効果
(カーク効果)などが抑えられる。このような理由によ
り、このInP/GaInAs/InP DHBTは、超高速トランジスタ
としては、コレクタをGaInAsにより形成したシングルヘ
テロ接合のHBTより優れている。The HBT using InP / GaInAs / InP in iii) has a heterojunction between the emitter / base and between the base / collector, and such an HBT is known as a double heterojunction bipolar transistor (DHBT). Where InP
Γ-X valley energy in its energy band structure is 0.9 eV, which is larger than the Γ-X valley energy of GaInAs 谷 0.5 eV, and the electron saturation speed is also GaInAs
Greater than. Therefore, when the collector is formed of InP, the collector traveling time can be shorter than that when the collector is formed of GaInAs. In addition, as can be seen from the energy band diagram shown in FIG. 6, since a barrier for holes in the base is also formed on the collector side, the base spreading effect (kirk effect) at the time of high implantation is suppressed. For this reason, this InP / GaInAs / InP DHBT is superior to a single heterojunction HBT in which the collector is formed of GaInAs as an ultra-high-speed transistor.
ところで、InPとGaInAsとのヘテロ接合では、伝導帯
端Ecが不連続であり、段差ΔEcが存在すると考えられて
いる。このΔEcの値は現状ではまだ確立されていない
が、一般には0.1〜0.2eVであると考えられている。従っ
て、このInP/GaInAs/InP DHBTのエネルギーバンド図は
第6図に示すようになる。Incidentally, in the heterojunction between InP and GaInAs, the conduction band edge E c is discontinuous, it is believed to step Delta] E c is present. The value of ΔE c has not yet been established at present, but is generally considered to be 0.1 to 0.2 eV. Therefore, the energy band diagram of the InP / GaInAs / InP DHBT is as shown in FIG.
この第6図に示すInP/GaInAs/InP DHBTにおいては、
エミッタ/ベース間のΔEcは電子の初速を与えるために
利用することができる。しかし、ベース/コレクタ間の
ΔEcは、エミッタからベースに注入された電子がコレク
タに流れるのを妨げてしまう。従って、このベースに注
入された電子がこのベース中の正孔と再結合する確率は
高くなるので、大きな電流増幅率βが得られなくなって
しまう。特に、回路中での動作においてベース/コレク
タ間電圧Vbcが小さくなるオン時には電流増幅率βが小
さくなり、このため動作電圧範囲が制限されてしまう。In the InP / GaInAs / InP DHBT shown in FIG.
The emitter-base ΔE c can be used to provide the initial velocity of the electrons. However, Delta] E c between the base / collector electrons injected from the emitter to the base hinders the flow of the collector. Therefore, the probability that the electrons injected into the base recombine with the holes in the base increases, so that a large current amplification factor β cannot be obtained. In particular, in the operation in the circuit, when the base-collector voltage Vbc is reduced, the current amplification factor β is reduced at the time of ON, and the operating voltage range is limited.
この問題を解決するために、従来は第7図に示すよう
にベース/コレクタ間にn型GaInAs層を形成していた。
このようにベース/コレクタ間にn型GaInAs層を形成す
ると、エミッタからベースに注入された電子は、このn
型GaInAs層中でエネルギーを獲得することによりベース
/コレクタ間のΔEcを乗り越えたり、またはこのn型Ga
InAs層からオーバーフローしたりすることにより、容易
にコレクタに到達することができるようになる。In order to solve this problem, an n-type GaInAs layer is conventionally formed between the base and the collector as shown in FIG.
When an n-type GaInAs layer is formed between the base and the collector in this manner, electrons injected from the emitter into the base will
Gaining energy in the GaInAs layer to overcome the base-collector ΔE c ,
By overflowing from the InAs layer, it becomes possible to easily reach the collector.
しかし、上述のようにベース/コレクタ間にn型GaIn
As層を形成しても、このn型GaInAs層中に蓄積された電
子が正孔と再結合する確率は依然として大きく、従って
理想的状態に比べて電流増幅率βが低下するのを避ける
ことは困難である。However, as described above, n-type GaIn
Even if the As layer is formed, the probability that the electrons accumulated in the n-type GaInAs layer recombine with the holes is still large, and therefore, it is necessary to avoid a decrease in the current amplification factor β compared to the ideal state. Have difficulty.
従って本発明の目的は、InP/GaInAs/InP DHBTのベー
ス/コレクタ間に従来存在していた伝導帯端Ecの段差Δ
Ecを取り除き、電流増幅率βを大きくすることができる
ダブルヘテロ接合バイポーラトランジスタを提供するこ
とにある。Accordingly, an object of the present invention, the step of InP / GaInAs / InP DHBT base / collector to the prior present are the conduction band edge E c delta
Remove the E c, it is to provide a double-heterojunction bipolar transistor that can increase the current amplification factor beta.
上記目的を達成するために、本発明は、エミッタ、ベ
ース及びコレクタがそれぞれInP、GaInAs及びInPにより
形成されたダブルヘテロ接合バイポーラトランジスタに
おいて、ベース(6)とコレクタ(3)との間にAlGaIn
Asから成り、Al組成が連続的に変化する組成傾斜層
(4)が形成されている。In order to achieve the above object, the present invention provides a double heterojunction bipolar transistor having an emitter, a base and a collector formed of InP, GaInAs and InP, respectively, wherein AlGaIn is provided between a base (6) and a collector (3).
A composition gradient layer (4) composed of As and having a continuously changing Al composition is formed.
上記した手段によれば、例えばAlGaInAsから成る組成
傾斜層(4)のAl組成をこの組成傾斜層(4)とGaInAs
から成るベース(6)との界面での値0から、この組成
傾斜層(4)とInPから成るコレクタ(3)との界面で
の値まで連続的に増加させることにより、ベース/コレ
クタ間で伝導帯端Ecが連続するようにすることができ
る。すなわち、ベース/コレクタ間に従来存在していた
伝導帯端Ecの段差ΔEcを取り除くことができる。このた
め、エミッタ(8)からベース(6)に注入された電子
がコレクタ(3)側へ流れるのが妨げられなくなり、従
ってベース(6)中で電子と正孔とが再結合する確率は
小さくなる。これによって、電流増幅率βを大きくする
ことができる。According to the above means, for example, the Al composition of the composition gradient layer (4) made of AlGaInAs is
Between the base and the collector by continuously increasing the value from 0 at the interface with the base (6) composed of the composition gradient layer (4) to the value at the interface with the collector (3) composed of InP. can be made to the conduction band edge E c is continuous. That is, it is possible to eliminate the step Delta] E c of conventional present are the conduction band edge E c between the base / collector. Therefore, the electrons injected from the emitter (8) into the base (6) are not prevented from flowing toward the collector (3), so that the probability of recombination of electrons and holes in the base (6) is small. Become. As a result, the current amplification factor β can be increased.
〔実施例〕 以下、本発明の実施例について図面を参照しながら説
明する。なお、実施例の全図においては、同一部分には
同一の符号を付す。Embodiment Hereinafter, an embodiment of the present invention will be described with reference to the drawings. In all the drawings of the embodiments, the same parts are denoted by the same reference numerals.
第1図は本発明の一実施例によるInP/GaInAs/InP DH
BTを示す。FIG. 1 shows InP / GaInAs / InP DH according to one embodiment of the present invention.
Indicates BT.
第1図に示すように、この実施例によるInP/GaInAs/I
nP DHBTにおいて、例えばn+型InP基板1上にサブコレ
クタ層を構成する例えばn+型InP層2が形成されてい
る。このn+型InP層2の厚さは例えば0.3μm程度であ
り、不純物濃度は例えば3×1018cm-3程度である。この
n+型InP層2の上には、コレクタ層を構成する例えばア
ンドープInP層3が形成されている。このアンドープInP
層3の厚さは例えば0.5μm程度である。このアンドー
プInP層3の上には、例えはn-型AlxGa1-xInAs(例え
ば、(AlxGa1-x)0.47In0.53As)組成傾斜層4が形成さ
れている。このn-型AlxGa1-xInAs組成傾斜層4の厚さは
例えば0.1μm程度であり、不純物濃度は例えば5×10
16cm-3程度である。このn-型AlxGa1-xInAs組成傾斜層4
のAl組成xは、このn-型AlxGa1-xInAs組成傾斜層4と後
述のアンドープInP層5との界面での値0から、このn-
型AlxGa1-xInAs組成傾斜層4とアンドープGaInAs層3と
の界面での値、例えば0.1〜0.5(例えば、0.25)まで連
続的に(例えば、直線的に)変化している。このn-型Al
xGa1-xInAs組成傾斜層4の上には、スペーサ層を構成す
る例えばアンドープGaInAs層5が形成されている。この
アンドープGaInAs層5の厚さは例えば0.01μm程度であ
る。このアンドープGaInAs層5の上には、ベース層を構
成する例えばp+型GaInAs層6が形成されている。このp+
型GaInAs層6の厚さは例えば0.2μm程度あり、不純物
濃度は例えば3×1018cm-3程度である。As shown in FIG. 1, InP / GaInAs / I
In the nP DHBT, for example, an n + -type InP layer 2 constituting a subcollector layer is formed on an n + -type InP substrate 1, for example. The thickness of the n + -type InP layer 2 is, for example, about 0.3 μm, and the impurity concentration is, for example, about 3 × 10 18 cm −3 . this
On the n + -type InP layer 2, for example, an undoped InP layer 3 constituting a collector layer is formed. This undoped InP
The thickness of the layer 3 is, for example, about 0.5 μm. On this undoped InP layer 3, for example, an n - type Al x Ga 1 -x InAs (for example, (Al x Ga 1 -x ) 0.47 In 0.53 As) composition gradient layer 4 is formed. The thickness of the n − -type Al x Ga 1 -x InAs composition gradient layer 4 is, for example, about 0.1 μm, and the impurity concentration is, for example, 5 × 10 5
It is about 16 cm -3 . This n - type Al x Ga 1-x InAs composition gradient layer 4
The Al composition x, the n - -type Al x Ga 1-x value 0 at the interface with the InAs composition gradient layer 4 and undoped InP layer 5 described later, the n -
The value at the interface between the type Al x Ga 1 -x InAs composition gradient layer 4 and the undoped GaInAs layer 3, for example, changes continuously (for example, linearly) from 0.1 to 0.5 (for example, 0.25). This n - type Al
On the xGa1 - xInAs composition gradient layer 4, for example, an undoped GaInAs layer 5 constituting a spacer layer is formed. The thickness of the undoped GaInAs layer 5 is, for example, about 0.01 μm. On this undoped GaInAs layer 5, for example, ap + -type GaInAs layer 6 constituting a base layer is formed. This p +
The thickness of the GaInAs layer 6 is, for example, about 0.2 μm, and the impurity concentration is, for example, about 3 × 10 18 cm −3 .
このp+型GaInAs層6の上には、スペーサ層を構成する
アンドープGaInAs層7が形成されている。このアンドー
プGaInAs層7の厚さは例えば0.01μm程度である。この
アンドープGaInAs層7の上には、エミッタ層を構成する
例えばn型InP層8が形成されている。このn型InP層8
の厚さは例えば0.5μm程度であり、不純物濃度は例え
ば1017cm-3程度である。このn型InP層8の上には、キ
ャップ層を構成する例えばn+型GaInAs層9が形成されて
いる。このn+型GaInAs層9の厚さは例えば0.1μm程度
であり、不純物濃度は例えば5×1018cm-3程度である。
ここで、これらのn+型GaInAs層9、n型InP層8及びア
ンドープGaInAs層7は、例えば直径が120μm程度の円
形状のメサ形状を有する。An undoped GaInAs layer 7 constituting a spacer layer is formed on the p + -type GaInAs layer 6. The thickness of the undoped GaInAs layer 7 is, for example, about 0.01 μm. On this undoped GaInAs layer 7, for example, an n-type InP layer 8 constituting an emitter layer is formed. This n-type InP layer 8
Has a thickness of, for example, about 0.5 μm and an impurity concentration of, for example, about 10 17 cm −3 . On this n-type InP layer 8, for example, an n + -type GaInAs layer 9 constituting a cap layer is formed. The thickness of the n + -type GaInAs layer 9 is, for example, about 0.1 μm, and the impurity concentration is, for example, about 5 × 10 18 cm −3 .
Here, the n + -type GaInAs layer 9, the n-type InP layer 8 and the undoped GaInAs layer 7 have, for example, a circular mesa shape having a diameter of about 120 μm.
キャップ層を構成するn+型GaInAs層9の上には、例え
ばAuGe/Au(Au:金、Ge:ゲルマニウム)から成るエミッ
タ電極10が形成されている。また、ベース層を構成する
p+型GaInAs層6の上には、例えばAuZn/Au(Zn:亜鉛)か
ら成るベース電極11が形成されている。さらに、n+型In
P基板1の裏面には、例えばAuGe/Auから成るコレクタ電
極12が形成されている。An emitter electrode 10 made of, for example, AuGe / Au (Au: gold, Ge: germanium) is formed on the n + -type GaInAs layer 9 constituting the cap layer. Also make up the base layer
On the p + -type GaInAs layer 6, a base electrode 11 made of, for example, AuZn / Au (Zn: zinc) is formed. Furthermore, n + type In
On the back surface of the P substrate 1, a collector electrode 12 made of, for example, AuGe / Au is formed.
次に、上述のように構成されたこの実施例によるInP/
GaInAs/InP DHBTの製造方法の一例について説明する。Next, the InP /
An example of a method for manufacturing GaInAs / InP DHBT will be described.
第1図に示すように、例えば常圧の有機金属化学気相
成長(MOCVD)法により、n+型InP基板1上にn+型InP層
2、アンドープInP層3、n-型AlxGa1-xInAs組成傾斜層
4、アンドープGaInAs層5、p+型GaInAs層6、アンドー
プGaInAs層7、n型InP層8及びn+型GaInAs層9を順次
エピタキシャル成長させる。このエピタキシャル成長は
格子定数の一致する条件で行われ、成長温度は例えば63
0℃である。また、n型ドーパント及びp型ドーパント
としては、それぞれ例えばジシラン(Si2H6,5ppm)及び
ジメチル亜鉛(DMZ)が用いられる。なお、このエピタ
キシャル成長時には、p+型GaInAs層6の上下のアンドー
プGaInAs層7,5により、このp+型GaInAs層6にドープさ
れたZnの拡散によりpn接合がn型InP層8側またはアン
ドープInP層3側に移動してしまうのが防止される。As shown in FIG. 1, an n + -type InP layer 2, an undoped InP layer 3, and an n − -type Al x Ga are formed on an n + -type InP substrate 1 by, for example, a normal pressure metal organic chemical vapor deposition (MOCVD) method. The 1-x InAs composition gradient layer 4, the undoped GaInAs layer 5, the p + -type GaInAs layer 6, the undoped GaInAs layer 7, the n-type InP layer 8, and the n + -type GaInAs layer 9 are sequentially epitaxially grown. This epitaxial growth is performed under conditions where the lattice constants match, and the growth temperature is, for example, 63
0 ° C. As the n-type dopant and the p-type dopant, for example, disilane (Si 2 H 6 , 5 ppm) and dimethyl zinc (DMZ) are used, respectively. Incidentally, the epitaxial when growth is, the p + type by the upper and lower undoped GaInAs layer 7,5 of GaInAs layer 6, the p + -type GaInAs layer 6 pn junction by diffusion doped Zn in the n-type InP layer 8 side or undoped InP Movement to the layer 3 side is prevented.
次に、例えばフォトリソグラフィーによりn+型GaInAs
層9の上に例えば円形のレジストパターン(図示せず)
を形成し、このレジストパターンをマスクとして例えば
リン酸系エッチング液によりこのn+型GaInAs層9をエッ
チングした後、塩酸系エッチング液によりn型InP層8
をエッチングする。次に、再度リン酸系エッチング液に
よりアンドープGaInAs層7をエッチングしてp+型GaInAs
層6を露出させる。この後、レジストパターンを除去す
る。次に、別のレジストパターンを形成し、このレジス
トパターンをマスクとして例えば硫酸系エッチング液に
よりp+型GaInAs層6、アンドープGaInAs層5及びn-型Al
xGa1-xInAs組成傾斜層4を順次エッチングし、さらにア
ンドープInP層3の深さ方向の途中までエッチングす
る。これによって、素子間のベース分離が行われる。Next, for example, n + type GaInAs by photolithography
For example, a circular resist pattern (not shown) on the layer 9
After the n + -type GaInAs layer 9 is etched with a phosphoric acid-based etching solution using the resist pattern as a mask, the n-type InP layer 8 is etched with a hydrochloric acid-based etching solution.
Is etched. Next, the undoped GaInAs layer 7 is again etched with a phosphoric acid-based etchant to form a p + -type GaInAs layer.
The layer 6 is exposed. After that, the resist pattern is removed. Next, another resist pattern is formed, and the p + -type GaInAs layer 6, the undoped GaInAs layer 5, and the n -- type Al
The x Ga 1 -x InAs composition gradient layer 4 is sequentially etched, and further etched halfway in the depth direction of the undoped InP layer 3. Thereby, base separation between elements is performed.
次に、エミッタ電極10、ベース電極11及びコレクタ電
極12を形成した後、アロイを行う。Next, after forming the emitter electrode 10, the base electrode 11, and the collector electrode 12, alloying is performed.
以上により、目的とするInP/GaInAs/InP DHBTが完成
される。Thus, the target InP / GaInAs / InP DHBT is completed.
この実施例によるInP/GaInAs/InP DHBTのエネルギー
バンド図を第2図に示す。ただし、この第2図に示すエ
ネルギーバンド図においては、アンドープGaInAs5,7は
省略してある。第2図に示すように、ベース層を構成す
るp+型GaInAs層6とコレクタ層を構成するアンドープIn
P層3との間に形成されたn-型AlxGa1-xInAs組成傾斜層
4の伝導帯端は、p+型GaInAs層6の伝導帯端と連続して
いる。すなわち、従来のInP/GaInAs/InP DHBTのベース
/コレクタ間に存在していたΔEcは、この実施例による
InP/GaInAs/InP DHBTにおいては存在していない。FIG. 2 shows an energy band diagram of the InP / GaInAs / InP DHBT according to this embodiment. However, in the energy band diagram shown in FIG. 2, undoped GaInAs5, 7 are omitted. As shown in FIG. 2, the p + -type GaInAs layer 6 forming the base layer and the undoped In forming the collector layer
The conduction band edge of the n − type Al x Ga 1 -x InAs composition gradient layer 4 formed between the P layer 3 and the n − type Al x Ga 1 -x InAs composition gradient layer 4 is continuous with the conduction band edge of the p + type GaInAs layer 6. That is, ΔE c existing between the base and the collector of the conventional InP / GaInAs / InP DHBT is according to this embodiment.
It is not present in InP / GaInAs / InP DHBT.
この実施例によるInP/GaInAs/InP DHBTのベース接地
I−V特性の一例を第3図に示す。また、この実施例に
よるInP/GaInAs/InP DHBTとの比較のために製造され
た、n-型AlxGa1-xInAs組成傾斜層4を有しないInP/GaIn
As/InP DHBTのベース接地I−V特性の一例を第4図に
示す。ここで、これらの第3図及び第4図に示すグラフ
の縦軸はコレクタ電流Icであり、横軸はベース/エミッ
タ間電圧Vbeである。FIG. 3 shows an example of the grounded IV characteristics of the InP / GaInAs / InP DHBT according to this embodiment. InP / GaIn which does not have the n − -type Al x Ga 1 -x InAs composition gradient layer 4 manufactured for comparison with the InP / GaInAs / InP DHBT according to this embodiment.
FIG. 4 shows an example of the grounded IV characteristic of the As / InP DHBT. Here, the vertical axis of the graph shown in these FIGS. 3 and 4 the collector current I c, the horizontal axis represents the voltage V be between the base / emitter.
第4図に示すように、n-型AlxGa1-xInAs組成傾斜層4
を有しないInP/GaInAs/InP DHBTでは、Vbc=0のとき
はベース/コレクタ間に存在するΔEcが電子に対するバ
リアとなるためにコレクタ電流Icが小さく、従って電流
増幅率βが小さかった。これに対して、この実施例によ
るInP/GaInAs/InP DHBTでは、上述のようにベース/コ
レクタ間のΔEcが取り除かれたことにりエミッタからベ
ースに注入された電子はコレクタに流れやすくなるた
め、第3図に示すようにコレクタ電流Icが大きく、従っ
て電流増幅率βは大きくなった。As shown in FIG. 4, the n - type Al x Ga 1 -x InAs composition gradient layer 4
In the case of InP / GaInAs / InP DHBT having no, when V bc = 0, the collector current I c was small because the ΔE c existing between the base and the collector was a barrier to electrons, and thus the current amplification factor β was small. . On the other hand, in the InP / GaInAs / InP DHBT according to this embodiment, since the ΔE c between the base and the collector is removed as described above, electrons injected from the emitter to the base easily flow to the collector. , the collector current I c as shown in FIG. 3 is increased, thus the current amplification factor β is increased.
なお、ベース/コレクタ間に大きな逆バイアスを加え
れば、従来のInP/GaInAs/InP DHBTでも当然のことなが
ら大きなコレクタ電流Ic及び電流増幅率βが得られる。
しかし、回路中ではVbcは常に変化しており、このInP/G
aInAs/InP DHBTがオンの状態ではVbcが小さくなため、
そのときのトランジスタ特性の悪化により回路動作に悪
影響が生じてしまう。Incidentally, be added a large reverse bias between the base / collector, a large collector current I c and the current amplification factor β will be of course any conventional InP / GaInAs / InP DHBT is obtained.
However, V bc is constantly changing in the circuit, and this InP / G
For aInAs / InP DHBT is small V bc is turned on,
At this time, the deterioration of the transistor characteristics adversely affects the circuit operation.
以上のように、この実施例によれば、Al組成xが連続
的に変化するn-型AlxGa1-xInAs組成傾斜層4がベース/
コレクタ間に形成されているので、このベース/コレク
タ間に従来存在していた伝導帯端Ecの段差ΔEcがなくな
り、これによって低バイアス時でも大きな電流増幅率β
が得られるInP/GaInAs/InP DHBTを実現することができ
る。また、実施例によるInP/GaInAs/InP DHBTのエミッ
タは高電子飽和速度のn型InP層8により形成されてい
るので、この実施例によるInP/GaInAs/InP DHBTは高速
性の点でも優れている。As described above, according to this embodiment, the n − -type Al x Ga 1 -x InAs composition gradient layer 4 in which the Al composition x changes continuously is the base /
Because it is formed between the collector, there is no level difference Delta] E c of the base / collector to the prior present are the conduction band edge E c, whereby a large current amplification factor even at low bias β
InP / GaInAs / InP DHBT that yields the following can be realized. Further, since the emitter of the InP / GaInAs / InP DHBT according to the embodiment is formed by the n-type InP layer 8 having a high electron saturation speed, the InP / GaInAs / InP DHBT according to the embodiment is also excellent in terms of high speed. .
次に、第5図は本発明の他の実施例を示す。 Next, FIG. 5 shows another embodiment of the present invention.
第5図に示すように、この実施例によるInP/GaInAs/I
nP DHBTは、ベース層が例えばp+型AlyGa1-yInAs(例え
ば、(AlyGa1-y)0.47In0.53As)組成傾斜層により形成
され、サブコレクタ層が例えばn+型GaInAs層により形成
されているほかは上述の実施例によるInP/GaInAs/InP
DHBTと同様な構成を有する。ここで、このp+型AlyGa1-y
InAs組成傾斜層のAl組成yは、このp+型AlyGa1-yInAs組
成傾斜層とn型InP層8との界面での値、例えば0.3か
ら、このp+型AlyGa1-yInAs組成傾斜層とn-型AlxGa1-xIn
As組成傾斜層4との界面での値0まで連続的に(例え
ば、直線的に)変化している。As shown in FIG. 5, the InP / GaInAs / I
In the nP DHBT, the base layer is formed of, for example, a p + type Al y Ga 1 -y InAs (eg, (Al y Ga 1 -y ) 0.47 In 0.53 As) composition gradient layer, and the subcollector layer is formed of, for example, an n + type GaInAs. InP / GaInAs / InP according to the above embodiment except that it is formed by a layer
It has the same configuration as DHBT. Here, this p + type Al y Ga 1-y
Al composition y of the InAs composition gradient layer, the value at the interface between the p + -type Al y Ga 1-y InAs composition gradient layer and an n-type InP layer 8, for example from 0.3, the p + -type Al y Ga 1- y InAs composition gradient layer and n - type Al x Ga 1-x In
It changes continuously (for example, linearly) to a value 0 at the interface with the As composition gradient layer 4.
この実施例によれば、p+型AlyGa1-yInAs組成傾斜層に
よりベース層が形成されているので、このp+型AlyGa1-y
InAs組成傾斜層の伝導帯端Ecは第5図に示すようにベー
ス/コレクタ間接合に向かって下降した形状となる。従
って、エミッタからベースに注入された電子はコレクタ
へ流れやすぐなる。また、InPよりもバンドギャップが
小さいn+型GaInAs層によりサブコレクタ層が形成されて
いるので、第5図に示すようにコレクタ/サブコレクタ
間に伝導帯端の段差が生じ、これによってコレクタ層か
らサブコレクタ層へ電子が流れやすくなる。According to this embodiment, since the base layer is formed by the p + type Al y Ga 1-y InAs composition gradient layer, the p + type Al y Ga 1-y
The conduction band edge E c of InAs composition gradient layer has a shape that descends towards the junction between the base / collector as shown in Figure 5. Therefore, electrons injected from the emitter to the base flow to the collector and quickly. Further, since the subcollector layer is formed of an n + -type GaInAs layer having a smaller band gap than InP, a step at the conduction band edge occurs between the collector and the subcollector as shown in FIG. Electrons easily flow from the subcollector layer.
以上、本発明の実施例につき具体的に説明したが、本
発明は、上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above-described embodiments, and various modifications based on the technical idea of the present invention are possible.
例えば、上述の実施例においては、ベース/コレクタ
間にn-型AlxGa1-xInAs組成傾斜層4を形成しているが、
このn-型AlxGa1-xInAs組成傾斜層4の代わりに例えばア
ンドープAlxGa1-xInAs組成傾斜層を形成してもよい。For example, in the above embodiment, the n - type Al x Ga 1 -x InAs composition gradient layer 4 is formed between the base and the collector.
Instead of the n − -type Al x Ga 1 -x InAs composition gradient layer 4, for example, an undoped Al x Ga 1 -x InAs composition gradient layer may be formed.
以上説明したように、本発明によれば、ベースとコレ
クタとの間にAlGaInAsから成り、Al組成が連続的に変化
する組成傾斜層が形成されているので、ベース/コレク
タ間に従来存在していた伝導帯端Ecの段差ΔEcを取り除
くことができ、これによって電流増幅率βを大きくする
ことができる。As described above, according to the present invention, since a composition gradient layer composed of AlGaInAs and having a continuously changing Al composition is formed between the base and the collector, the composition gradient layer conventionally exists between the base and the collector. The step ΔE c at the conduction band edge E c can be removed, and the current amplification factor β can be increased.
第1図は本発明の一実施例によるInP/GaInAs/InP DHBT
を示す断面図、第2図は第1図に示すInP/GaInAs/InP
DHBTのエネルギーバンド図、第3図は第1図に示すInP/
GaInAs/InP DHBTのベース接地I−V特性の一例を示す
グラフ、第4図はn-型AlxGa1-xInAs組成傾斜層を有しな
い従来のInP/GaInAs/InP DHBTのベース接地I−V特性
の一例を示すグラフ、第5図は本発明の他の実施例によ
るInP/GaInAs/InP DHBTのエネルギーバンド図、第6図
は従来のInP/GaInAs/InP DHBTのエネルギーバンド図、
第7図は他の従来のInP/GaInAs/InP DHBTのエネルギー
バンド図である。 図面における主要な符号の説明 1:n+型InP基板、2:n+型InP層、 3:アンドープInP層、4:n-型AlxGa1-xInAs組成傾斜層、
6:p+型GaInAs層、8:n型InP層、10:エミッタ電極、11:ベ
ース電極、12:コレクタ電極。FIG. 1 shows an InP / GaInAs / InP DHBT according to an embodiment of the present invention.
FIG. 2 is a sectional view showing InP / GaInAs / InP shown in FIG.
Fig. 3 shows the energy band diagram of DHBT.
FIG. 4 is a graph showing an example of the grounded base IV characteristic of GaInAs / InP DHBT, and FIG. 4 shows the grounded base I- of a conventional InP / GaInAs / InP DHBT having no n - type Al x Ga 1 -x InAs composition gradient layer. FIG. 5 is a graph showing an example of V characteristics, FIG. 5 is an energy band diagram of InP / GaInAs / InP DHBT according to another embodiment of the present invention, FIG. 6 is an energy band diagram of a conventional InP / GaInAs / InP DHBT,
FIG. 7 is an energy band diagram of another conventional InP / GaInAs / InP DHBT. Description of main reference numerals in the drawings: 1: n + type InP substrate, 2: n + type InP layer, 3: undoped InP layer, 4: n - type Al x Ga 1-x InAs composition gradient layer,
6: p + -type GaInAs layer, 8: n-type InP layer, 10: emitter electrode, 11: base electrode, 12: collector electrode.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−139354(JP,A) 特開 昭63−318777(JP,A) 特開 平1−136368(JP,A) 特開 平1−149465(JP,A) 特開 平2−280338(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/33 - 21/331 H01L 29/68 - 29/737──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-62-139354 (JP, A) JP-A-63-318777 (JP, A) JP-A-1-136368 (JP, A) JP-A-1- 149465 (JP, A) JP-A-2-280338 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 21/33-21/331 H01L 29/68-29/737
Claims (1)
InP、GaInAs及びInPにより形成されたダブルヘテロ接合
バイポーラトランジスタにおいて、 上記ベースと上記コレクタとの間にAlGaInAsから成り、
Al組成が連続的に変化する組成傾斜層が形成されている
ことを特徴とするダブルヘテロ接合バイポーラトランジ
スタ。An emitter, a base and a collector, respectively.
A double heterojunction bipolar transistor formed of InP, GaInAs and InP, comprising AlGaInAs between the base and the collector,
A double heterojunction bipolar transistor, wherein a composition gradient layer in which the Al composition changes continuously is formed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1179748A JP2805864B2 (en) | 1989-07-12 | 1989-07-12 | Double heterojunction bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1179748A JP2805864B2 (en) | 1989-07-12 | 1989-07-12 | Double heterojunction bipolar transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0344936A JPH0344936A (en) | 1991-02-26 |
| JP2805864B2 true JP2805864B2 (en) | 1998-09-30 |
Family
ID=16071184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1179748A Expired - Lifetime JP2805864B2 (en) | 1989-07-12 | 1989-07-12 | Double heterojunction bipolar transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2805864B2 (en) |
-
1989
- 1989-07-12 JP JP1179748A patent/JP2805864B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0344936A (en) | 1991-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0206787B1 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
| JPH038340A (en) | Hetero junction bipolar transistor | |
| EP0292568B1 (en) | Hetero-junction bipolar transistor | |
| US6858509B2 (en) | Bipolar transistor with upper heterojunction collector and method for making same | |
| US5336909A (en) | Bipolar transistor with an improved collector structure | |
| US5648666A (en) | Double-epitaxy heterojunction bipolar transistors for high speed performance | |
| Sugiura et al. | High-current-gain InGaAs/InP double-heterojunction bipolar transistors grown by metal organic vapor phase epitaxy | |
| US6768141B2 (en) | Heterojunction bipolar transistor (HBT) having improved emitter-base grading structure | |
| US5705825A (en) | Resonant tunneling bipolar transistor | |
| Wu et al. | An AlGaAs/GaAs heterostructure-emitter bipolar transistor | |
| US6770919B2 (en) | Indium phosphide heterojunction bipolar transistor layer structure and method of making the same | |
| JP2805864B2 (en) | Double heterojunction bipolar transistor | |
| JP3874919B2 (en) | Compound semiconductor device | |
| JP2001007118A (en) | Semiconductor device and manufacturing method thereof | |
| KR100298126B1 (en) | Enhanced structure of heterojunction bipolar transistor and enhanced method for fabricating heterojunction bipolar transistor | |
| JPH09246281A (en) | Heterojunction bipolar transistor | |
| JPH0452627B2 (en) | ||
| JP3228431B2 (en) | Method of manufacturing collector-up structure heterojunction bipolar transistor | |
| JP2924007B2 (en) | Compound semiconductor device and method of manufacturing the same | |
| JPH11121461A (en) | Heterojunction bipolar transistor | |
| JP2829105B2 (en) | Bipolar transistor | |
| JP2841380B2 (en) | Heterojunction bipolar transistor | |
| KR0148604B1 (en) | Fabricating method of heterojunction bipolar transistor | |
| EP0387010A2 (en) | Hetero-junction bipolar transistor | |
| JP5290909B2 (en) | Heterojunction Bipolar Transistor Manufacturing Method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080724 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090724 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |