Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2807255B2 - Flicker removal circuit of imaging device - Google Patents
[go: Go Back, main page]

JP2807255B2 - Flicker removal circuit of imaging device - Google Patents

Flicker removal circuit of imaging device

Info

Publication number
JP2807255B2
JP2807255B2 JP1065215A JP6521589A JP2807255B2 JP 2807255 B2 JP2807255 B2 JP 2807255B2 JP 1065215 A JP1065215 A JP 1065215A JP 6521589 A JP6521589 A JP 6521589A JP 2807255 B2 JP2807255 B2 JP 2807255B2
Authority
JP
Japan
Prior art keywords
output
flicker
video signal
field
integrator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1065215A
Other languages
Japanese (ja)
Other versions
JPH02243065A (en
Inventor
正 美濃部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1065215A priority Critical patent/JP2807255B2/en
Publication of JPH02243065A publication Critical patent/JPH02243065A/en
Application granted granted Critical
Publication of JP2807255B2 publication Critical patent/JP2807255B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ビデオカメラに使用するフリツカー除去
装置に関するものである。この発明はビデオカメラにお
いて蛍光灯や水銀灯など放電灯で証明された環境下に於
いてフリツカーのない良好な画像を得るのに効果があ
る。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flicker removing device used for a video camera. INDUSTRIAL APPLICABILITY The present invention is effective in obtaining a good image without flicker in a video camera under an environment proven by a discharge lamp such as a fluorescent lamp or a mercury lamp.

〔従来の技術〕[Conventional technology]

第3図は、例えばNHK技法月報、昭和59年12月号に発
表された公知のフリツカー除去回路の動作原理を示すブ
ロツク図であり、図に於て(1)は入力電圧(Vi)に対
する出力電圧(Vo)の利得を制御電圧(Vc)のレベルに
よつて変化させる利得可変増幅器、(2)は前記利得可
変増幅器(1)の利得を制御する制御電圧(Vc)を求め
る演算回路、(3)は映像信号入力(Vi)を1フイール
ド期間にわたつて積分する1フイールド積分回路、(4
1)(42)(43)(44)は前記積分回路(3)の出力を
各々1フイールド時間だけ遅延させる遅延回路、(5)
は3フイールド時間の相関がないときにフリツカーの補
正動作を停止するように制御する相関検出回路である。
FIG. 3 is a block diagram showing the operation principle of a known flicker elimination circuit published in, for example, the NHK Technical Monthly Report, December 1984, in which (1) denotes an output with respect to an input voltage (Vi). A variable gain amplifier for changing the gain of the voltage (Vo) according to the level of the control voltage (Vc); (2) an arithmetic circuit for obtaining a control voltage (Vc) for controlling the gain of the variable gain amplifier (1); 3) a one-field integration circuit for integrating the video signal input (Vi) over one field period;
1) (42), (43) and (44) are delay circuits for delaying the output of the integration circuit (3) by one field time, respectively (5)
Is a correlation detection circuit that controls so as to stop the flicker correction operation when there is no correlation between the three field times.

次に動作について説明する。NTSC方式テレビジョンに
おいては一画面について60分の1秒毎に映像信号をサン
プルして電気信号化していることはよく知られている。
最近テレビジヨンカメラにおいて多く用いられている固
体撮像素子は、撮像管とは異なり一般に撮像時間が短
く、ほぼ1フイールド即ち60分の1秒間の入射光量に比
例した出力電圧が得られる。一方、一般家庭などで多く
用いられている蛍光灯などの放電灯照明はその電源周波
数に応じて電源周波数の2倍の周波数で発光している。
即ち、第2図(L)で示す様な時間変化をする光量で発
光している。例えば、我国では、商用電源として電源周
波数50Hzと60Hzの2種類が用いられているが、50Hzの電
源周波数で点灯された蛍光灯は100Hzの周波数て時間的
に明滅を繰り返しながら点灯していることになる。テレ
ビジヨンの固体撮像素子は60分の1秒毎にこの時間変化
する光量を蓄積し平均化するので固体撮像素子の出力す
る映像信号レベルは20Hzで周期的に変化し、フリツカー
が発生する。
Next, the operation will be described. It is well known that in NTSC television, a video signal is sampled every 1/60 second for one screen and converted into an electric signal.
A solid-state image sensor, which is widely used in television cameras recently, differs from an image pickup tube in general in that the image pickup time is short, and an output voltage proportional to the amount of incident light for approximately one field, that is, 1/60 second is obtained. On the other hand, discharge lamp lighting such as a fluorescent lamp, which is often used in general homes, emits light at a frequency twice the power supply frequency in accordance with the power supply frequency.
That is, light is emitted with a light amount that changes with time as shown in FIG. 2 (L). For example, in Japan, two types of commercial power sources, 50 Hz and 60 Hz, are used.A fluorescent lamp that is lit at a power frequency of 50 Hz must be lit at a frequency of 100 Hz while flickering over time. become. Since the solid-state imaging device of the television accumulates and averages the time-varying light amount every 1/60 second, the level of the video signal output from the solid-state imaging device periodically changes at 20 Hz, and flicker occurs.

第3図の従来例はこのような50Hz電源で点灯された放
電灯光源による20Hzフリツカーを補正するように構成さ
れている。映像信号入力(Vi)は、50Hzで点灯された蛍
光灯などの放電灯で照明されている条件では、時間的に
変化する入射光を60分の1秒毎に平均した値を比例する
出力となる。第2図にこの時間変化の一例を示す。第2
図に於て60分の1秒毎にくぎられた(L10)、(L20)、
(L30)…の面積は、60分の1秒間の入射光量に比例し
ており、映像信号入力(Vi)も1フイールド毎に(L1
0)、(L20)、(L30)・・・の面積に比例して変動す
る。第3図に於て、1フイールド積分回路(3)は1フ
イールド毎に映像信号入力(Vi)を積分し、(L10)、
(L20)、(L30)・・・面積に比例した出力を得る。遅
延回路(41)(42)(43)(44)は各々1フイールド期
間(1V期間)だけ1フイールド積分回路(3)の出力を
遅延させるので、(a)、(b)、(c)、(d)に
は、1フイールド積分回路(3)の出力を各々1V、2V、
3V、4V期間遅延したものが得られる。一方、利得可変増
幅器(1)に映像信号入力(Vi)が入力されているとき
1フイールド積分回路(3)はその1フイールド前の積
分結果を得ていることになり、遅延回路(41)、(42)
は各々、利得可変増幅器(1)に入力されている映像信
号入力(Vi)の2または3フイールド前の積分結果を保
持していることになる。さらに、第2図(L11=L10)で
示すように入射光量の平均値は3フイールドおきに同じ
値を繰り返すことを考え合わせると、遅延回路(42)の
出力(b)は利得可変増幅器(1)に、いままさに入力
されている映像信号入力(Vi)の大きさに比例する。
The conventional example shown in FIG. 3 is configured to correct a 20 Hz flicker caused by a discharge lamp light source turned on by such a 50 Hz power supply. When the video signal input (Vi) is illuminated with a discharge lamp such as a fluorescent lamp lit at 50 Hz, the output is proportional to the average value of the time-varying incident light every 1/60 second. Become. FIG. 2 shows an example of this time change. Second
(L10), (L20), cut off every 1 / 60th of a second in the figure
The area of (L30) is proportional to the amount of incident light for 1/60 second, and the video signal input (Vi) is also
0), (L20), (L30)... In FIG. 3, a one-field integration circuit (3) integrates a video signal input (Vi) for each field, and (L10)
(L20), (L30) ... Obtain an output proportional to the area. Each of the delay circuits (41), (42), (43), and (44) delays the output of the one-field integration circuit (3) by one field period (1V period), so that (a), (b), (c), In (d), the output of the one-field integration circuit (3) is 1V, 2V,
The one delayed by 3V and 4V can be obtained. On the other hand, when the video signal input (Vi) is input to the variable gain amplifier (1), the one-field integration circuit (3) has obtained the integration result one field before that, and the delay circuit (41) (42)
Respectively hold the integration results two or three fields before the video signal input (Vi) input to the variable gain amplifier (1). Further, as shown in FIG. 2 (L11 = L10), considering that the average value of the incident light amount repeats the same value every three fields, the output (b) of the delay circuit (42) becomes the variable gain amplifier (1). ) Is proportional to the magnitude of the video signal input (Vi) that is being input.

ここで、フリツカー分を平均化した映像信号入力(V
i)の値は、((a+b+c)/3)として求まることか
ら、利得可変増幅器(1)に入力されている映像信号入
力(Vi)のフリツカー成分(f)は、 f=b−(a+b+c)/3 となり、映像信号入力(Vi)は、そのフリツカー成分を
平均した値に対して(1+f)倍の電圧値となつてい
る。そこで、演算回路(2)はこのフリツカー成分
(f)を求めて、利得可変増幅器(1)にたいして利得
(Ga)を Ga=1/(1+f) とするような制御電圧(Vc)を出力する。
Here, the video signal input (V
Since the value of i) is obtained as ((a + b + c) / 3), the flicker component (f) of the video signal input (Vi) input to the variable gain amplifier (1) is f = b− (a + b + c) / 3, and the video signal input (Vi) has a voltage value (1 + f) times the average value of the flicker component. Then, the arithmetic circuit (2) obtains the flicker component (f) and outputs a control voltage (Vc) to the variable gain amplifier (1) such that the gain (Ga) is Ga = 1 / (1 + f).

第3図の従来例では、この様にして、いままさに入力
されている映像信号入力(Vi)に対してその3フイール
ド前のフリツカー成分(f)を求めてこれを補正するよ
うに働くので50Hz電源で点灯された放電灯光源による20
Hzフリツカーを補正する効果を持つている。
In the conventional example shown in FIG. 3, the flicker component (f) three fields before the video signal input (Vi) that has just been input is obtained in this way, and works to correct the flicker component (f). 20 with power supply lit discharge lamp light source
It has the effect of correcting Hz flicker.

また、この従来例では、相関検出回路(5)によつて
シーンの変わつたことによるフリツカー成分による誤作
動を防ぐように構成されている。相関検出回路(5)は
遅延回路(41)の出力(a)と遅延回路(44)の出力
(d)との然を求めこれが一定値を越えるような場合に
は利得可変増幅器(1)の利得(Ga)を1倍とし、補正
を行なわないように制御電圧(Vc)を固定する。この様
にして構成しておけば50Hz電源で点灯された放電灯光源
による20Hzフリツカーに対しては、(a=d)となり、
利得可変増幅器(1)の利得(Ga)が制御されて、フリ
ツカーは補正され、それ以外の、シーン変化などによる
映像信号入力(Vi)の変化では、(a≠d)となるので
誤つた補正信号を出力することがない。
Further, in this conventional example, the correlation detection circuit (5) is configured to prevent a malfunction due to a flicker component due to a change in a scene. The correlation detection circuit (5) obtains the output (a) of the delay circuit (41) and the output (d) of the delay circuit (44), and if this exceeds a certain value, the output of the variable gain amplifier (1) is determined. The gain (Ga) is set to 1 and the control voltage (Vc) is fixed so as not to perform the correction. With this configuration, (a = d) for a 20 Hz flicker caused by a discharge lamp light source lit with a 50 Hz power supply,
The flicker is corrected by controlling the gain (Ga) of the variable gain amplifier (1), and other changes in the video signal input (Vi) due to scene changes or the like result in (a ≠ d), which is incorrect correction. No signal is output.

また、第4図は、公開特許公報昭57−99875に示され
た別の従来例の動作原理を示すブロツク図であり、図に
於て(47)は映像信号を1フイールド遅延させる遅延回
路である。この実施例では、映像信号入力(Vi)そのも
のを映像信号1フイールド遅延回路(47)をもちいて1
フイールド遅延するように構成しているので、利得可変
増幅器(1)の入力信号の大きさは、1フイールド積分
回路(3)の出力の電圧値に対して時間差なく比例する
ことになる。従つて、1フイールド積分回路(3)の出
力(Vc)を制御電圧として利得可変増幅器(1)の利得
(Ga)を Ga=1/(Vc) となるように選んでおけば、利得可変増幅器(1)の出
力電圧(Vo)は一定に保たれる。しかし、第4図の構成
は、実際には映像信号1フイールド遅延回路(47)を構
成するために大容量のメモリ回路が必要となる問題があ
る。
FIG. 4 is a block diagram showing the operation principle of another conventional example disclosed in Japanese Patent Laid-Open Publication No. 57-99875. In FIG. 4, (47) is a delay circuit for delaying a video signal by one field. is there. In this embodiment, a video signal input (Vi) itself is converted to a video signal 1 by using a video signal 1 field delay circuit (47).
Since the configuration is such that the field delay occurs, the magnitude of the input signal of the variable gain amplifier (1) is proportional to the voltage value of the output of the one field integration circuit (3) without a time difference. Therefore, if the gain (Ga) of the variable gain amplifier (1) is selected so that Ga = 1 / (Vc) using the output (Vc) of the one-field integrating circuit (3) as a control voltage, the variable gain amplifier can be obtained. The output voltage (Vo) of (1) is kept constant. However, the configuration shown in FIG. 4 has a problem that a large-capacity memory circuit is required to actually constitute the video signal 1 field delay circuit (47).

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

従来の撮像像装置のフリツカー除去回路は以上のよう
に構成されているので、例えば第3図の従来例では、電
源周波数が50Hzであつて100Hzで明滅する放電灯に対し
ては効果はあるはずである。ところが実際の撮影におい
ては、電源周波数が、50Hzである場合には蛍光灯などの
照明では明るさが50Hzの周期でも変化する現象が観測さ
れる。この50Hzの明滅は、蛍光灯などの劣化によつて、
カソード両極の効率が均一でなくなることが原因となつ
て起こるものや、撮影する被写体が、蛍光灯等のカソー
ド両極から同じ光量を受けず、不均一に云い換えれば、
片方のカソードに偏つて照明されている場合に、各々の
カソードは50Hzで明滅していることが原因となつて起こ
るものである。
Since the flicker removal circuit of the conventional image pickup apparatus is configured as described above, for example, in the conventional example shown in FIG. 3, it should be effective for a discharge lamp that has a power supply frequency of 50 Hz and flickers at 100 Hz. It is. However, in actual shooting, when the power supply frequency is 50 Hz, a phenomenon in which the brightness changes even with a cycle of 50 Hz under illumination such as a fluorescent lamp is observed. The blinking of 50Hz is caused by deterioration of fluorescent lamps, etc.
What happens due to the non-uniform efficiency of the cathode bipolar, or the subject to be photographed does not receive the same amount of light from the cathode bipolar such as a fluorescent lamp, in other words, if it is uneven,
When one cathode is illuminated with a bias, each cathode is caused to blink at 50 Hz.

この、起50Hzの明滅は、NTSCのフイールド周波数であ
る60Hzとの間に10Hzのフリツカーを発生する。この10Hz
のフリツカー成分は、前述した20Hzのフリツカー成分に
比べると、程度は小さいが、周波数が低いため、視認性
が高く、目につくため、画像の品位を著しく劣化せしめ
るという問題点がある。
This flicker of 50 Hz generates a 10 Hz flicker between the NTSC field frequency of 60 Hz. This 10Hz
The flicker component has a lower frequency than the above-mentioned 20 Hz flicker component, but has a low frequency, so that the visibility is high and the image is noticeable.

また、第4図の従来例では、10Hzフリツカーも20Hzフ
リツカーとまつたく同一に補正される点においては効果
的ではあるが、映像信号1フイールド遅延回路を必要と
するため、充分な画像の品位を得るためには、大容量の
メモリを必要とし、装置を安価に構成することが困難で
あつた。
In addition, the conventional example shown in FIG. 4 is effective in that the 10 Hz flicker is also corrected to be exactly the same as the 20 Hz flicker, but requires a video signal 1 field delay circuit, so that sufficient image quality can be obtained. In order to obtain it, a large-capacity memory was required, and it was difficult to configure the device at low cost.

この発明は、上記のような問題点を解消するためにな
されたもので、10Hzフリツカーを効果的に補正して、な
おかつ装置を安価に構成できる撮像装置のフリツカー除
去回路を得ることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and has as its object to obtain a flicker removal circuit of an imaging apparatus which can effectively correct 10 Hz flicker and can configure the apparatus at low cost. .

〔課題を解決するための手段〕[Means for solving the problem]

この発明に係る撮像装置のフリッカー除去回路は、撮
像素子より得られる映像信号をフィールド期間を単位と
して積分する積分器、前記積分器からの出力を第1のフ
ィールド期間遅延させる第1の遅延手段、前記積分器か
らの出力と前記第1の遅延手段からの出力を比較する第
1の比較手段、第1のフィールド期間前のフリッカー成
分を補正する制御出力を演算する第1の演算手段、前記
積分器からの出力を第2のフィールド期間遅延させる第
2の遅延手段、前記積分器からの出力と前記第2の遅延
手段からの出力を比較する第2比較手段、第2のフィー
ルド期間前のフリッカー成分を補正する制御出力を演算
する第2演算手段、前記第1の比較手段からの出力と前
記第2の比較手段からの出力に基づいて、第1の演算手
段からの出力、第2の演算手段からの出力、または任意
の出力いずれかを選択する選択手段、前記選択手段の出
力に基づき補正する利得を変化させる利得可変増幅器を
具備したものである。
A flicker elimination circuit of the imaging apparatus according to the present invention includes: an integrator that integrates a video signal obtained from an imaging element in units of a field period; a first delay unit that delays an output from the integrator for a first field period; First comparing means for comparing the output from the integrator with the output from the first delay means; first calculating means for calculating a control output for correcting a flicker component before a first field period; Delay means for delaying the output from the integrator for a second field period, second comparison means for comparing the output from the integrator with the output from the second delay means, flicker before the second field period A second calculating means for calculating a control output for correcting the component, an output from the first calculating means based on an output from the first comparing means and an output from the second comparing means; The output from the computing means or any selection means for selecting the output either, is obtained by including a gain variable amplifier for varying the gain for correcting based on an output of said selection means.

また、積分器は撮像素子よりえられる映像信号を1フ
ィールド期間にわたって積分し、第1の遅延手段は前記
積分器からの出力を3フィールド期間遅延させ、第2の
遅延手段は前記積分器からの出力を6フィールド期間遅
延させたものである。
Further, the integrator integrates the video signal obtained from the image sensor over one field period, the first delay means delays the output from the integrator for three field periods, and the second delay means delays the output from the integrator. The output is delayed for six field periods.

〔作用〕[Action]

この発明における撮像装置のフリッカー除去回路は、
選択手段によって、第1のフィールド期間毎の相関があ
るときには、映像信号入力の積分器の第1のフィールド
期間前の出力のフリッカー成分を補正する第1の演算手
段からの出力によって利得可変増幅器の利得を調節し、
第2のフィールド期間毎の相関があるときには、映像信
号入力の積分器の第2のフィールド期間前の出力のフリ
ッカー成分を補正する第2の演算手段からの出力によっ
て利得可変増幅器の利得を調節し、また、第1のフィー
ルド期間もしくは第2のフィールド期間の相関の無いと
きには補正を行わないように作用する。
The flicker removal circuit of the imaging device according to the present invention includes:
When the selecting means has a correlation for each first field period, the output of the integrator of the video signal input from the first arithmetic means for correcting the flicker component of the output before the first field period is used to control the gain of the variable gain amplifier. Adjust the gain,
When there is a correlation every second field period, the gain of the variable gain amplifier is adjusted by the output from the second calculating means for correcting the flicker component of the output before the second field period of the video signal input integrator. Also, when there is no correlation between the first field period and the second field period, the correction is not performed.

さらに、第1のフィールド期間として、6フィール
ド、第2のフィールド期間として、3フィールドに対応
するように作用する。
Further, it works so as to correspond to six fields as the first field period and three fields as the second field period.

〔発明の実施例〕(Example of the invention)

以下この発明の一実施例を図について説明する。第1
図に於て(1)は映像信号入力(Vi)に対し出力電圧
(Vo)の利得を制御電圧(Vc)に因つて変化させる利得
可変増幅器、(3)は映像信号入力(Vi)の平均血を求
めるために映像信号入力(Vi)を1フイールド期間にわ
たつて積分する1フイールド積分回路、(41)(42)
(43)(44)(45)(46)は、1フイールド積分回路
(3)の出力(f0)を各々1フイールド期間遅延させる
遅延回路であつて、(f0)が映像信号入力(Vi)に対し
て1フイールド期間分遅延していることから、各々の出
力(a)(b)(c)(d)(e)(f1)は映像信号入
力(Vi)に対して各々、2,3,4,5,6,7フイールド期間分
遅延している。(21)(22)は加算手段であつて(21)
は(a)(b)(f0)の計3フイールドの、(22)は
(a)(b)(c)(d)(e)(f0)の計6フイール
ドの和を求める。(23)(24)は演算手段であつて、
(23)は、(b)と前記加算手段(21)の比率から映像
信号入力(Vi)の3フイールド前のフリツカー成分
(f3)を第3図の従来例と同様に f3=b−(a+b+f0)/3 として求め、(24)は、(e)と前記加算手段(22)の
比率から映像信号入力(Vi)の6フイールド前のフリツ
カー成分(f6)を f6=e+(a+b+c+d+e+f0)/6 として求める。演算手段(23)(24)は各々利得可変増
幅器(1)に対して利得可変増幅器(1)の利得(Ga)
を Ga=1/(1+f3) または、 Ga=1/(1+f6) とするような、制御電圧(Vc)を出力する。(51)(5
2)は、1フイールド積分回路(3)の出力時間に対す
る相関を検出するための比較手段、(53)(54)は切り
替え手段であつて(51)は3フイールド期間の時間差の
2信号(c)と(f0)との差が、一定以上ならば、切り
替え手段(53)を切り換え、(52)は6フイールド期間
の時間差の2信号(f0)と(f1)との差が一定以上なら
ば切り替え手段(54)を切り換える。
An embodiment of the present invention will be described below with reference to the drawings. First
In the figure, (1) is a variable gain amplifier that changes the gain of the output voltage (Vo) with respect to the video signal input (Vi) according to the control voltage (Vc), and (3) is the average of the video signal input (Vi). A one-field integration circuit for integrating a video signal input (Vi) over one field period to obtain blood; (41) (42)
(43) (44) (45) (46), shall apply in the delay circuit, each to one field period delays the output (f0) of one field integrating circuit (3), (f 0) is the video signal input (Vi) , Each output (a), (b), (c), (d), (e), and (f 1 ) is 2, 2 with respect to the video signal input (Vi), respectively. Delayed by 3,4,5,6,7 field periods. (21) and (22) are addition means (21)
Is the sum of three fields (a), (b) and (f 0 ), and (22) is the sum of six fields (a), (b), (c), (d), (e) and (f 0 ). (23) and (24) are arithmetic means,
(23) calculates the flicker component (f 3 ) three fields before the video signal input (Vi) from the ratio of (b) and the adding means (21) to f 3 = b− as in the conventional example of FIG. calculated as (a + b + f 0) / 3, (24) is, (e) and said adding means the ratio of the previous 6 fields of the video signal input (Vi) from (22) Furitsuka component (f 6) to f 6 = e + ( obtained as a + b + c + d + e + f 0) / 6. The operation means (23) and (24) each provide a gain (Ga) of the variable gain amplifier (1) for the variable gain amplifier (1).
Is output as a control voltage (Vc) such that Ga = 1 / (1 + f 3 ) or Ga = 1 / (1 + f 6 ). (51) (5
2) is comparison means for detecting a correlation with respect to the output time of the one-field integration circuit (3), (53) and (54) are switching means, and (51) is two signals (c) having a time difference of three field periods. ) and the difference between the (f 0), if certain level, switching the switching means (53), (52) the difference between the two signals in time difference 6 field periods (f 0) and (f 1) is constant If so, the switching means (54) is switched.

次にこの発明に依る実施例の動作について説明する。
第1図に於て、第3図の従来例と同様に1フイールオ積
分回路(3)は、テレビジヨン信号のフイールド周期の
始点でリセツトされ、映像信号入力(Vi)は1フイール
ド期間にわたつて積分される。1フイールド積分器
(3)の出力は、遅延回路(41)(42)(43)(44)
(45)(46)で遅延されるので、各々映像信号入力(V
i)に対して、1、2、3、4、5、6、7フイールド
前の映像信号入力(Vi)のフイールド毎の大きさの平均
値(f0)(a)(b)(c)(d)(e)(f1)を得
る。
Next, the operation of the embodiment according to the present invention will be described.
In FIG. 1, the one-field integration circuit (3) is reset at the start of the field cycle of the television signal, and the video signal input (Vi) is over one field period, as in the conventional example of FIG. Is integrated. The output of the one-field integrator (3) is a delay circuit (41) (42) (43) (44)
(45) Since it is delayed by (46), each video signal input (V
With respect to i), the average value (f 0 ) (a) (b) (c) of the size of each field of the video signal input (Vi) before 1, 2, 3, 4, 5, 6, and 7 fields (D) (e) (f 1 ) is obtained.

(f0)と(f1)はそれぞれ、映像信号入力(Vi)の平
均値が1フイールドと7フイールド遅れたものであるか
ら、この2信号の間には、 (7−1)/60=1/10〔秒〕 の時間差がある。また、(f0)と(c)は、同様に、1
フイールドと4フイールド遅れたものであるから、この
2信号の間には、 (4−1)/60=1/20〔秒〕 の時間差がある。
Since (f 0 ) and (f 1 ) have the average value of the video signal input (Vi) delayed by 1 field and 7 fields, respectively, there is a following equation between these two signals: (7-1) / 60 = There is a time difference of 1/10 [second]. (F 0 ) and (c) are similarly 1
Since the signal is delayed from the field by 4 fields, there is a time difference of (4-1) / 60 = 1/20 [sec] between the two signals.

映像信号入力(Vi)に10Hz周期で繰り返されているフ
リツカー成分が重畳している場合には、映像信号入力
(Vi)は、1/10〔秒〕毎に同じ大きさとなるから(f0
と(f1)の間には差が無い。
If a flicker component that is repeated at a period of 10 Hz is superimposed on the video signal input (Vi), the video signal input (Vi) becomes the same every 1/10 [second] (f 0 ).
There is no difference between and (f 1 ).

さらに映像信号入力(Vi)に20Hzの周期で繰り返され
ているフリツカー成分が重畳している場合には、映像信
号入力(Vi)は、1/20〔秒〕毎に同じ大きさとなるか
(f0)と(c)の間にも差が無く、かつ、(f0)と
(f1)の間にも差が無い。(f0)と(f1)との差が一定
値よりも小さければ、6フイールド比較(52)は、切り
換え回路(54)を第1図の上側に切り換えるように制御
信号(CP6)を出力し、それ以外では、切り換え回路(5
4)は固定値を出力する。映像信号人力(Vi)に重畳す
る時間変化分のうち20Hz周期で繰り返されているフリツ
カー成分または、10Hzの周期で繰り返されているフリツ
カー成分による変化の場合のみに(f0)と(f1)の差が
小さくなるので、この場合以外は、切り換え回路(54)
は、制御電圧(Vc)を固定値とし、利得可変増幅器
(1)の利得(Ga)は(Ga=1)に固定されるので20Hz
または10Hzの周期で変化する蛍光灯などの放電灯照明に
よるフリツカー以外の信号の変化に依つて利得が変化す
るといつた誤動作が起こらない。
Further, when a flicker component repeated at a cycle of 20 Hz is superimposed on the video signal input (Vi), the video signal input (Vi) becomes the same every 1/20 [second] (f There is no difference between ( 0 ) and (c), and there is no difference between (f 0 ) and (f 1 ). If the difference between (f 0 ) and (f 1 ) is smaller than a certain value, the 6-field comparison (52) switches the control signal (CP 6 ) to switch the switching circuit (54) to the upper side in FIG. Output, otherwise the switching circuit (5
4) outputs a fixed value. (F 0 ) and (f 1 ) only in the case of the change due to the flicker component repeated at a cycle of 20 Hz or the flicker component repeated at a cycle of 10 Hz in the time change superimposed on the video signal human power (Vi) Otherwise, the switching circuit (54)
Is 20 Hz because the control voltage (Vc) is fixed and the gain (Ga) of the variable gain amplifier (1) is fixed at (Ga = 1).
Or, when the gain changes due to a change in a signal other than flicker caused by illumination of a discharge lamp such as a fluorescent lamp which changes at a cycle of 10 Hz, a malfunction does not occur.

(f0)と(f1)との差が一定値よりも小さく、かつ、
(f0)と(c)との差が一定値よりも小さければ、3フ
イールド比較(51)は、切り換え回路(53)を第1図の
上側に切り換えるように制御信号(CP3)を出力し、制
御回路(Vc)として演算回路(23)の出力を選択し、そ
れ以外では、切り換え回路(53)は制御電圧(Vc)とし
て演算回路(24)の出力を選択する。映像信号入力(V
i)に重畳する時間変化分が20Hzの周期で繰り返されて
いるフリツカー成分による変化のみの場合には、(f0
と(c)の差が小さくなるので演算回路(23)の出力が
選択されるが、映像信号入力(Vi)に重畳する時間変化
分が10Hzの周期で繰り返されているフリツカー成分によ
る変化を含む場合には(f0)と(c)の差が大きくなり
演算回路(24)の出力が選択される様に設定されてい
る。
The difference between (f 0 ) and (f 1 ) is smaller than a certain value, and
If the difference between (f 0 ) and (c) is smaller than a certain value, the 3-field comparison (51) outputs the control signal (CP 3 ) so as to switch the switching circuit (53) to the upper side in FIG. Then, the output of the arithmetic circuit (23) is selected as the control circuit (Vc). Otherwise, the switching circuit (53) selects the output of the arithmetic circuit (24) as the control voltage (Vc). Video signal input (V
In the case where the time change superimposed on i) is only a change due to a flicker component repeated at a cycle of 20 Hz, (f 0 )
Since the difference between (c) and (c) becomes smaller, the output of the arithmetic circuit (23) is selected. In this case, the difference between (f 0 ) and (c) becomes large and the output of the arithmetic circuit (24) is selected.

演算回路(23)は映像信号入力(Vi)の3フイールド
前のフリツカー成分(f3)を補正して利得可変増幅器
(1)の利得(Ga)を(Ga=1/(1+f3))とする様な
制御電圧(Vc)を出力し、演算回路(24)は映像信号入
力(Vi)の6フィールド前のフリツカー成分(f6)を補
正して利得可変増幅器(1)の利得(Ga)を(Ga=1/
(1+f6))とするように制御電圧(Vc)を出力する。
従つて、映像信号入力(Vi)がフリツカー成分を有して
おりこのフリツカー成分が、20Hzの周期で変化する場合
には演算回路(23)の出力によつて利得可変増幅器
(1)はいままさに入力されている映像信号入力(Vi)
と同じ大きさである3フイールド前の映像信号のフリツ
カー成分(f3)をもとにフリツカーが補正されるよう利
得(Ga)を(Ga=1/(1+f3))とする様に調整し、映
像信号入力(Vi)がフリツカー成分を有しておりこのフ
リツカー成分が10Hzの周期で変化する成分を含む場合に
は演算回路(24)の出力によつて利得可変増幅器(1)
はいままさに入力されている映像信号入力(Vi)とおな
じ大きさである6フイールド前の映像信号のフリツカー
成分(f6)をもとにフリツカーが補正されるよう利得
(Ga)を(Ga=1/(1+(f6))とする様に調整する。
Gain of the operational circuit (23) correcting the gain variable amplifier 3 field before Furitsuka component of the video signal input (Vi) (f 3) is (1) a (Ga) and (Ga = 1 / (1 + f 3)) The control circuit (24) corrects the flicker component (f 6 ) six fields before the video signal input (Vi) and corrects the gain (Ga) of the variable gain amplifier (1). To (Ga = 1 /
(1 + f 6 )) to output the control voltage (Vc).
Therefore, when the video signal input (Vi) has a flicker component, and this flicker component changes at a cycle of 20 Hz, the variable gain amplifier (1) is immediately turned on by the output of the arithmetic circuit (23). Input video signal input (Vi)
The gain (Ga) is adjusted to (Ga = 1 / (1 + f 3 )) so that flicker is corrected based on the flicker component (f 3 ) of the video signal three fields before, which has the same size as that of. If the video signal input (Vi) has a flicker component and the flicker component includes a component that changes at a cycle of 10 Hz, the gain of the variable gain amplifier (1) is determined by the output of the arithmetic circuit (24).
The gain (Ga) is set to (Ga = 1) so that flicker is corrected based on the flicker component (f6) of the video signal six fields before, which is the same size as the video signal input (Vi) just input. Adjust to / (1+ (f6)).

結局、この実施例における撮像装置のフリツカー除去
回路では、映像信号入力(Vi)に10Hzで変化する成分の
フリツカーが含まれる場合には、映像信号入力(Vi)に
6フイールド毎の相関があることを検知してその6フイ
ールド前のフリツカー成分と同じ大きさのフリツカーを
除去するように動作し、映像信号入力(Vi)に10Hzで変
化する成分のフリツカーを含まず20Hzで変化する成分の
フリツカーのみが含まれる場合には、映像信号入力(V
i)に3フイールド毎の相関があることを検知してその
3フイールド前のフリツカー成分と同じ大きさのフリツ
カーを除去するように動作し、映像信号人力(Vi)の時
間変化に10Hzまたは20Hzで変化する成分のフリツカーが
含まれない場合には、映像信号入力(Vi)に6または3
フイールド毎に時間相関が無いことからこれを検知し
て、補正のための利得変化を行なわないように動作す
る。
As a result, in the flicker removing circuit of the image pickup apparatus according to this embodiment, when the flicker of the component that changes at 10 Hz is included in the video signal input (Vi), the video signal input (Vi) has a correlation every six fields. And operates to remove the flicker of the same size as the flicker component six fields before that, and only the flicker of the component that changes at 20 Hz without the flicker of the component that changes at 10 Hz in the video signal input (Vi) Is included, the video signal input (V
i) detects that there is a correlation every three fields, and operates to remove flicker of the same size as the flicker component three fields before the three fields. When flicker of the changing component is not included, 6 or 3 is applied to the video signal input (Vi).
Since there is no time correlation for each field, this is detected and an operation is performed so as not to perform a gain change for correction.

この実施例では、以上のようにして、映像信号入力
(Vi)中に含まれるフリツカーが、10Hz成分を含むとき
と、20Hz成分のみの時と、周期的なフリツカー成分を含
まないときとで、補正電圧を動的に切り換えることで、
10Hzフリツカーも20Hzフリツカーも同様に除去され、か
つ、画像の品位に悪影響を与えないシステムを実現して
いる。
In this embodiment, as described above, when the flicker included in the video signal input (Vi) includes the 10 Hz component, when the flicker includes only the 20 Hz component, and when the flicker does not include the periodic flicker component, By dynamically switching the correction voltage,
Both a 10Hz flicker and a 20Hz flicker are eliminated as well, and a system that does not adversely affect the image quality is realized.

なお上記実施例(第1図)に於ける点線で囲つた、加
算回路(21)、(22)、演算回路(23)、(24)、遅延
回路(41)、(42)、(43)、(44)、(45)、(4
6)、3フイールド比較回路(51)、6フイールド比較
回路(52)、切り換え回路(53)、(54)は、A/D変換
器とマイクロコンピユータおよびソフトウエアでも実現
可能であり、その様な構成にすることで装置をいつそう
安価に構成できる効果がある。
The addition circuits (21) and (22), the operation circuits (23) and (24), and the delay circuits (41), (42) and (43) surrounded by a dotted line in the above embodiment (FIG. 1). , (44), (45), (4
6) The three-field comparison circuit (51), the six-field comparison circuit (52), and the switching circuits (53) and (54) can be realized by an A / D converter, a microcomputer, and software. The configuration has an effect that the device can be configured at a lower cost at any time.

〔発明の効果〕 以上のようにこの発明によれば、大容量の画像メモリ
ーを用いることなく、映像信号中のフリッカーの有無、
周期的なフリッカーの種類に対応して、映像信号のを制
御できるので、画像メモリーによる画像の品位の劣化を
受けることなく、任意のフリッカー成分のみを除去する
ことができ、フリツカー成分以外で映像信号を誤って補
正する誤動作も防ぐことができる。
[Effects of the Invention] As described above, according to the present invention, the presence or absence of flicker in a video signal without using a large capacity image memory,
Since the video signal can be controlled according to the type of periodic flicker, it is possible to remove only an arbitrary flicker component without suffering image quality deterioration due to the image memory, and to remove the video signal other than the flicker component. Can be prevented from being erroneously corrected.

また、映像信号中の放電灯光源による10Hzフリッカー
も20Hzフリッカも同様に除去することができる。
In addition, 10 Hz flicker and 20 Hz flicker caused by the discharge lamp light source in the video signal can be similarly removed.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明の一実施例による撮像装置のフリツカ
ー除去回路を示すブロツク図、第2図は、一般家庭など
で多く用いられている蛍光灯などの放電灯照明の発光光
量の時間変化を示す模式図であつて電源周波数50Hzで点
灯されている場合の、撮像装置のフイールド周期と、発
光光量の関係を示している。第3図は従来の撮像装置の
フリツカー除去回路の構成例を示すブロツク図であり、
第4図は別の従来の撮像装置のフリツカー除去回路の構
成を示すブロツク図である。 図に於て、(1)は利得可変増幅器で映像信号入力(V
i)に対する出力電圧(Vo)の利得(Ga)を制御電圧(V
c)に依つて変化させる。 (3)は1フイールド積分回路で映像信号入力(Vi)を
1フイールド期間にわたつて積分する。(51)、(52)
は3または6フイールドの時間差の映像信号の大きさを
比較する比較回路、(53)、(54)は比較回路の結果に
依つて制御電圧(Vc)の求め方を切り換える切り換え回
路である。 なお、図中、同一符号は、同一または相当する部分を示
している。
FIG. 1 is a block diagram showing a flicker removing circuit of an image pickup apparatus according to an embodiment of the present invention, and FIG. 2 is a diagram showing a change over time of the amount of light emitted from a discharge lamp such as a fluorescent lamp which is widely used in general homes. FIG. 3 is a schematic diagram showing the relationship between the field cycle of the imaging apparatus and the amount of emitted light when the power is turned on at a power supply frequency of 50 Hz. FIG. 3 is a block diagram showing a configuration example of a flicker removal circuit of a conventional imaging apparatus.
FIG. 4 is a block diagram showing a configuration of a flicker removing circuit of another conventional image pickup apparatus. In the figure, (1) is a variable gain amplifier for inputting a video signal (V
The gain (Ga) of the output voltage (Vo) with respect to i) is controlled by the control voltage (V
Vary according to c). (3) is a one-field integration circuit for integrating the video signal input (Vi) over one field period. (51), (52)
Reference numerals 53 and 54 denote switching circuits for switching the method of obtaining the control voltage (Vc) depending on the result of the comparison circuit. In the drawings, the same reference numerals indicate the same or corresponding parts.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】撮像素子より得られる映像信号を入力し、
制御信号によって変化させて出力する利得可変増幅器を
有する撮像装置のフリッカー除去回路において、 撮像素子より得られる映像信号をフィールド期間を単位
として積分する積分器、 前記積分器からの出力を第1のフィールド期間遅延させ
る第1の遅延手段、 前記積分器からの出力と前記第1の遅延手段からの出力
を比較する第1の比較手段、 第1のフィールド期間前のフリッカー成分を補正する制
御出力を演算する第1の演算手段、 前記積分器からの出力を第2のフィールド期間遅延させ
る第2の遅延手段、 前記積分器からの出力と前記第2の遅延手段からの出力
を比較する第2比較手段、 第2のフィールド期間前のフリッカー成分を補正する制
御出力を演算する第2演算手段、 前記第1の比較手段からの出力と前記第2の比較手段か
らの出力に基づいて、第1の演算手段からの出力、第2
の演算手段からの出力、または任意の出力のいずれかを
選択する選択手段、 前記選択手段の出力に基づき補正する利得を変化させる
利得可変増幅器を具備することを特徴とする撮像装置の
フリッカー除去回路。
An image signal obtained from an image sensor is input,
A flicker elimination circuit of an image pickup apparatus having a variable gain amplifier that changes and outputs a signal according to a control signal, comprising: an integrator that integrates a video signal obtained from an image sensor in units of a field period; and outputs an output from the integrator to a first field. First delay means for delaying a period, first comparing means for comparing the output from the integrator with the output from the first delay means, calculating a control output for correcting a flicker component before a first field period. A first calculating means, a second delay means for delaying an output from the integrator for a second field period, a second comparing means for comparing an output from the integrator with an output from the second delay means A second calculating means for calculating a control output for correcting a flicker component before a second field period; an output from the first comparing means and the second comparing means; Based on the output from the output from the first calculating means, second
A flicker elimination circuit for an image pickup apparatus, comprising: a selection unit that selects either an output from the calculation unit or an arbitrary output; and a variable gain amplifier that changes a gain to be corrected based on the output of the selection unit. .
【請求項2】積分器は撮像素子より得られる映像信号を
1フィールド期間にわたって積分し、第1の遅延手段は
前記積分器からの出力を3フィールド期間遅延させ、第
2の遅延手段は前記積分器からの出力を6フィールド期
間遅延させることを特徴とする請求項1記載の撮像装置
のフリッカー除去回路。
2. An integrator integrates a video signal obtained from an image pickup device over one field period, a first delay means delays an output from the integrator for three field periods, and a second delay means integrates the integration. 2. The flicker elimination circuit according to claim 1, wherein an output from the detector is delayed for a period of six fields.
JP1065215A 1989-03-15 1989-03-15 Flicker removal circuit of imaging device Expired - Fee Related JP2807255B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1065215A JP2807255B2 (en) 1989-03-15 1989-03-15 Flicker removal circuit of imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1065215A JP2807255B2 (en) 1989-03-15 1989-03-15 Flicker removal circuit of imaging device

Publications (2)

Publication Number Publication Date
JPH02243065A JPH02243065A (en) 1990-09-27
JP2807255B2 true JP2807255B2 (en) 1998-10-08

Family

ID=13280467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1065215A Expired - Fee Related JP2807255B2 (en) 1989-03-15 1989-03-15 Flicker removal circuit of imaging device

Country Status (1)

Country Link
JP (1) JP2807255B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232746A (en) * 2001-01-30 2002-08-16 Toa Corp Flicker canceler

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59111476A (en) * 1982-12-17 1984-06-27 Nippon Hoso Kyokai <Nhk> Picture flicker eliminating system
JPS61120587A (en) * 1984-11-16 1986-06-07 Toshiba Corp Photoelectric converting device

Also Published As

Publication number Publication date
JPH02243065A (en) 1990-09-27

Similar Documents

Publication Publication Date Title
KR950009665B1 (en) Television camera
US6630953B1 (en) Flicker control imaging apparatus
KR20050075425A (en) Flicker reduction method, image pickup device, and flicker reduction circuit
US6657659B1 (en) Flicker compensation for cameras
JPH0795152B2 (en) Endoscope device
US20040001153A1 (en) Camera system
JP2807255B2 (en) Flicker removal circuit of imaging device
JP4519306B2 (en) Flicker remover
CN100440938C (en) A Method for Improving Auto Exposure in Low Light Conditions
JP2995887B2 (en) Flicker correction circuit
JP4269427B2 (en) Imaging apparatus and flicker correction circuit
JPH0620276B2 (en) Fluorescent light flickering correction circuit for solid-state TV cameras
JPH0748820B2 (en) Flicker removal circuit for imaging device
JP3477936B2 (en) Automatic exposure control device
JP4440562B2 (en) Video signal processing device
JP2000032352A (en) Video camera equipment
JP2547273B2 (en) Flicker removal circuit for imaging device
JPH02306777A (en) Commercial power supply frequency flicker elimination circuit in image pickup device
JPH02126777A (en) Flicker correcting device for solid-state television camera
JPH0470278A (en) Flicker removal circuit for image pickup device
KR950005399Y1 (en) Flicker phenomenon correction circuit of video camera
JPH0243397B2 (en)
JP3352086B2 (en) Imaging device
JP3607356B2 (en) Imaging device
JPH04309076A (en) Flicker decreasing method and its device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070724

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080724

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees