JP2808963B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2808963B2 JP2808963B2 JP4014916A JP1491692A JP2808963B2 JP 2808963 B2 JP2808963 B2 JP 2808963B2 JP 4014916 A JP4014916 A JP 4014916A JP 1491692 A JP1491692 A JP 1491692A JP 2808963 B2 JP2808963 B2 JP 2808963B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- semiconductor device
- metal
- transmission line
- specific resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に半導体装置に使用するパッケージの導体の構造に関す
る。
に半導体装置に使用するパッケージの導体の構造に関す
る。
【０００２】
【従来の技術】近年、半導体装置の動作周波数はますま
す広帯域化しており、このような高速動作を実現するた
めのパッケージの構造として、信号線として使われるパ
ッケージの導体をストリップライン，又はマイクロスト
リップライン構造で伝送線路を形成する方法が広く採用
されている。図４はこのような半導体装置の一例を示す
断面図、図５は図４の４分の１を示す平面図（ただし、
キャップ，半導体チップ，ボンディングワイヤーは省
略），図６はセラミック基板１上にマイクロストリップ
ライン構造で伝送線路を形成した構造を示す断面図であ
る。絶縁体２は誘電率の低いポリイミドを使用し、導体
３としてはＣｕが使われている。伝送線路を形成してい
る導体部分は、例えば特性インピーダンスを５０Ωに固
定すると、絶縁体２の厚さＴ，導体の幅Ｗ，導体の厚さ
ｔ，導体と導体の間隔Ｓは一義的に決まってくる。一
方、図４に示すピングリッドアレイパッケージでは外側
の外部リード１５と内側の外部リード１６とでは導体部
分の長さが異なり、外側の外部リード１５に接続されて
いる導体部分の方が長い。
す広帯域化しており、このような高速動作を実現するた
めのパッケージの構造として、信号線として使われるパ
ッケージの導体をストリップライン，又はマイクロスト
リップライン構造で伝送線路を形成する方法が広く採用
されている。図４はこのような半導体装置の一例を示す
断面図、図５は図４の４分の１を示す平面図（ただし、
キャップ，半導体チップ，ボンディングワイヤーは省
略），図６はセラミック基板１上にマイクロストリップ
ライン構造で伝送線路を形成した構造を示す断面図であ
る。絶縁体２は誘電率の低いポリイミドを使用し、導体
３としてはＣｕが使われている。伝送線路を形成してい
る導体部分は、例えば特性インピーダンスを５０Ωに固
定すると、絶縁体２の厚さＴ，導体の幅Ｗ，導体の厚さ
ｔ，導体と導体の間隔Ｓは一義的に決まってくる。一
方、図４に示すピングリッドアレイパッケージでは外側
の外部リード１５と内側の外部リード１６とでは導体部
分の長さが異なり、外側の外部リード１５に接続されて
いる導体部分の方が長い。
【０００３】
【発明が解決しようとする課題】この従来の半導体装置
では、伝送線路を形成する導体部分の導体の幅，厚さは
一定であるため、その導体部分の導通抵抗は、長さが長
い方が高い。各信号線で導通抵抗が異なると、パッケー
ジに入ってきた信号電圧の電圧降下量が異なり、半導体
チップに到達する信号電圧にバラツキを生じ、半導体装
置が動作しないという問題を生じた。この問題を避ける
ため長さの長い導体の幅を広くして全体として導通抵抗
のバラツキを少なくすれば、伝送線路を形成しなくな
り、従って導体部分の全長にわたって特性インピーダン
スを一定（例えば５０Ω）にすることができなくなり、
高速動作が必要な半導体装置を高速動作させることがで
きなかった。
では、伝送線路を形成する導体部分の導体の幅，厚さは
一定であるため、その導体部分の導通抵抗は、長さが長
い方が高い。各信号線で導通抵抗が異なると、パッケー
ジに入ってきた信号電圧の電圧降下量が異なり、半導体
チップに到達する信号電圧にバラツキを生じ、半導体装
置が動作しないという問題を生じた。この問題を避ける
ため長さの長い導体の幅を広くして全体として導通抵抗
のバラツキを少なくすれば、伝送線路を形成しなくな
り、従って導体部分の全長にわたって特性インピーダン
スを一定（例えば５０Ω）にすることができなくなり、
高速動作が必要な半導体装置を高速動作させることがで
きなかった。
【０００４】
【課題を解決するための手段】本発明は、パッケージの
絶縁体中または絶縁体上に複数の導体または伝送線路を
形成してなる半導体装置において、導体が、固有抵抗値
が異なる少くとも２種類以上の金属で形成されているこ
とを特徴とする。また、伝送線路を形成している導体部
分の長さの長い導体部分は固有抵抗値の低い金属で形成
され、長さの短い導体部分は固有抵抗値の高い金属で形
成されていることを特徴とする。
絶縁体中または絶縁体上に複数の導体または伝送線路を
形成してなる半導体装置において、導体が、固有抵抗値
が異なる少くとも２種類以上の金属で形成されているこ
とを特徴とする。また、伝送線路を形成している導体部
分の長さの長い導体部分は固有抵抗値の低い金属で形成
され、長さの短い導体部分は固有抵抗値の高い金属で形
成されていることを特徴とする。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１の実施例を示す平面図（なお、
この図は全体の４分の１を示し、キャップ，半導体チッ
プ，ボンディングワイヤーは図示していない）である。
絶縁体２はポリイミドであり、その上に導体３，４，
４′がマイクロストリップライン構造で形成されてい
る。長さの長い導体３は固有抵抗値の低いＣｕで形成さ
れ、長さの短い導体４，４′は固有抵抗値の高いＡｕで
形成されている。このようにすることにより導通抵抗の
バラツキを少くできる。このような構造は各導体を選択
的にメッキまたは蒸着することによって容易に実現でき
る。
る。図１は本発明の第１の実施例を示す平面図（なお、
この図は全体の４分の１を示し、キャップ，半導体チッ
プ，ボンディングワイヤーは図示していない）である。
絶縁体２はポリイミドであり、その上に導体３，４，
４′がマイクロストリップライン構造で形成されてい
る。長さの長い導体３は固有抵抗値の低いＣｕで形成さ
れ、長さの短い導体４，４′は固有抵抗値の高いＡｕで
形成されている。このようにすることにより導通抵抗の
バラツキを少くできる。このような構造は各導体を選択
的にメッキまたは蒸着することによって容易に実現でき
る。
【０００６】図２は本発明の第２の実施例を示す平面図
で、導体部分のみを示してある。１本の導体を固有抵抗
値の低いＣｕと高いＡｕで形成してある。このようにす
ると導体を１つの金属で形成する第１の実施例に比べ更
に導通抵抗のバラツキを少くできる。ＣｕとＡｕの固有
抵抗値の範囲で任意に導通抵抗を変えることができる。
このような導体を形成する金属例として表１のような金
属がある。
で、導体部分のみを示してある。１本の導体を固有抵抗
値の低いＣｕと高いＡｕで形成してある。このようにす
ると導体を１つの金属で形成する第１の実施例に比べ更
に導通抵抗のバラツキを少くできる。ＣｕとＡｕの固有
抵抗値の範囲で任意に導通抵抗を変えることができる。
このような導体を形成する金属例として表１のような金
属がある。
【０００７】
【表１】
【０００８】また、金属に不純物を入れ固有抵抗値を上
げてもよい。例えばＣｕにＰを０．０１５％入れること
により、固有抵抗値を１．３倍にすることができる。
げてもよい。例えばＣｕにＰを０．０１５％入れること
により、固有抵抗値を１．３倍にすることができる。
【０００９】このような導体を形成する金属は、ポリイ
ミド等の絶縁体への拡散を防ぐため図３のようにバリヤ
ーメタルを形成してもよい。図３は導体としてＣｕを使
った場合であるが、ＮｉおよびＡｕのバリヤーメタルが
形成されている。
ミド等の絶縁体への拡散を防ぐため図３のようにバリヤ
ーメタルを形成してもよい。図３は導体としてＣｕを使
った場合であるが、ＮｉおよびＡｕのバリヤーメタルが
形成されている。
【００１０】第１および第２の実施例は導体がマイクロ
ストリップライン構造で伝送線路を形成する場合である
が、ストリップライン構造であっても全く同様である。
また、伝送線路を形成しない場合であっても、導通抵抗
の高い導体には固有抵抗値の低い金属を用い、導通抵抗
の低い導体には固有抵抗値の高い金属を用いることによ
って、同様の効果を得ることができる。
ストリップライン構造で伝送線路を形成する場合である
が、ストリップライン構造であっても全く同様である。
また、伝送線路を形成しない場合であっても、導通抵抗
の高い導体には固有抵抗値の低い金属を用い、導通抵抗
の低い導体には固有抵抗値の高い金属を用いることによ
って、同様の効果を得ることができる。
【００１１】また、以上の実施例で、ボンディングワイ
ヤー長の長さが異なる場合はボンディングワイヤーの導
通抵抗にバラツキを生じるため、本実施例で各導体の導
通抵抗をボンディングワイヤーの導通抵抗のバラツキが
吸収できるように選ぶこともできる。
ヤー長の長さが異なる場合はボンディングワイヤーの導
通抵抗にバラツキを生じるため、本実施例で各導体の導
通抵抗をボンディングワイヤーの導通抵抗のバラツキが
吸収できるように選ぶこともできる。
【００１２】
【発明の効果】以上説明したように本発明は、導体とし
て固有抵抗値の異なる２種類以上の金属を使用すること
により、導通抵抗値のバラツキを極力少なくでき、従っ
て半導体装置の動作不良をなくすことができる。特に信
号線になる導体が伝送線路を形成する場合には、導体の
長さの長い部分に固有抵抗値の低い金属を使い、長さの
短い部分には固有抵抗値の高い金属を使うことによって
伝送線路を形成したままで導通抵抗値のバラツキを極力
少なくすることができ、従って高速動作する半導体装置
の動作不良をなくすことができる。
て固有抵抗値の異なる２種類以上の金属を使用すること
により、導通抵抗値のバラツキを極力少なくでき、従っ
て半導体装置の動作不良をなくすことができる。特に信
号線になる導体が伝送線路を形成する場合には、導体の
長さの長い部分に固有抵抗値の低い金属を使い、長さの
短い部分には固有抵抗値の高い金属を使うことによって
伝送線路を形成したままで導通抵抗値のバラツキを極力
少なくすることができ、従って高速動作する半導体装置
の動作不良をなくすことができる。
【図１】本発明の第１の実施例の平面図である。
【図２】本発明の第２の実施例を示す導体のみを描いた
平面図である。
平面図である。
【図３】本発明で導体と絶縁体の間にバリヤーメタルを
設けた例を示す断面図である。
設けた例を示す断面図である。
【図４】従来の半導体装置の断面図である。
【図５】従来の半導体装置の平面図である。
【図６】図４におけるマイクロストリップライン構造を
示す断面図である。
示す断面図である。
１ セラミック基板 ２ 絶縁体 ３，５ 導体（Ｃｕ） ４，４′，６ 導体（Ａｕ） ７ バリヤーメタル（Ｎｉ） ８ 導体（Ａｕ） ７ バリヤーメタル（Ｎｉ） ８ バリヤーメタル（Ａｕ） ９ グランド層 １１ キャップ １２ 半導体チップ １３ ボンディングワイヤー １４ スルーホール １５ 外側の外部リード １６ 内側の外部リード
Claims (1)
- 【請求項１】 パッケージの導体の少なくとも一部が伝
送線路を形成してなる半導体装置において、伝送線路を
形成している導体部分の長さの長い導体部分は固有抵抗
値の低い金属で形成され、長さの短い導体部分は固有抵
抗値の高い金属で形成されていることを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4014916A JP2808963B2 (ja) | 1992-01-30 | 1992-01-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4014916A JP2808963B2 (ja) | 1992-01-30 | 1992-01-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206123A JPH05206123A (ja) | 1993-08-13 |
| JP2808963B2 true JP2808963B2 (ja) | 1998-10-08 |
Family
ID=11874291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4014916A Expired - Lifetime JP2808963B2 (ja) | 1992-01-30 | 1992-01-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808963B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2765885B2 (ja) * | 1988-11-14 | 1998-06-18 | 新光電気工業株式会社 | 窒化アルミニウム回路基板及びその製造方法 |
-
1992
- 1992-01-30 JP JP4014916A patent/JP2808963B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05206123A (ja) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6544880B1 (en) | Method of improving copper interconnects of semiconductor devices for bonding | |
| JP2601867B2 (ja) | 半導体集積回路実装基板、その製造方法および半導体集積回路装置 | |
| EP0431205A1 (en) | Multifunction ground plane | |
| JP2507476B2 (ja) | 半導体集積回路装置 | |
| US6204555B1 (en) | Microwave-frequency hybrid integrated circuit | |
| JP2808963B2 (ja) | 半導体装置 | |
| JP3341588B2 (ja) | 高周波集積回路 | |
| JPH0563454A (ja) | 半導体装置 | |
| JP2954562B2 (ja) | 超伝導平面回路及びその製造方法 | |
| CN100517691C (zh) | 芯片互连结构及系统 | |
| JP2005327903A (ja) | 半導体装置 | |
| JP2543894B2 (ja) | 半導体集積回路装置 | |
| JPS59130455A (ja) | Ｍｏｓトランジスタ集積回路 | |
| JP2507485B2 (ja) | 半導体集積回路装置 | |
| JP2000501566A (ja) | クロストークが低減された集積抵抗ネットワーク | |
| KR102894168B1 (ko) | 다중 전도 스킨 영역을 구비한 본딩 와이어 및 이를 포함하는 반도체 패키지 | |
| US7265443B2 (en) | Wire bonded semiconductor device having low inductance and noise | |
| JPH0464467B2 (ja) | ||
| JPH0594993A (ja) | 半導体素子 | |
| JP2507483B2 (ja) | フィルムキャリアを用いた半導体集積回路装置 | |
| US6855624B1 (en) | Low-loss on-chip transmission line for integrated circuit structures and method of manufacture | |
| JPH04239106A (ja) | インダクタンス素子 | |
| JPH0828392B2 (ja) | 半導体集積回路装置 | |
| JPS61194744A (ja) | 半導体装置 | |
| JPS60143638A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980630 |