JP2808988B2 - メモリーｉｃ試験システム - Google Patents
メモリーｉｃ試験システムInfo
- Publication number
- JP2808988B2 JP2808988B2 JP4163680A JP16368092A JP2808988B2 JP 2808988 B2 JP2808988 B2 JP 2808988B2 JP 4163680 A JP4163680 A JP 4163680A JP 16368092 A JP16368092 A JP 16368092A JP 2808988 B2 JP2808988 B2 JP 2808988B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- memory
- computer
- semiconductor substrate
- redundancy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000002950 deficient Effects 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 18
- 238000004891 communication Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 102200091804 rs104894738 Human genes 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体試験装置に関し、
特にメモリーＩＣの試験システムに関する。
特にメモリーＩＣの試験システムに関する。
【０００２】
【従来の技術】従来の半導体基板上に形成されたメモリ
ーＩＣの試験システムでは、まずメモリーＩＣの不良セ
ル部を冗長予備セル部に置換するための予備の電気的試
験を行う。メモリーＩＣの不良セル部を予備のセル部に
置換するには、メモリーＩＣ上の選択されたヒューズ配
線をレーザで切断して、不良セル部のアドレスを記憶さ
せておき、不良セル部へのアクセスを発見して、予備セ
ルをアクセスさせるという方法をとっているが、この予
備の電気的試験では半導体基板上の各メモリーＩＣの不
良セル部を検出し、それを予備のセル部に冗長するため
に切断する必要のあるヒューズ配線の選択を行い、同時
に各半導体基板上の良品ＩＣの数と冗長を必要とするＩ
Ｃの数を検出しプリンタ出力する。その後レーザでヒュ
ーズ配線を切断し、最終の電気的試験を行い各半導体基
板上の良品ＩＣの数を検出しプリンタ出力する。
ーＩＣの試験システムでは、まずメモリーＩＣの不良セ
ル部を冗長予備セル部に置換するための予備の電気的試
験を行う。メモリーＩＣの不良セル部を予備のセル部に
置換するには、メモリーＩＣ上の選択されたヒューズ配
線をレーザで切断して、不良セル部のアドレスを記憶さ
せておき、不良セル部へのアクセスを発見して、予備セ
ルをアクセスさせるという方法をとっているが、この予
備の電気的試験では半導体基板上の各メモリーＩＣの不
良セル部を検出し、それを予備のセル部に冗長するため
に切断する必要のあるヒューズ配線の選択を行い、同時
に各半導体基板上の良品ＩＣの数と冗長を必要とするＩ
Ｃの数を検出しプリンタ出力する。その後レーザでヒュ
ーズ配線を切断し、最終の電気的試験を行い各半導体基
板上の良品ＩＣの数を検出しプリンタ出力する。
【０００３】最終の電気的試験が終わった後、プリンタ
出力された予備の電気的試験の試験結果である良品ＩＣ
の数と冗長を必要とするＩＣの数、及び最終の電気的試
験の試験結果である良品ＩＣの数を用いて演算を行い、
各半導体基板の冗長率を算出する。冗長率とは予備の電
気的試験で冗長が必要と判定されたＩＣのうちヒューズ
配線の切断により良品ＩＣとなった割合を示す。
出力された予備の電気的試験の試験結果である良品ＩＣ
の数と冗長を必要とするＩＣの数、及び最終の電気的試
験の試験結果である良品ＩＣの数を用いて演算を行い、
各半導体基板の冗長率を算出する。冗長率とは予備の電
気的試験で冗長が必要と判定されたＩＣのうちヒューズ
配線の切断により良品ＩＣとなった割合を示す。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来のメモリーＩＣの試験システムでは、メモリーＩＣの
冗長成功率をモニタするのにプリンタ出力された予備の
電気的試験の試験結果の値と、最終の電気的試験の試験
結果の値とを、半導体基板毎に比較することで計算する
ので人為的な工数が増大する、及び計算ミスが起き易い
という問題点があった。
来のメモリーＩＣの試験システムでは、メモリーＩＣの
冗長成功率をモニタするのにプリンタ出力された予備の
電気的試験の試験結果の値と、最終の電気的試験の試験
結果の値とを、半導体基板毎に比較することで計算する
ので人為的な工数が増大する、及び計算ミスが起き易い
という問題点があった。
【０００５】
【課題を解決するための手段】本発明の要旨は、半導体
基板上のメモリーの不良回路を予備回路に置換する要否
を検査する予備的電気的試験を行うＩＣ試験装置及びプ
ローバと、置換の必要なメモリーに対して所定の置換処
置を実施した後にメモリー最終電気的試験を行うＩＣ試
験装置及びプローバとを備えたメモリーＩＣ試験システ
ムにおいて予備的電気的試験の試験結果と最終電気的試
験の試験結果を収集して、この収集された試験結果を基
に各半導体基板上のメモリーの冗長成功率を算出するコ
ンピュータと、これらの装置を電気的に結ぶ通信ケーブ
ルとを備えたことである。
基板上のメモリーの不良回路を予備回路に置換する要否
を検査する予備的電気的試験を行うＩＣ試験装置及びプ
ローバと、置換の必要なメモリーに対して所定の置換処
置を実施した後にメモリー最終電気的試験を行うＩＣ試
験装置及びプローバとを備えたメモリーＩＣ試験システ
ムにおいて予備的電気的試験の試験結果と最終電気的試
験の試験結果を収集して、この収集された試験結果を基
に各半導体基板上のメモリーの冗長成功率を算出するコ
ンピュータと、これらの装置を電気的に結ぶ通信ケーブ
ルとを備えたことである。
【０００６】
【発明の作用】予備的電気試験が実施されると、その結
果は通信ケーブルを介してコンピュータに保存され、最
終電気試験の結果も通信ケーブルを介してコンピュータ
に送られる。したがって、コンピュータが冗長成功率を
計算する。
果は通信ケーブルを介してコンピュータに保存され、最
終電気試験の結果も通信ケーブルを介してコンピュータ
に送られる。したがって、コンピュータが冗長成功率を
計算する。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１実施例に係るメモリーＩＣ試験
システムを示すブロック図である。図２はコンピュータ
の処置手順を示すフローチャートである。この試験シス
テムでは予備の電気的試験用ＩＣ試験装置１から通信ケ
ーブル６を通して、各半導体基板の予備の電気的試験の
試験結果である良品ＩＣの数と冗長を必要とするＩＣの
数をコンピュータ５に転送し、コンピュータ５の記憶媒
体に記憶させる。
る。図１は本発明の第１実施例に係るメモリーＩＣ試験
システムを示すブロック図である。図２はコンピュータ
の処置手順を示すフローチャートである。この試験シス
テムでは予備の電気的試験用ＩＣ試験装置１から通信ケ
ーブル６を通して、各半導体基板の予備の電気的試験の
試験結果である良品ＩＣの数と冗長を必要とするＩＣの
数をコンピュータ５に転送し、コンピュータ５の記憶媒
体に記憶させる。
【０００８】次にその半導体基板上の冗長を必要とする
ＩＣのヒューズ配線をレーザで切断し、不良セル部を予
備セル部に置換可能にする。
ＩＣのヒューズ配線をレーザで切断し、不良セル部を予
備セル部に置換可能にする。
【０００９】その後、最終の電気的試験用ＩＣ試験装置
３から通信ケーブル６を通して、各半導体基板の最終の
電気的試験の試験結果である良品ＩＣの数をコンピュー
タ５に転送する。コンピュータ５はこのとき受信した最
終の電気的試験の良品ＩＣの数と予備の電気的試験で得
られた良品ＩＣの数、冗長を必要とするＩＣの数とを用
いて次のような演算を自動的に行い冗長率を計算する。 （冗長率）＝｛（最終の電気的試験の良品ＩＣの数）−
（予備の電気的試験の良品ＩＣの数）｝／（冗長を必要
とするＩＣの数） コンピュータ５で計算された冗長率は最終の電気的試験
終了後、プリンタ出力され、技術者はこの冗長率を見て
ヒューズ配線の切断が正確に行われているかを確認す
る。
３から通信ケーブル６を通して、各半導体基板の最終の
電気的試験の試験結果である良品ＩＣの数をコンピュー
タ５に転送する。コンピュータ５はこのとき受信した最
終の電気的試験の良品ＩＣの数と予備の電気的試験で得
られた良品ＩＣの数、冗長を必要とするＩＣの数とを用
いて次のような演算を自動的に行い冗長率を計算する。 （冗長率）＝｛（最終の電気的試験の良品ＩＣの数）−
（予備の電気的試験の良品ＩＣの数）｝／（冗長を必要
とするＩＣの数） コンピュータ５で計算された冗長率は最終の電気的試験
終了後、プリンタ出力され、技術者はこの冗長率を見て
ヒューズ配線の切断が正確に行われているかを確認す
る。
【００１０】技術者はこの冗長率が低い場合、ヒューズ
配線の切断装置を調査したり、メモリーＩＣの不良解析
を行う。したがって、人手による計算が不要になり、効
率的に生産を管理できる。
配線の切断装置を調査したり、メモリーＩＣの不良解析
を行う。したがって、人手による計算が不要になり、効
率的に生産を管理できる。
【００１１】図３は本発明の第２実施例に係るメモリー
ＩＣ試験システムを示すブロック図であり、図４はコン
ピュータ５の処理手順を示すフローチャートである。
ＩＣ試験システムを示すブロック図であり、図４はコン
ピュータ５の処理手順を示すフローチャートである。
【００１２】この試験システムでは予備の電気的試験の
試験結果である良品ＩＣの数と、冗長を必要とするＩＣ
の数、及び冗長を必要とするＩＣの半導体基板上の配置
座標をプローバ２からコンピュータ５へ転送し記憶媒体
に記憶させる。ヒューズ配線切断後、最終の電気的試験
の良品ＩＣの数と半導体基板上のＩＣの配置座標を、プ
ローバ４からコンピュータ５に転送し、コンピュータ５
にて冗長率を計算すると共に、予備の電気的試験で冗長
が必要と判定されたメモリーＩＣの半導体基板上の配置
座標と、最終の電気的試験で良品とならなかったメモリ
ーＩＣの半導体基板上の配置座標を比較して、同じ配置
座標があればその配置座標をコンピュータ５に記憶し、
冗長率をプリンタ出力するときに一緒にプリンタ出力す
る。
試験結果である良品ＩＣの数と、冗長を必要とするＩＣ
の数、及び冗長を必要とするＩＣの半導体基板上の配置
座標をプローバ２からコンピュータ５へ転送し記憶媒体
に記憶させる。ヒューズ配線切断後、最終の電気的試験
の良品ＩＣの数と半導体基板上のＩＣの配置座標を、プ
ローバ４からコンピュータ５に転送し、コンピュータ５
にて冗長率を計算すると共に、予備の電気的試験で冗長
が必要と判定されたメモリーＩＣの半導体基板上の配置
座標と、最終の電気的試験で良品とならなかったメモリ
ーＩＣの半導体基板上の配置座標を比較して、同じ配置
座標があればその配置座標をコンピュータ５に記憶し、
冗長率をプリンタ出力するときに一緒にプリンタ出力す
る。
【００１３】技術者はこの配置座標を参照して半導体基
板上のメモリーＩＣを調査し、不良原因の解析をするこ
とができる。
板上のメモリーＩＣを調査し、不良原因の解析をするこ
とができる。
【００１４】
【発明の効果】以上説明したように本発明は、予備の電
気的試験の試験結果を通信ケーブルを通して自動的にコ
ンピュータに記憶させ、最終の電気的試験の結果も同様
に通信ケーブルを通して自動的にコンピュータに転送
し、コンピュータで自動的に各半導体基板の冗長率を算
出し、プリンタ出力させることで技術者が各半導体基板
の冗長率を迅速かつ定常的に知ることができる。これに
よりヒューズ配線切断装置の異常を迅速かつ定常的に監
視することができ、ＩＣの異常についても迅速に処理で
きる。
気的試験の試験結果を通信ケーブルを通して自動的にコ
ンピュータに記憶させ、最終の電気的試験の結果も同様
に通信ケーブルを通して自動的にコンピュータに転送
し、コンピュータで自動的に各半導体基板の冗長率を算
出し、プリンタ出力させることで技術者が各半導体基板
の冗長率を迅速かつ定常的に知ることができる。これに
よりヒューズ配線切断装置の異常を迅速かつ定常的に監
視することができ、ＩＣの異常についても迅速に処理で
きる。
【図１】本発明の第１実施例のブロック図である。
【図２】第１実施例のコンピュータの処理手順を示すフ
ローチャートである。
ローチャートである。
【図３】本発明の第２実施例のブロック図である。
【図４】第２実施例のコンピュータの処理手順を示すフ
ローチャートである。
ローチャートである。
１ 予備の電気的試験用ＩＣ試験装置 ２ プローバ ３ 最終電気試験用ＩＣ試験装置 ４ プローバ ５ コンピュータ ６ 通信ケーブル
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 27/10 ４９１ Ｈ０１Ｌ 21/82 Ｔ Ｇ０１Ｒ 31/28 Ｂ (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/82 G01R 31/26 G01R 31/28 G11C 29/00 303
Claims (1)
- 【請求項１】 半導体基板上のメモリーの不良回路を予
備回路に置換する要否を検査する予備的電気的試験を行
うＩＣ試験装置及びプローバと、置換の必要なメモリー
に対して所定の置換処置を実施した後にメモリー最終電
気的試験を行うＩＣ試験装置及びプローバとを備えたメ
モリーＩＣ試験システムにおいて予備的電気的試験の試
験結果と最終電気的試験の試験結果を収集して、この収
集された試験結果を基に各半導体基板上のメモリーの冗
長成功率を算出するコンピュータと、これらの装置を電
気的に結ぶ通信ケーブルとを備えたことを特徴とするメ
モリーＩＣ試験システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4163680A JP2808988B2 (ja) | 1992-05-29 | 1992-05-29 | メモリーｉｃ試験システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4163680A JP2808988B2 (ja) | 1992-05-29 | 1992-05-29 | メモリーｉｃ試験システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05335420A JPH05335420A (ja) | 1993-12-17 |
| JP2808988B2 true JP2808988B2 (ja) | 1998-10-08 |
Family
ID=15778562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4163680A Expired - Fee Related JP2808988B2 (ja) | 1992-05-29 | 1992-05-29 | メモリーｉｃ試験システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808988B2 (ja) |
-
1992
- 1992-05-29 JP JP4163680A patent/JP2808988B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05335420A (ja) | 1993-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5568408A (en) | Automatic repair data editing system associated with repairing system for semiconductor integrated circuit device | |
| US7117057B1 (en) | Yield patrolling system | |
| US6522161B2 (en) | Method and apparatus for properly disabling high current parts in a parallel test environment | |
| US11385284B2 (en) | Test system and test method | |
| KR100310498B1 (ko) | 분배데이터처리망을갖는불량해석방법 | |
| JP3111931B2 (ja) | 検査結果解析装置及び解析方法並びに解析プログラムを記録した記録媒体 | |
| US20040092049A1 (en) | Fabrication method of semiconductor integrated circuit device and testing method | |
| WO2006025140A1 (ja) | 半導体集積回路装置およびその検査方法、半導体ウエハ、およびバーンイン検査装置 | |
| JP2808988B2 (ja) | メモリーｉｃ試験システム | |
| KR100190921B1 (ko) | 다이내믹 번인 장비의 엠비티(monitoring burn-in tester) | |
| US5805606A (en) | Cache module fault isolation techniques | |
| JP2822738B2 (ja) | 半導体ｉｃの検査方法 | |
| US6975945B2 (en) | System and method for indication of fuse defects based upon analysis of fuse test data | |
| JPS6246542A (ja) | ウエ−ハテストシステム | |
| JPH04313084A (ja) | 半導体テストシステム | |
| US20060143550A1 (en) | Methods and systems for semiconductor defect detection | |
| JP5573638B2 (ja) | 情報処理装置及びその作動方法 | |
| JP3326546B2 (ja) | コンピュータシステムの故障検知方法 | |
| JPH11330184A (ja) | ウエハテスト方法 | |
| JP2001165987A (ja) | 半導体装置の内部配線断線検出方法 | |
| JPH0730068A (ja) | 半導体記憶装置 | |
| CN100388453C (zh) | 半导体缺陷侦测方法与系统 | |
| CN118471306A (zh) | 存储器内建自测试方法、装置、设备及介质 | |
| KR960005100B1 (ko) | 온라인 인킹(InKing)방법 | |
| JP2024121449A (ja) | 状態監視装置、状態監視システム、状態監視方法および状態監視方法のプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |