JP2809967B2 - Digital AM transmitter - Google Patents
Digital AM transmitterInfo
- Publication number
- JP2809967B2 JP2809967B2 JP5062302A JP6230293A JP2809967B2 JP 2809967 B2 JP2809967 B2 JP 2809967B2 JP 5062302 A JP5062302 A JP 5062302A JP 6230293 A JP6230293 A JP 6230293A JP 2809967 B2 JP2809967 B2 JP 2809967B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- bit
- switching power
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplitude Modulation (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、中波ラジオ放送などに
使用される中波送信機をディジタル化したディジタルA
M送信機に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital A
M transmitter.
【0002】[0002]
【従来の技術】従来のディジタルAM送信機について、
図6の回路構成図で説明する。2. Description of the Related Art For a conventional digital AM transmitter,
This will be described with reference to the circuit configuration diagram of FIG.
【0003】61は入力端で、入力端61から音声信号
Aが入力される。入力された音声信号Aは、A/Dコン
バータ62に加えられ、例えば12ビットのディジタル
信号に変換される。この場合、ディジタル信号は12ビ
ットの2進符号(20、21、22、……211)で表
現され、ディジタル信号は各ビット毎に並列に符号器6
3に加えられる。An input terminal 61 receives a voice signal A from the input terminal 61. The input audio signal A is applied to the A / D converter 62, and is converted into, for example, a 12-bit digital signal. In this case, the digital signal is represented by a 12-bit binary code (2 0 , 2 1 , 2 2 ,..., 2 11 ), and the digital signal is converted into an encoder 6 in parallel for each bit.
Added to 3.
【0004】符号器63は、12ビットの2進符号に対
応する4095個(#1〜#4095)の出力端を有し
ており、それらの出力端のうち、ディジタル信号のビッ
トで定まる所定の出力端から信号が出力される。The encoder 63 has 4095 (# 1 to # 4095) output terminals corresponding to a 12-bit binary code, and among these output terminals, a predetermined signal determined by bits of a digital signal. A signal is output from the output terminal.
【0005】例えば、2進符号の20ビットが1の場合
(10進表示で1)、1個の出力端#1から1が出力さ
れる。また、21ビットが1の場合(10進表示で
2)、2個の出力端#2、#3から1が出力される。そ
して、22ビットが1の場合(10進表示で4)、4個
の出力端#4〜#7から1が出力される。[0005] For example, if 2 0 bit of the binary code is 1 (1 in decimal), from one output terminal # 1 1 is output. Also, if the 2 1 bit is 1 (decimal 2), two output terminals # 2, and # 3 1 it is output. When 2 2 bit is 1 (4 decimal), the four output terminals # 4 to # 7 1 is output.
【0006】したがって、音声信号のレベルが小さい場
合には、番号の小さい出力端から1が出力され、そし
て、音声信号のレベルが大きくなるにつれて番号の大き
い出力端からも1が出力されるようになる。Therefore, when the level of the audio signal is low, 1 is output from the output terminal having the lower number, and 1 is output from the output terminal having the higher number as the level of the audio signal increases. Become.
【0007】また、符号器63の出力端には、それぞれ
搬送波切替器64(#1〜#4095)が接続され、各
搬送波切替器64はスイッチング電力増幅器65(#1
〜#4095)に接続される。The output terminals of the encoder 63 are connected to carrier wave switches 64 (# 1 to # 4095), respectively. Each carrier wave switch 64 is connected to a switching power amplifier 65 (# 1).
To # 4095).
【0008】なお、搬送波切替器64は符号器63の出
力端から出力1が加えられると、ON状態になる。When the output 1 is applied from the output terminal of the encoder 63, the carrier switch 64 is turned on.
【0009】一方、66は搬送波信号Cの入力端で、入
力端66から入力された搬送波信号Cは、分配器67で
スイッチング電力増幅器65と等しい数の4095個に
分割され、前記搬送波切替器64に加えられる。そし
て、ON状態にある搬送波切替器64を通してスイッチ
ング電力増幅器65に加えられる。On the other hand, reference numeral 66 denotes an input terminal of the carrier signal C. The carrier signal C inputted from the input terminal 66 is divided into 4095 equal to the number of switching power amplifiers 65 by the distributor 67, and the carrier switch 64 Is added to Then, it is applied to the switching power amplifier 65 through the carrier switch 64 in the ON state.
【0010】スイッチング電力増幅器65に加えられた
搬送波信号Cは増幅され、合成器68に加えられる。合
成器68は、各スイッチング電力増幅器65(#1〜#
4095)に個別に接続される一次巻線(#1〜#40
95)と、各一次巻線と個別に結合し互いが直列に接続
される二次巻線(#1〜#4095)とで構成されてい
る。The carrier signal C applied to switching power amplifier 65 is amplified and applied to combiner 68. The combiner 68 includes a switching power amplifier 65 (# 1 to ##).
4095) and the primary windings (# 1 to # 40)
95) and secondary windings (# 1 to # 4095) individually coupled to each primary winding and connected in series with each other.
【0011】したがって、複数のスイッチング電力増幅
器65のうち、動作状態にあるスイッチング電力増幅器
の出力が合成器68で合成される。合成された出力は帯
域フィルタ69でAM変調波AMとなり、出力端70か
ら出力される。Therefore, among the plurality of switching power amplifiers 65, the outputs of the operating switching power amplifiers are combined by the combiner 68. The combined output becomes an AM modulated wave AM by the bandpass filter 69 and is output from the output terminal 70.
【0012】[0012]
【発明が解決しようとする課題】上記した従来のディジ
タルAM送信機は、高効率で高性能という特徴がある
が、次のような欠点がある。The conventional digital AM transmitter described above is characterized by high efficiency and high performance, but has the following disadvantages.
【0013】例えば、符号器は複数の出力端を有してい
るが、番号の大きい出力端からは音声信号のレベルが大
きい場合しか出力されない。これに対し、番号の小さい
出力端は、音声信号のレベルが小さい場合でも、また大
きい場合でも出力される。したがって、番号の小さい出
力端の方が頻繁に出力される。For example, although the encoder has a plurality of output terminals, an output terminal having a large number outputs only when the level of the audio signal is large. On the other hand, an output terminal having a small number is output even when the level of the audio signal is low or high. Therefore, the output terminal with the smaller number is output more frequently.
【0014】このため、番号の小さい符号器の出力端に
接続されるスイッチング電力増幅器は、番号の大きい符
号器の出力端に接続されるスイッチング電力増幅器に比
し、動作する時間が長くなる。For this reason, the switching power amplifier connected to the output terminal of the encoder having the lower number has a longer operating time than the switching power amplifier connected to the output terminal of the encoder having the higher number.
【0015】ところで、中波ラジオ送信機のような大電
力送信機では、通常、同一電力の複数個の増幅器を並列
に接続して構成される。したがって、電力増幅器によっ
て動作する時間が不均一になると、特定の電力増幅器が
早く故障してしまい、信頼性のバランスに問題が発生す
る。By the way, a high-power transmitter such as a medium-wave radio transmitter is usually constructed by connecting a plurality of amplifiers having the same power in parallel. Therefore, if the operation times of the power amplifiers become uneven, a particular power amplifier will fail quickly, causing a problem in the balance of reliability.
【0016】本発明は、上記の欠点を解決するもので、
スイッチング電力増幅器が平均して動作するディジタル
AM送信機を提供することを目的とする。The present invention solves the above drawbacks,
It is an object of the present invention to provide a digital AM transmitter in which a switching power amplifier operates on average.
【0017】[0017]
【課題を解決するための手段】本発明のディジタルAM
送信機は、音声信号をディジタル化したディジタル信号
が入力され、ディジタル信号の全てあるいは一部のビッ
トに対応した数の出力端から動作信号を出力される符号
化手段と、この符号化手段の出力端にそれぞれ接続さ
れ、かつ、前記音声信号で変調される搬送波信号を増幅
する複数のスイッチング電力増幅器と、この複数のスイ
ッチング電力増幅器のうち、前記動作信号が出力される
前記符号化手段の出力端に接続され、搬送波信号を増幅
するスイッチング電力増幅器の出力を合成する合成器と
を具備したディジタルAM送信機において、前記ディジ
タル信号の全てあるいは一部のビットと、この全てある
いは一部のビットに対応する数から信号が出力される前
記符号化手段の出力端との組み合わせを変更するための
クロック信号を生成するクロック発生器と、前記クロッ
ク信号が加えられるカウンタとを設け、前記ディジタル
信号の全てあるいは一部のビットとこの全てあるいは一
部のビットに対応する数から信号が出力される前記符号
化手段の出力端との組み合わせを、前記ディジタル信号
の全てあるいは一部のビットと前記カウンタのビットと
の組み合わせで決定している。DISCLOSURE OF THE INVENTION Digital AM of the present invention
The transmitter has a coding means for receiving a digital signal obtained by digitizing a voice signal and outputting an operation signal from a number of output terminals corresponding to all or some bits of the digital signal, and an output of the coding means. A plurality of switching power amplifiers respectively connected to the terminals and amplifying a carrier signal modulated by the audio signal; and an output terminal of the encoding means, out of the plurality of switching power amplifiers, for outputting the operation signal. And a combiner for combining the outputs of the switching power amplifiers for amplifying the carrier signal, wherein all or some of the bits of the digital signal and all or some of the bits To change the combination with the output end of the encoding means from which a signal is output
A clock generator for generating a clock signal;
A counter to which a digital signal is applied,
All or some bits of the signal and all or one
The code whose signal is output from a number corresponding to the bits of the part
The combination with the output end of the
All or a part of the bit and the bit of the counter
The combination is determined.
【0018】[0018]
【作用】上記の構成によれば、音声信号をディジタル化
したディジタル信号の全てあるいは一部のビットと、こ
のビットに対応する数から信号が出力される符号化手段
の出力端との組み合わせが、前記全てあるいは一部のビ
ットと時間の経過とで決定される。According to the above arrangement, the combination of all or some bits of the digital signal obtained by digitizing the audio signal and the output terminal of the encoding means for outputting a signal from the number corresponding to the bit is: It is determined by all or some of the bits and the passage of time.
【0019】したがって、符号化手段の出力端にそれぞ
れ接続され、音声信号で変調される搬送波信号を増幅す
る複数のスイッチング電力増幅器のうち、実際に動作す
るスイッチング電力増幅器は、入力するディジタル信号
のレベルのみによって一義的に決定せず、各スイッチン
グ電力増幅器とも動作する時間が均等化する。Therefore, among the plurality of switching power amplifiers respectively connected to the output terminal of the encoding means and amplifying the carrier signal modulated by the voice signal, the switching power amplifier which actually operates is the level of the input digital signal. The operation time is not uniquely determined only by each of the switching power amplifiers, and the operation time of each switching power amplifier is equalized.
【0020】この結果、動作するスイッチング電力増幅
器の発熱量が少なくなり、信頼性が向上する。As a result, the amount of heat generated by the operating switching power amplifier is reduced, and the reliability is improved.
【0021】[0021]
【実施例】本発明の一実施例について、図1の回路構成
図を参照して説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described with reference to the circuit diagram of FIG.
【0022】11は音声信号の入力端で、入力端11か
ら音声信号が入力される。入力された音声信号はA/D
コンバータ12に加えられ、12ビットのディジタル信
号に変換される。したがって、ディジタル信号は12ビ
ットの2進符号(20、21、22、……211)で表
現される。このディジタル信号は各ビット毎に並列に符
号器13に加えられる。An audio signal input terminal 11 receives an audio signal from the input terminal 11. The input audio signal is A / D
The signal is applied to a converter 12 and converted into a 12-bit digital signal. Therefore, the digital signal is represented by a 12-bit binary code (2 0 , 2 1 , 2 2 ,..., 2 11 ). This digital signal is applied to the encoder 13 in parallel for each bit.
【0023】符号器13は、12ビットの2進符号に対
応する4095個(#1〜#4095)の出力端を有し
ており、それらの出力端のうち、ディジタル信号の値、
すなわちディジタル信号のビットの全てまたは一部の値
で定まる所定の数の出力端から信号が出力される。The encoder 13 has 4095 (# 1 to # 4095) output terminals corresponding to a 12-bit binary code, and among these output terminals, the digital signal value ,
That is, a signal is output from a predetermined number of output terminals determined by the values of all or part of the bits of the digital signal .
【0024】例えば、2進符号の20ビットが1の場合
(10進表示で1)は、1個の出力端#1から1が出力
される。また、21ビットが1の場合(10進表示で
2)は、2個の出力端#2、#3から1が出力される。
そして、22ビットが1の場合(10進表示で4)は、
4個の出力端#4〜#7から1が出力される。[0024] For example, if 2 0 bit of the binary code is 1 (decimal 1) from one output terminal # 1 1 is output. Also, if the 2 1 bit is 1 (2 in decimal) is two output terminals # 2, and # 3 1 is output.
When 2 2 bit is 1 (4 decimal) is
1 is output from the four output terminals # 4 to # 7.
【0025】したがって、音声信号のレベルが小さい場
合には、下位のビットが1になるので番号の小さい方の
出力端から1が出力される。そして、音声信号のレベル
が大きくなるにつれて、上位のビットが1になるので番
号の大きい出力端からも1が出力されるようになる。Therefore, when the level of the audio signal is low, the lower bit becomes 1, and 1 is output from the output terminal with the smaller number. Then, as the level of the audio signal increases, the higher-order bit becomes 1, so that 1 is output from the output terminal having the larger number.
【0026】そして、符号器13の出力端は可変符号器
14に接続される。なお、可変符号器14の動作につい
ては後で説明するが、可変符号器14は、符号器13の
出力端に対応してそれぞれ4095個(#1〜#409
5)の入力端と出力端を有している。そして、可変符号
器14の出力端は、それぞれ各別に搬送波切替器15
(#1〜#4095)に接続され、搬送波切替器15は
同様に各別にスイッチング電力増幅器16(#1〜#4
095)に接続されている。The output end of the encoder 13 is connected to the variable encoder 14. Although the operation of the variable encoder 14 will be described later, 4095 variable encoders 14 (# 1 to # 409) correspond to the output terminals of the encoder 13.
5) It has an input terminal and an output terminal. The output ends of the variable encoders 14 are respectively connected to the carrier switching units 15.
(# 1 to # 4095), and the carrier switching unit 15 similarly switches the switching power amplifiers 16 (# 1 to # 4).
095).
【0027】なお、搬送波切替器15は、可変符号器1
4から出力が加えられるとON状態となるように設定さ
れる。The carrier switch 15 is a variable encoder 1
4 is set to be ON when an output is applied.
【0028】搬送波切替器15やスイッチング電力増幅
器16などは、各実施例において、それぞれ複数個で構
成されているが、搬送波切替器15やスイッチング電力
増幅器16などの表現は、必ずしもこれら複数個を総称
するものではなく、特定の1個あるいは複数個を表現す
る場合でも、搬送波切替器15あるいはスイッチング電
力増幅器16と表現して説明する。In each of the embodiments, the carrier switching unit 15 and the switching power amplifier 16 are composed of a plurality of units. However, the expression of the carrier switching unit 15 and the switching power amplifier 16 and the like is not necessarily a generic term for these units. However, even when one or more specific ones are expressed, the description will be made with the carrier wave switch 15 or the switching power amplifier 16 being expressed.
【0029】また、17は搬送波信号の入力端で、入力
端17から入力される搬送波信号は、分配器18でスイ
ッチング電力増幅器16と等しい数の4095個に分割
され、それぞれ前記搬送波切替器15に加えられる。そ
して、ON状態にある搬送波切替器15からスイッチン
グ電力増幅器16に加えられ増幅される。増幅された信
号は合成器19に加えられる。なお、スイッチング電力
増幅器16の構成や動作については、米国特許第4,5
80,111に記載されているので説明は省略する。Reference numeral 17 denotes an input terminal of the carrier signal. The carrier signal input from the input terminal 17 is divided into 4095 equal to the number of the switching power amplifiers 16 by the distributor 18, and each of them is transmitted to the carrier switch 15. Added. Then, the carrier is switched from the carrier switch 15 in the ON state to the switching power amplifier 16 and amplified. The amplified signal is applied to the synthesizer 19. The configuration and operation of the switching power amplifier 16 are described in US Pat.
80, 111, and the description is omitted.
【0030】合成器19は、各スイッチング電力増幅器
16に個別に接続される一次巻線(#1〜#4095)
と、各一次巻線に個別に結合され互いが直列に接続され
る二次巻線(#1〜#4095)とで構成されている。
したがって、複数のスイッチング電力増幅器16のう
ち、動作状態にあるスイッチング電力増幅器16の出力
が合成器19で合成される。このとき、動作状態にある
スイッチング電力増幅器16の数はディジタル信号のビ
ットの全てまたは一部の値に対応している。したがっ
て、合成された出力は、A/Dコンバータ12出力に対
応し帯域フィルタ20でAM変調波となり、出力端21
から出力される。The combiner 19 includes primary windings (# 1 to # 4095) individually connected to each switching power amplifier 16.
And secondary windings (# 1 to # 4095) individually coupled to each primary winding and connected in series.
Therefore, of the plurality of switching power amplifiers 16, the outputs of the switching power amplifiers 16 in the operating state are combined by the combiner 19. At this time, it is operating
The number of switching power amplifiers 16 depends on the digital signal
Corresponding to all or some of the values of the Accordingly
Thus, the combined output corresponds to the output of the A / D converter 12.
In response, the signal is converted into an AM modulated wave by the bandpass filter 20, and the output terminal 21
Output from
【0031】ここで、上記の符号器13や可変符号器1
4などの動作について、図2の回路構成図を参照して説
明する。Here, the above-described encoder 13 and variable encoder 1
Operations such as 4 will be described with reference to the circuit configuration diagram of FIG.
【0032】図2で、図1と対応させると211が音声
信号の入力端11、そして、212がA/Dコンバータ
12、213が符号器13、214が可変符号器14、
215が搬送波切替器15、216がスイッチング電力
増幅器16、にそれぞれ対応する。In FIG. 2, corresponding to FIG. 1, 211 is the input terminal 11 of the audio signal, 212 is the A / D converter 12, 213 is the encoder 13, 214 is the variable encoder 14,
215 corresponds to the carrier switching unit 15 and 216 corresponds to the switching power amplifier 16, respectively.
【0033】なお、図1の実施例では、音声信号は12
ビットのディジタル信号に変換されているが、図2で
は、説明の都合上、4ビット(20、21、22、
23)のディジタル信号に変換されたものとして説明す
る。Note that, in the embodiment of FIG.
It has been converted into a digital signal of bits, in FIG. 2, for convenience of explanation, 4 bits (2 0, 2 1, 2 2,
2 3) will be described as being converted into a digital signal.
【0034】したがって、A/Dコンバータ212は4
個の出力端(#1〜#4)を持ち、この出力端は符号器
213に接続される。Therefore, the A / D converter 212 has 4
The output terminals (# 1 to # 4) are connected to the encoder 213.
【0035】符号器213は、4個の入力端(#1〜#
4)と、15個の出力端(#1〜#15)とを有し、各
入力端(#1〜#4)と各出力端(#1〜#15)との
間にバッファアンプ(B1〜B15)が接続されてい
る。The encoder 213 has four input terminals (# 1 to ##).
4) and 15 output terminals (# 1 to # 15), and a buffer amplifier (B1) between each input terminal (# 1 to # 4) and each output terminal (# 1 to # 15). To B15) are connected.
【0036】例えば、20ビットに対応する入力端#1
には1個のバッファアンプB1が、そして、21ビット
に対応する入力端#2には2個のバッファアンプB2、
B3が、22ビットに対応する入力端#3には4個のバ
ッファアンプB4〜B7が、さらに、23ビットに対応
する入力端#4には8個のバッファアンプB8〜15が
接続され、これらのバッファアンプは出力端(#1〜#
15)にそれぞれ接続されている。[0036] For example, input # 1 corresponding to 2 0 bit
And one buffer amplifier B1 is, the, the input terminal # 2 corresponding to the 2 1 bit two buffer amplifiers B2,
B3 is, the input terminal # 3 corresponding to the 2 2 bit four buffer amplifiers B4 to B7, further to the input terminal # 4 corresponding to the 2 3 bit is connected to eight buffer amplifiers B8~15 , These buffer amplifiers have output terminals (# 1 to #
15).
【0037】また、符号器213の15個の出力端(#
1〜#15)は可変符号器214、例えばマトリックス
状スイッチSWの入力端(#1〜#15)に接続され
る。マトリックス状スイッチSWは入力端と同数の出力
端(#1〜#15)を有している。そして、マトリック
ス状スイッチSWを構成する入力端と出力端は、縦方向
および横方向に交差するマトリックスの交点を通して接
続される。なお、入力端と出力端を接続する交点は、例
えばクロック発生器CLが発生するクロック信号によっ
て移動するように構成される。The fifteen output terminals of the encoder 213 (#
1 to # 15) are connected to input terminals (# 1 to # 15) of a variable encoder 214, for example, a matrix switch SW. The matrix switch SW has the same number of output terminals (# 1 to # 15) as the input terminals. The input terminal and the output terminal of the matrix switch SW are connected through an intersection of the matrix crossing in the vertical and horizontal directions. The intersection connecting the input terminal and the output terminal is configured to move by, for example, a clock signal generated by the clock generator CL.
【0038】例えば、ある時刻t=nでは○印の交点が
接続状態にあり、それから一定時間が経過した時刻t=
n+1では□印の交点が、さらに一定時間が経過したt
=n+2の時刻では△印の交点が接続状態となるように
制御される。For example, at a certain time t = n, the intersection of the mark ○ is in a connected state, and at a time t =
In the case of n + 1, the intersection of the □ mark indicates that t
At the time of = n + 2, control is performed such that the intersection of the triangle mark is in the connected state.
【0039】したがって、図の例ではクロック信号の立
上がりごとに、接続状態にある交点が右方向に順に移動
する。Therefore, in the example shown in the figure, each time the clock signal rises, the intersections in the connected state move rightward in order.
【0040】例えば入力端#1は、時間の経過とともに
出力端#1から#2、#3…と順に接続され、また、入
力端#2は、時間の経過とともに出力端#2から#3、
#4…と順に接続される。For example, the input terminal # 1 is connected to the output terminals # 1 to # 2, # 3... In order with the passage of time, and the input terminal # 2 is connected to the output terminals # 2 to # 3,
# 4... Are sequentially connected.
【0041】また、マトリックス状スイッチSWの出力
端は、それぞれ搬送波切替器215(#1〜#15)に
接続される。この搬送波切替器215は、マトリックス
状スイッチSWの出力端から出力が加えられた時にON
状態となる。そして、図1で説明したように搬送波切替
器215がON状態にある期間、搬送波切替器215
(#1〜#15)を通して、搬送波信号Cがスイッチン
グ電力増幅器216に加えられ増幅される。なお、スイ
ッチング電力増幅器216で増幅された搬送波信号C
が、その後、合成されAM変調波に変換されることは図
1の場合と同様である。The output terminals of the matrix switches SW are connected to carrier wave switches 215 (# 1 to # 15). The carrier switch 215 is turned on when an output is applied from the output terminal of the matrix switch SW.
State. Then, as described with reference to FIG. 1, while the carrier switch 215 is in the ON state, the carrier switch 215
Through (# 1 to # 15), the carrier signal C is added to the switching power amplifier 216 and amplified. The carrier signal C amplified by the switching power amplifier 216
Is then combined and converted into an AM modulated wave, as in the case of FIG.
【0042】上記した構成によれば、音声信号のレベル
が一定で、符号器213から信号が出力される出力端が
例え同一であっても、マトリックス状スイッチSWから
信号が出力される出力端は時間の経過とともに変化す
る。According to the above configuration, even if the level of the audio signal is constant and the output terminal from which the signal is output from the encoder 213 is the same, the output terminal from which the signal is output from the matrix switch SW is It changes over time.
【0043】このため、入力する音声信号に変化がなく
ても、マトリックス状スイッチSWの出力端に接続する
スイッチング電力増幅器は均等に動作状態となり、1つ
のスイッチング電力増幅器が集中して動作することがな
い。したがって、各スイッチング電力増幅器の信頼性の
バランスがよくなり、また、信頼性も向上する。Therefore, even if there is no change in the input audio signal, the switching power amplifiers connected to the output terminal of the matrix switch SW operate uniformly, and one switching power amplifier may operate in a concentrated manner. Absent. Therefore, the balance of the reliability of each switching power amplifier is improved, and the reliability is also improved.
【0044】ここで、図2の符号器213と可変符号器
214の構成を、EP−ROM(イレイザブル・プログ
ラマブル・リード・オンリ・メモリ)を用いて実現した
実施例について、図3を参照して説明する。Here, an embodiment in which the configurations of the encoder 213 and the variable encoder 214 of FIG. 2 are realized using an EP-ROM (erasable programmable read only memory) will be described with reference to FIG. explain.
【0045】図3で、図2と対応させると311が音声
信号の入力端211に、そして、312がA/Dコンバ
ータ212、EP−ROM300が符号器213と可変
符号器214に、また、315が搬送波切替器215、
316がスイッチング電力増幅器216にそれぞれ対応
する。また、301は搬送波信号源、302はクロック
発生器で、それぞれ図2の搬送波信号源C、クロック発
生器CLに対応している。また、303は15進カウン
タである。なお、図3の動作については、図2と重複す
る部分については詳細な説明は省略する。3, 311 corresponds to the audio signal input terminal 211, 312 corresponds to the A / D converter 212, EP-ROM 300 corresponds to the encoder 213 and the variable encoder 214, and 315 corresponds to FIG. Is the carrier switch 215,
Reference numerals 316 correspond to the switching power amplifiers 216, respectively. Reference numeral 301 denotes a carrier signal source, and 302 denotes a clock generator, which correspond to the carrier signal source C and the clock generator CL in FIG. 2, respectively. Reference numeral 303 denotes a 15-digit counter. In the operation of FIG. 3, a detailed description of the same parts as those of FIG. 2 will be omitted.
【0046】先ず、クロック発生器302から、図4
(a)のような一連のクロック信号が発生する。このク
ロック信号は、15進カウンタ303に加えられ15進
の信号に変換される。First, from the clock generator 302, FIG.
A series of clock signals as shown in FIG. This clock signal is applied to a decimal counter 303 and converted into a decimal signal.
【0047】15進カウンタ303は、4個のビット端
子(ビット0〜ビット3)を有し、ビット0端子から図
4(e)、また、ビット1端子から図4(d)、ビット
2端子から図4(c)、ビット3端子から図4(b)の
ような信号が出力される。なお、以下の説明では15進
カウンタ303の各ビット端子の出力など高いレベルを
「1」、低いレベルを「0」で表示する。The decimal counter 303 has four bit terminals (bit 0 to bit 3), from the bit 0 terminal to FIG. 4 (e), from the bit 1 terminal to FIG. 4 (c), and a signal as shown in FIG. 4 (b) is output from the bit 3 terminal. In the following description, a high level such as the output of each bit terminal of the decimal counter 303 is indicated by “1”, and a low level is indicated by “0”.
【0048】上記した4個のビット端子(ビット0〜ビ
ット3)の出力は、EP−ROM300の入力端子A0
〜A3に供給される。The outputs of the four bit terminals (bit 0 to bit 3) are input to the input terminal A0 of the EP-ROM 300.
To A3.
【0049】また、入力端311から加えられる音声信
号は、A/Dコンバータ312で例えば12ビットのデ
ィジタル信号に変換される。しかし、図3でも図2の場
合と同様に、説明の都合から4ビット(20、21、2
2、23)のディジタル信号に変換されるものとして説
明する。The audio signal supplied from the input terminal 311 is converted by the A / D converter 312 into, for example, a 12-bit digital signal. However, in FIG. 3, as in the case of FIG. 2, 4 bits (2 0 , 2 1 , 2
2, 2 3) is described as being converted into a digital signal.
【0050】したがって、A/Dコンバータ312は4
個の出力端(#1〜#4)を持ち、この出力端はEP−
ROM300の入力端子A4〜A7に接続される。Therefore, the A / D converter 312
Output terminals (# 1 to # 4).
Connected to input terminals A4 to A7 of ROM 300.
【0051】なお、EP−ROM300は、入力端子や
出力端子をそれぞれ例えば16個づつ有しているが、図
3の場合、入力端子はうち8個A0〜A7が使用され、
出力端子はうち15個D0〜D14が使用される。The EP-ROM 300 has, for example, 16 input terminals and 16 output terminals, respectively. In FIG. 3, eight input terminals A0 to A7 are used.
Of these, 15 output terminals D0 to D14 are used.
【0052】なお、EP−ROM300は、実際に入力
が加えられる入力端子の組み合わせによって、信号が出
力される出力端子の組み合わせを一義的に設定できる素
子で、実施例の場合、例えば図5のように設定される。The EP-ROM 300 is an element that can uniquely set a combination of output terminals from which a signal is output by a combination of input terminals to which an input is actually applied. In the case of the embodiment, for example, as shown in FIG. Is set to
【0053】図5は、組み合わせの一部を表示したもの
で、横方向のA0〜A7はEP−ROM300(図3)
の入力端子A0〜A7に、また、D0〜D14はEP−
ROM300(図3)の出力端子D0〜D14に対応し
ている。また、縦方向は15進カウンタ303の計数値
で、カウンタの計数値は0〜14を順に繰り返してい
る。FIG. 5 shows a part of the combination. A0 to A7 in the horizontal direction are shown in EP-ROM 300 (FIG. 3).
Input terminals A0 to A7, and D0 to D14 are EP-
This corresponds to the output terminals D0 to D14 of the ROM 300 (FIG. 3). The vertical direction is the count value of the decimal counter 303, and the count value of the counter repeats 0 to 14 in order.
【0054】したがって、図5では、15進カウンタ3
03の4個のビット端子とディジタル信号に変換された
音声信号の各ビットとの組み合わせで、EP−ROM3
00のどの出力端子D0〜D14から信号が出力される
かが示されている。なお、各出力端子D0〜D14のう
ちで、「1」が出力のある状態でを示す。Therefore, in FIG.
The combination of the four bit terminals No. 03 and each bit of the audio signal converted into a digital signal makes the EP-ROM 3
The output terminals D0 to D14 of the 00 indicate which signals are output. Note that, among the output terminals D0 to D14, "1" indicates a state where there is an output.
【0055】ディジタル化された音声信号の出力がない
場合、即ち、入力端子A4〜A7に入力がない場合は、
15進カウンタ303の係数値、即ち、入力端子A0〜
A3への入力の如何に関係なく、どの出力端子D0〜D
14にも信号が出力されない。When there is no output of the digitized audio signal, that is, when there is no input at the input terminals A4 to A7,
The coefficient value of the decimal counter 303, that is, the input terminals A0 to A0
Regardless of the input to A3, which output terminal D0-D
No signal is also output to 14.
【0056】次に、音声信号の20ビットに出力がある
場合、即ち、入力端子A4に入力がある場合、この場合
は15進カウンタ303の係数値が0のとき1個の出力
端子D0に「1」が出力され、15進カウンタ303の
係数値が増加するごとに出力される出力端子が右方向に
移動する。Next, when there is output to the 2 0 bit of the audio signal, i.e., if there is an input to the input terminal A4, to one output terminal D0 when the coefficient value in this case is 15-ary counter 303 is 0 “1” is output, and the output terminal that is output each time the coefficient value of the decimal counter 303 increases moves rightward.
【0057】また、音声信号の21ビットに出力がある
場合、即ち、入力端子A5に入力がある場合、この場合
は15進カウンタ303の係数値が0のとき2個の出力
端子例えばD1、D2に「1」が出力され、15進カウ
ンタ303の係数値が増加するごとに出力される出力端
子は2つが組みの状態で右方向に移動する。[0057] Further, when there is output to the 2 1 bit audio signal, i.e., if there is an input to the input terminal A5, 2 pieces of output terminals example D1 when the coefficient value in this case is 15-ary counter 303 is 0, "1" is output to D2, and the output terminal that is output each time the coefficient value of the decimal counter 303 increases moves rightward in a state of two pairs.
【0058】なお、「1」が出力される出力端子はD1
4からD0に戻る。The output terminal from which "1" is output is D1
Return to D0 from 4.
【0059】また、音声信号の22ビットに出力がある
場合、即ち、入力端子A6に入力がある場合、この場合
は15進カウンタ303の係数値が0のとき4個の出力
端子例えばD3〜D6に「1」が出力され、15進カウ
ンタ303の係数値が増加するごとに出力される出力端
子は4つが組みの状態で右方向に順に移動する。[0059] Further, when there is output to the 2 2 bit of the audio signal, i.e., if there is an input to the input terminal A6, the coefficient value in this case is 15-ary counter 303 is four output terminals example D3~ when 0 “1” is output to D6, and the output terminals that are output each time the coefficient value of the decimal counter 303 increases move rightward in a four-group state.
【0060】最後に、音声信号の23ビットに出力があ
る場合、即ち、入力端子A7に入力がある場合、この場
合は15進カウンタ303の係数値が0のとき8個の出
力端子例えばD7〜D14に「1」が出力され、15進
カウンタ303の係数値が増加するごとに出力される出
力端子は8つが組みの状態で右方向に順に移動する。と
ころで、ディジタル化された音声信号に、同時に複数ビ
ットに出力がある場合、例えば、音声信号の21ビット
と22ビットとに出力がある場合、このときは、上記し
た説明で21ビットに出力がある場合と22ビットに出
力がある場合とが重複すると考えればよい。[0060] Finally, when there is output to the 2 3 bit of the audio signal, i.e., if there is an input to the input terminal A7, 8 pieces of output terminals example D7 when the coefficient value in this case is 15-ary counter 303 is 0 "1" is output to .about.D14, and the output terminals which are output each time the coefficient value of the decimal counter 303 increases move in the rightward direction in a state of eight pairs. Incidentally, the digitized speech signal, if there is an output to the plurality of bits simultaneously, for example, if there is an output to the 2 1 bit and 2 2 bit of the audio signal, this time, the 2 1 bit by the above description and if there is output when the 2 2 bit is output may be considered to overlap.
【0061】例えば15進カウンタ303の係数値が0
の場合、入力端子A5への入力(21ビットに対応)の
存在で2個の出力端子D1、D2に「1」が出力され、
また、入力端子A6への入力(22ビットに対応)の存
在で4個の出力端子D3〜D6に「1」が出力され、合
計6個の出力端子に「1」が出力される。For example, when the coefficient value of the decimal counter 303 is 0
If "1" is output present at the two output terminals D1, D2 of the input to the input terminal A5 (2 1 corresponding to a bit),
Further, "1" is output in the presence of the input to the input terminal A6 (corresponding to 2 2 bit) to the four output terminals D3~D6, "1" is output to the total of six output terminals.
【0062】なお、これらの「1」が出力される出力端
子は、15進カウンタ303の係数値が増加するごとに
上記した要領にしたがって6個の出力端子が組みの状態
で右方向に順に移動することになる。The output terminals from which these "1" are output are sequentially moved to the right in the state where the six output terminals are assembled in accordance with the above-described procedure each time the coefficient value of the decimal counter 303 increases. Will do.
【0063】上記したように、ディジタル信号に変換さ
れた音声信号の各ビット(20、21、22、23)の
出力と、15進カウンタ303の係数値との組み合わせ
によって、信号が出力される出力端子D0〜D14が一
義的に定まる。As described above, the signal is determined by the combination of the output of each bit (2 0 , 2 1 , 2 2 , 2 3 ) of the audio signal converted into the digital signal and the coefficient value of the 15-decimal counter 303. The output terminals D0 to D14 to be output are uniquely determined.
【0064】なお、EP−ROM300(図3)の出力
は搬送波切替器315(#1〜#15)に加えられ、搬
送波切替器315をON状態にする。その結果、図2で
説明したようにON状態にある期間、搬送波切替器31
5(#1〜#15)を通して、搬送波信号Cがスイッチ
ング電力増幅器316に加えられ増幅される。また、ス
イッチング電力増幅器316(#1〜#15)で増幅さ
れた搬送波信号は合成器304で合成され、帯域フィル
タを通して出力端からAM変調波として出力される。The output of the EP-ROM 300 (FIG. 3) is applied to the carrier switch 315 (# 1 to # 15) to turn on the carrier switch 315. As a result, during the period of being in the ON state as described in FIG.
5 (# 1 to # 15), the carrier signal C is added to the switching power amplifier 316 and amplified. The carrier signals amplified by the switching power amplifiers 316 (# 1 to # 15) are combined by the combiner 304, and output from the output terminal as an AM modulated wave through a bandpass filter.
【0065】上記した構成によれば、音声信号のレベル
が一定であっても、15進カウンタの係数値によって信
号が出力される出力端子が時間とともに変化する。According to the above configuration, even if the level of the audio signal is constant, the output terminal from which the signal is output changes with time according to the coefficient value of the decimal counter.
【0066】このため、入力する音声信号に変化がなく
ても、動作状態になるスイッチング電力増幅器が時間に
よって変化し、1つのスイッチング電力増幅器に動作が
集中しない。For this reason, even if the input audio signal does not change, the switching power amplifier that is in the operating state changes with time, and the operation does not concentrate on one switching power amplifier.
【0067】なお、ディジタル信号に変換された音声信
号の各ビット(20、21、22、23)の出力と15
進カウンタの係数値との組み合わせによって、どの出力
端子D0〜D14から「1」が出力されるかは、図5は
その一例であり、その他の組み合わせをとることもでき
る。The output of each bit (2 0 , 2 1 , 2 2 , 2 3 ) of the audio signal converted to the digital signal and 15
FIG. 5 is an example of which output terminal D0 to D14 outputs "1" depending on the combination with the coefficient value of the binary counter, and other combinations are also possible.
【0068】また、上記の説明は4ビットの場合で行っ
ているが、12ビットの場合も同様に説明できる。Although the above description has been made for the case of 4 bits, the description can be similarly applied to the case of 12 bits.
【0069】また、上記の実施例ではディジタル信号に
変換された音声信号の全てのビットを処理する例で説明
しているが、ディジタル信号に変換された音声信号の一
部のビット、例えば2分された上位ビットの信号あるい
は下位ビットの信号のみを処理する場合でも、本発明を
適用できる。In the above embodiment, an example is described in which all bits of the audio signal converted to a digital signal are processed. However, some bits of the audio signal converted to a digital signal, for example, 2 minutes The present invention can be applied to a case where only the processed upper bit signal or lower bit signal is processed.
【0070】[0070]
【発明の効果】本発明によれば、スイッチング電力増幅
器が平均して動作し、信頼性の向上したディジタルAM
送信機が実現できる。According to the present invention, a switching power amplifier operates on average, and a digital AM with improved reliability is provided.
A transmitter can be realized.
【図1】本発明の一実施例を示す回路構成図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
【図2】本発明の動作を説明するための回路構成図であ
る。FIG. 2 is a circuit configuration diagram for explaining the operation of the present invention.
【図3】本発明の動作を説明するための回路構成図であ
る。FIG. 3 is a circuit configuration diagram for explaining the operation of the present invention.
【図4】本発明の動作を説明する波形図である。FIG. 4 is a waveform diagram illustrating the operation of the present invention.
【図5】本発明の動作を説明するための図である。FIG. 5 is a diagram for explaining the operation of the present invention.
【図6】従来例を説明する回路構成図である。FIG. 6 is a circuit diagram illustrating a conventional example.
11…入力端 12…A/Dコンバータ 13…符号器 14…可変符号器 15…搬送波切替器 16…スイッチング電力増幅器 17…入力端 18…分配器 19…合成器 20…帯域フィルタ 21…出力端 DESCRIPTION OF SYMBOLS 11 ... Input terminal 12 ... A / D converter 13 ... Encoder 14 ... Variable encoder 15 ... Carrier wave switcher 16 ... Switching power amplifier 17 ... Input terminal 18 ... Distributor 19 ... Synthesizer 20 ... Band filter 21 ... Output terminal
Claims (1)
信号が入力され、ディジタル信号の全てあるいは一部の
ビットに対応した数の出力端から動作信号を出力される
符号化手段と、この符号化手段の出力端にそれぞれ接続
され、かつ、前記音声信号で変調される搬送波信号を増
幅する複数のスイッチング電力増幅器と、この複数のス
イッチング電力増幅器のうち、前記動作信号が出力され
る前記符号化手段の出力端に接続され、搬送波信号を増
幅するスイッチング電力増幅器の出力を合成する合成器
とを具備したディジタルAM送信機において、前記ディ
ジタル信号の全てあるいは一部のビットと、この全てあ
るいは一部のビットに対応する数から信号が出力される
前記符号化手段の出力端との組み合わせを変更するため
のクロック信号を生成するクロック発生器と、前記クロ
ック信号が加えられるカウンタとを設け、前記ディジタ
ル信号の全てあるいは一部のビットとこの全てあるいは
一部のビットに対応する数から信号が出力される前記符
号化手段の出力端との組み合わせを、前記ディジタル信
号の全てあるいは一部のビットと前記カウンタのビット
との組み合わせで決定するようにしたことを特徴とする
ディジタルAM送信機。An encoding means for receiving a digital signal obtained by digitizing an audio signal and outputting an operation signal from a number of output terminals corresponding to all or some bits of the digital signal; A plurality of switching power amplifiers each connected to an output terminal and amplifying a carrier signal modulated by the voice signal; and among the plurality of switching power amplifiers, an output of the encoding means from which the operation signal is output. A digital AM transmitter connected to an end of the digital signal and comprising a combiner for combining the output of a switching power amplifier for amplifying a carrier signal. To change the combination with the output end of the encoding means from which the signal is output from the corresponding number
A clock generator for generating a clock signal of
A counter to which a clock signal is applied;
All or some bits of the
A signal output from a number corresponding to some bits;
The combination with the output terminal of the
Bits of all or a part of bits of the counter No.
A digital AM transmitter characterized in that the digital AM transmitter is determined in combination with the following .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5062302A JP2809967B2 (en) | 1993-03-23 | 1993-03-23 | Digital AM transmitter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5062302A JP2809967B2 (en) | 1993-03-23 | 1993-03-23 | Digital AM transmitter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06276021A JPH06276021A (en) | 1994-09-30 |
| JP2809967B2 true JP2809967B2 (en) | 1998-10-15 |
Family
ID=13196208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5062302A Expired - Lifetime JP2809967B2 (en) | 1993-03-23 | 1993-03-23 | Digital AM transmitter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2809967B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2809957B2 (en) * | 1993-01-22 | 1998-10-15 | 株式会社東芝 | Digital AM transmitter |
-
1993
- 1993-03-23 JP JP5062302A patent/JP2809967B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06276021A (en) | 1994-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2809957B2 (en) | Digital AM transmitter | |
| EP0264921A2 (en) | A digital to analog converter | |
| KR970013784A (en) | Digital-to-analog conversion circuit | |
| JPS6225295B2 (en) | ||
| KR930009435B1 (en) | Digital/analog converter | |
| US4868572A (en) | Circuit arrangement for converting digital sound-signal values into an analog sound signal | |
| US6927715B2 (en) | Device and control structure of multi-level pulse width modulation | |
| JP2809967B2 (en) | Digital AM transmitter | |
| US4363024A (en) | Digital-to-analog converter providing multiplicative and linear functions | |
| JPS6016139B2 (en) | digital to analog converter | |
| US5703524A (en) | Piece-wise linear approximation of a dB linear programmable gain amplifier | |
| EP0135274A3 (en) | Digital-to-analog converter | |
| JPS56102118A (en) | Digital to analog converting circuit | |
| JP2000138598A (en) | Digital amplitude modulation transmitter | |
| KR0182181B1 (en) | Adaptive Differential Pulse Code Modulation Restoration Circuit | |
| JPS58104528A (en) | Digital-to-analog converter | |
| SU1163314A1 (en) | D.c.stabilizer | |
| KR19990026127A (en) | Digital-to-analog conversion circuit for high integration | |
| JPS5819027A (en) | B-class driving circuit for loudspeaker | |
| JP2844971B2 (en) | Digital code processing system | |
| KR19980072821A (en) | Digital-to-Analog Converter Reduces Resistance | |
| JP2984548B2 (en) | Digital amplitude modulation transmitter | |
| JPH01133425A (en) | Da converting circuit | |
| JPS5863228A (en) | Feedback type coding device for nonlinear coding | |
| JPS6349952B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100731 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110731 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 15 |