JP2814722B2 - Printed wiring board - Google Patents
Printed wiring boardInfo
- Publication number
- JP2814722B2 JP2814722B2 JP2243511A JP24351190A JP2814722B2 JP 2814722 B2 JP2814722 B2 JP 2814722B2 JP 2243511 A JP2243511 A JP 2243511A JP 24351190 A JP24351190 A JP 24351190A JP 2814722 B2 JP2814722 B2 JP 2814722B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- metal layer
- printed wiring
- wiring board
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の詳細な説明】 〔概 要〕 各種電子機器の回路構成に広く使用されるプリント配
線基板に関し、 実使用されるアクチャル領域内に形成された回路パタ
ーンのそれぞれメタル膜厚を正確,且つ容易に調査する
ことができるプリント配線基板の提供を目的とし、 回路パターンとビアを形成して実際にプリント配線基
板として使用される絶縁基板のアクチャル領域に、テス
ト領域に形成される調査用パターンと同一メタル構成の
調査用内部パターンを、任意の上記回路パターンと該ビ
ア間に調査用内部パターンを形成する。DETAILED DESCRIPTION OF THE INVENTION [Overview] Regarding a printed wiring board widely used for the circuit configuration of various electronic devices, the metal film thickness of each of the circuit patterns formed in the actually used actual region can be accurately and easily determined. The purpose is to provide a printed wiring board that can be inspected in the same way as the inspection pattern formed in the test area in the actual area of the insulating board that is actually used as a printed wiring board by forming circuit patterns and vias An investigation internal pattern having a metal structure is formed between any of the circuit patterns and the via.
本発明は、各種電子機器の回路構成に広く使用される
プリント配線基板に関する。The present invention relates to a printed wiring board widely used for circuit configurations of various electronic devices.
最近、各種情報処理装置のプリント板に実装される半
導体装置はますます高集積化されて入出力端子が増加し
て、それに伴いプリント配線基板には信号の高速伝送を
行うのに多層メタルよりなる微細な導体パターンと接合
用パッドが、プリント配線基板として実使用されるアク
チャル領域内に高密度に形成されている。これら導体パ
ターンや接合用パッドの各メタル層の厚みを管理するた
めに、前記アクチャル領域外のテスト領域に調査用パタ
ーンが形成されているが、この調査用パターンの各メタ
ル層の厚さはアクタル領域に形成された導体パターンよ
り厚く形成されるので、アクチャル領域内に形成された
回路パターンのそれぞれメタル膜厚を正確,且つ容易に
調査することができるプリント配線基板が要求されてい
る。2. Description of the Related Art Recently, semiconductor devices mounted on printed circuit boards of various information processing devices are becoming more highly integrated and input / output terminals are increasing, and accordingly, printed wiring boards are made of multi-layer metal for high-speed signal transmission. Fine conductor patterns and bonding pads are formed at a high density in an actual region actually used as a printed wiring board. In order to control the thickness of each metal layer of these conductor patterns and bonding pads, a test pattern is formed in a test area outside the actual area, and the thickness of each metal layer of this test pattern is Since the conductor pattern formed in the region is formed thicker, there is a demand for a printed wiring board capable of accurately and easily examining the metal film thickness of each of the circuit patterns formed in the actual region.
従来広く使用されているプリント配線基板は、第3図
に示すようにセラミックよりなる基材1−1の表面にポ
リイミド等の有機薄膜の絶縁層1−2を施した絶縁基板
1は、破線で示すように切断して実際にプリント配線基
板として使用されるアクチャル領域4と破線外のテスト
領域2から構成され、そのアクチャル領域4内には表面
に回路パターン5やビア6が形成され、また、テスト領
域2は前記回路パターン5やビア6の各メタル層の厚さ
を調査する調査用パターン3を形成している。As shown in FIG. 3, a conventionally widely used printed circuit board has an insulating substrate 1 in which an insulating layer 1-2 of an organic thin film such as polyimide is provided on a surface of a base material 1-1 made of ceramic as shown by a broken line. As shown in the drawing, the actual area 4 is actually used as a printed wiring board, and the test area 2 is formed outside the broken line. In the actual area 4, a circuit pattern 5 and a via 6 are formed on the surface. The test region 2 forms a survey pattern 3 for examining the thickness of each metal layer of the circuit pattern 5 and the via 6.
第4図は複数種類のメタル構成を有する回路パターン
5の断面図を示し、絶縁層1−2はセラミックよりなる
基材1−1の表面に施したポリイミド等の有機薄膜、下
地メタル5−1は前記絶縁層1−2との相性の良いメタ
ルを選択して密着強度を保証する膜、導体メタル層5−
2は直流抵抗に係わる直流ドロップを最小に抑えること
ができる例えば銅からなる膜、バリアメタル層5−3は
接合用に供給される半田が前記導体メタル層5−2と直
接,接触して、当該導体メタル層5−2を溶蝕すること
を防ぐ例えばニッケルめっきよりなる膜、酸化防止メタ
ル層5−4は半田漏れ性を保証する金めっき膜である。FIG. 4 is a cross-sectional view of a circuit pattern 5 having a plurality of types of metal structures. An insulating layer 1-2 is an organic thin film such as polyimide applied to the surface of a base material 1-1 made of ceramic, and a base metal 5-1. Is a film which selects a metal having good compatibility with the insulating layer 1-2 to guarantee the adhesion strength, and a conductive metal layer 5-
Reference numeral 2 denotes a film made of, for example, copper capable of minimizing a DC drop relating to DC resistance, and a barrier metal layer 5-3 includes a solder supplied for bonding directly contacting the conductor metal layer 5-2. The film made of, for example, nickel plating for preventing the conductive metal layer 5-2 from being corroded, and the oxidation preventing metal layer 5-4 is a gold plating film for guaranteeing the solder leakage.
以上説明した従来のプリント配線基板で問題となるの
は、第1図に示すように絶縁基板1のアクチャル領域4,
即ち内部に図示していないLSIを搭載するビア6と信号
伝送用の回路パターン5が形成され、このビア6と回路
パターン5の信頼性を調査する調査用パターン3がその
外側,即ちテスト領域2に形成されているため、製造工
程時においてはめっき電極に近い場所,即ち絶縁基板1
の外周にメタルが多く着くという特徴により、調査用パ
ターン3より回路パターン5およびビア6の各メタル層
が厚くなるという欠点がある。The problem with the conventional printed wiring board described above is that, as shown in FIG.
That is, a via 6 on which an LSI (not shown) is mounted and a circuit pattern 5 for signal transmission are formed inside, and a test pattern 3 for checking the reliability of the via 6 and the circuit pattern 5 is located outside thereof, that is, the test area 2. Therefore, during the manufacturing process, a location close to the plating electrode, that is, the insulating substrate 1
Has a disadvantage that the metal layer of the circuit pattern 5 and the via 6 becomes thicker than the investigation pattern 3 due to the feature that a large amount of metal arrives on the outer periphery of the substrate.
そのため、導体メタル層5−2の膜厚は回路パターン
5の直流ドロップ値を保証するために一定以上の厚さに
形成する必要があるとともに、本図には図示していない
が本プリント配線基板でパターンの配線変更を行うため
にパターンカットをレーザで行うことがあり、この場合
は前記膜厚が厚くなりすぎるとレーザカットが出来なく
なる恐れがあるので最大膜厚もコントロールする必要が
出てくる。Therefore, the thickness of the conductive metal layer 5-2 needs to be formed to a certain thickness or more in order to guarantee the DC drop value of the circuit pattern 5, and the printed wiring board (not shown in the drawing) In order to change the wiring of the pattern, pattern cutting may be performed with a laser. In this case, if the film thickness is too large, laser cutting may not be performed, so it is necessary to control the maximum film thickness. .
また、バリアメタル層5−3の最小厚さはバイアメタ
ルとしての機能に、最大厚さは上記のレーザカット性と
めっき応力によるパッド剥離等を避けるために一定値に
コントロールする必要があるという問題が生じている。In addition, the minimum thickness of the barrier metal layer 5-3 has a function as a via metal, and the maximum thickness has to be controlled to a constant value in order to avoid the above-described laser cut property and pad peeling due to plating stress. Has occurred.
更に、多層に形成された回路パターン5の各メタル層
の膜厚を調査する方法として例えば蛍光X線装置を用い
た被破壊検査があるが、本方法では3層以上の膜厚を測
定することができないという問題も生じている。Further, as a method of examining the thickness of each metal layer of the multilayered circuit pattern 5, for example, there is a destructive inspection using a fluorescent X-ray apparatus, but in this method, three or more layers are measured. There is also a problem that it cannot be done.
本発明は上記のような問題点に鑑み、実使用されるア
クチャル領域内に形成された回路パターンのそれぞれメ
タル膜厚を正確,且つ容易に調査することができるプリ
ント配線基板の提供を目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide a printed wiring board capable of accurately and easily examining the metal film thickness of each circuit pattern formed in an actual region to be actually used. .
本発明は、第1図に示すように回路パターン5とビア
6を形成して実際にプリント配線基板として使用される
絶縁基板1のアクチャル領域4に、上記回路パターン5
の下地メタル層5−1と導体メタル層5−2よりなる調
査用第一パターン13−1と、当該調査用第一パターン13
−1の上に更にバリアメタル層5−3と酸化防止メタル
層5−4を施した調査用第二パターン(13−2)とを形
成する。In the present invention, the circuit pattern 5 and the via 6 are formed as shown in FIG.
A first pattern for inspection 13-1 composed of a base metal layer 5-1 and a conductive metal layer 5-2 of FIG.
-1 is further formed with a second inspection pattern (13-2) on which a barrier metal layer 5-3 and an antioxidant metal layer 5-4 are applied.
本発明では、絶縁基板1のアクチャル領域4に形成さ
れた調査用第一および第二パターン13−1,13−2を蛍光
X線装置で調査すると、調査用第一13−1の下地メタル
層51と導体メタル層5−2の膜厚が測定でき、調査用第
二パターン13−2では当該調査用第一パターン13−1の
上に施したバリアメタル層5−3と酸化防止メタル層5
−4の膜厚が測定できるので、この測定値より調査用第
一および第二パターン13−1,13−2と同時に形成された
回路パターン5の各メタル層の膜厚が推測できる。これ
によりプリント配線基板の品質判定精度が向上して回路
パターン5の障害発生状況が把握でき、その対策を行う
ことにより品質を向上させることが可能なる。In the present invention, when the first and second patterns for inspection 13-1 and 13-2 formed in the actual region 4 of the insulating substrate 1 are inspected by a fluorescent X-ray apparatus, the first metal layer 13-1 for the first inspection is obtained. 51 and the thickness of the conductive metal layer 5-2 can be measured. In the second pattern for inspection 13-2, the barrier metal layer 5-3 and the oxidation prevention metal layer 5 provided on the first pattern for inspection 13-1 can be measured.
Since the film thickness of −4 can be measured, the thickness of each metal layer of the circuit pattern 5 formed simultaneously with the first and second patterns for inspection 13-1 and 13-2 can be estimated from the measured value. As a result, the quality determination accuracy of the printed wiring board is improved, and the occurrence state of the failure of the circuit pattern 5 can be grasped.
また、回路パターン5の近辺に調査用第一および第二
パターン13−1,13−2を形成しているので、調査用第一
および第二パターンは13−1,13−2の特性インピーダン
スや直流抵抗,およびメタル膜の密着強度を測定するこ
とにより回路パターン5の品質を推測することが可能と
なる。Further, since the first and second patterns for inspection 13-1 and 13-2 are formed near the circuit pattern 5, the first and second patterns for inspection have characteristic impedances of 13-1 and 13-2, respectively. The quality of the circuit pattern 5 can be estimated by measuring the DC resistance and the adhesion strength of the metal film.
以下第1図および第2図について本発明の実施例を説
明する。Hereinafter, an embodiment of the present invention will be described with reference to FIGS. 1 and 2.
第1図は本実施例によるプリント配線基板を示す平面
図、第2図は本実施例による調査用パターンの断面図を
示し、図中において、第3図および第4図と同一部材に
は同一記号が付してあるが、その他の13−1,13−2はア
クチャル領域内に形成する調査用パターンである。FIG. 1 is a plan view showing a printed wiring board according to the present embodiment, and FIG. 2 is a cross-sectional view of an inspection pattern according to the present embodiment, in which the same members as those in FIGS. 3 and 4 are the same. The reference numerals 13-1 and 13-2 indicate investigation patterns formed in the actual area.
調査用第一パターン13−1は、第2図(a)に示すよ
うに、セラミックよりなる基材1−1の表面にポリイミ
ド等の有機薄膜の絶縁層1−2を施した絶縁基板1に、
アクチャル領域内に形成される回路パターンと同一の下
地メタル層5−1と導体メタル層5−2を施したもので
ある。As shown in FIG. 2 (a), the first pattern for inspection 13-1 is formed on an insulating substrate 1 in which an insulating layer 1-2 of an organic thin film such as polyimide is formed on the surface of a base material 1-1 made of ceramic. ,
This is obtained by applying a base metal layer 5-1 and a conductor metal layer 5-2 identical to the circuit pattern formed in the actual region.
調査用第二パターン13−2は、第2図(b)に示すよ
うに上記第一調査用パターン13−1の上部にバリアメタ
ル層5−3と酸化防止メタル層5−4を施して、アクチ
ャル領域内に形成される回路パターンと同一のメタル構
成にしたものである。As shown in FIG. 2 (b), the second inspection pattern 13-2 is formed by applying a barrier metal layer 5-3 and an antioxidant metal layer 5-4 on the first inspection pattern 13-1. This has the same metal configuration as the circuit pattern formed in the actual region.
本発明のプリント配線基板は、第1図に示すように絶
縁基板1の破線で示す外側のテスト領域2には従来と同
様の調査用パターン3を形成し、アクチャル領域4内に
回路パターン5とビアを形成するともに、当該回路パタ
ーン5とビア6が形成されていない任意の位置に上記調
査用第一パターン13−1と調査用第二パターン13−2を
連続するように形成している。In the printed wiring board of the present invention, as shown in FIG. 1, a test pattern 3 similar to the conventional one is formed in a test area 2 outside a broken line of an insulating substrate 1 and a circuit pattern 5 is formed in an actual area 4. In addition to forming the via, the first pattern for inspection 13-1 and the second pattern for inspection 13-2 are formed continuously at an arbitrary position where the circuit pattern 5 and the via 6 are not formed.
この調査用第一パターン13−1と調査用第二パターン
13−2の形成方法は、絶縁基板1のアクチャル領域4に
形成される回路パターン5とビア6と同時に下地メタル
層5−1と導体メタル層5−2を形成してその導体メタ
ル層5−2の一部を被膜して調査用第一パターン13−1
とし、他部の導体メタル層5−2の上にバリアメタル層
5−3と酸化防止メタル層5−4を順次施して調査用第
二パターン13−2を形成する。The first pattern for survey 13-1 and the second pattern for survey
The formation method of 13-2 is to form a base metal layer 5-1 and a conductor metal layer 5-2 simultaneously with the circuit pattern 5 and the via 6 formed in the actual region 4 of the insulating substrate 1, and to form the conductor metal layer 5- First part 13-1 for investigation by coating a part of 2
Then, a barrier metal layer 5-3 and an antioxidant metal layer 5-4 are sequentially applied on the other portion of the conductive metal layer 5-2 to form a second pattern for inspection 13-2.
その結果、調査用第一および第二パターン13−1,13−
2を蛍光X線装置で調査することが可能となって、その
値より回路パターン5の下地メタル層5−1と導体メタ
ル層5−2およびバリアメタル層5−3と酸化防止メタ
ル層5−4の膜厚,その他を測定でき、その障害発生状
況により対策を行うことで回路パターン5の品質を向上
させることができる。As a result, the first and second patterns 13-1, 13-
2 can be examined with a fluorescent X-ray apparatus, and based on the values, the underlying metal layer 5-1 of the circuit pattern 5, the conductor metal layer 5-2, the barrier metal layer 5-3, and the antioxidant metal layer 5- 4 can be measured, and the quality of the circuit pattern 5 can be improved by taking a countermeasure according to the failure occurrence state.
また、この調査用第一および第二パターン13−1,13−
2の特性インピーダンスや直流抵抗,およびメタル膜の
密着強度を測定することにより回路パターン5の品質を
推測することができる。The first and second patterns 13-1, 13-
The quality of the circuit pattern 5 can be estimated by measuring the characteristic impedance, the DC resistance, and the adhesion strength of the metal film.
以上の説明から明らかなように本発明によればアクチ
ャル領域の任意の位置に極めて簡単な調査用内部パター
ンを形成することにより、実使用されるアクチャル領域
内に形成された回路パターンのそれぞれメタル膜厚を正
確,且つ簡単に調査することができ、その回路パターン
の品質向上対策が容易に行われる等の利点があり、著し
い経済的及び、信頼性向上の効果が期待できるプリント
配線基板を提供することができる。As is apparent from the above description, according to the present invention, by forming a very simple internal pattern for inspection at an arbitrary position in the actual region, each metal film of the circuit pattern formed in the actually used actual region is formed. Provided is a printed wiring board that has an advantage that the thickness can be accurately and easily investigated, and that the measures for improving the quality of the circuit pattern can be easily performed, and that significant economical and reliability improvement effects can be expected. be able to.
第1図は本発明の一実施例によるプリント配線基板を示
す平面図、 第2図は本実施例の調査用パターンを示す断面図、 第3図は従来のプリント配線基板を示す平面図、 第4図は回路パターンの層構成を示す断面図である。 図において、 1は絶縁基板、 2はテスト領域、 3は調査用パターン、 4はアクチャル領域、 5は回路パターン、 6はビア、 5−1は下地メタル層、5−2は導体メタル層、 5−3はバリアメタル層、 5−4は酸化防止メタル層、 13−1は調査用第一パターン、 13−2は調査用第二パターン、 を示す。FIG. 1 is a plan view showing a printed wiring board according to one embodiment of the present invention, FIG. 2 is a cross-sectional view showing a pattern for inspection of this embodiment, FIG. 3 is a plan view showing a conventional printed wiring board, FIG. 4 is a cross-sectional view showing the layer configuration of the circuit pattern. In the figure, 1 is an insulating substrate, 2 is a test area, 3 is a test pattern, 4 is an actual area, 5 is a circuit pattern, 6 is a via, 5-1 is a base metal layer, 5-2 is a conductive metal layer, 5 -3 indicates a barrier metal layer, 5-4 indicates an antioxidant metal layer, 13-1 indicates a first pattern for inspection, and 13-2 indicates a second pattern for inspection.
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H05K 1/02 H05K 1/09 H05K 3/24Continued on the front page (58) Fields surveyed (Int.Cl. 6 , DB name) H05K 1/02 H05K 1/09 H05K 3/24
Claims (3)
て実際にプリント配線基板として使用される絶縁基板
(1)のアクチャル領域(4)に、テスト領域(2)に
形成される調査用パターン(3)と同一メタル構成の調
査用内部パターン(13)を、任意の上記回路パターン
(5)と該ビア(6)間に形成したことを特徴とするプ
リント配線基板。A circuit pattern (5) and a via (6) are formed in an actual area (4) of an insulating substrate (1) actually used as a printed wiring board, and in a test area (2). A printed wiring board, wherein an internal pattern for inspection (13) having the same metal structure as the pattern for inspection (3) is formed between any of the circuit patterns (5) and the via (6).
縁基板(1)に形成される該回路パターン(5)の下地
メタル層(5−1)と導体メタル層(5−2)よりなる
調査用第一パターン(13−1)と、当該調査用第一パタ
ーン(13−1)の上にバリアメタル層(5−3)と酸化
防止メタル層(5−4)を施した調査用第二パターン
(13−2)とを形成したことを特徴とする請求項1記載
のプリント配線基板。2. The inspection internal pattern (13) comprises a base metal layer (5-1) and a conductor metal layer (5-2) of the circuit pattern (5) formed on the insulating substrate (1). A first pattern for investigation (13-1), and a first pattern for investigation having a barrier metal layer (5-3) and an antioxidant metal layer (5-4) formed on the first pattern (13-1). The printed wiring board according to claim 1, wherein a second pattern (13-2) is formed.
ン(5)および該ビア(6)の形成と同時に下地メタル
層(5−1)と導体メタル層(5−2)を形成して、当
該導体メタル層(5−2)の一部を被膜して調査用第一
パターン(13−1)を形成し、他の該導体メタル層(5
−2)の上にバリアメタル層(5−3)と酸化防止メタ
ル層(5−4)を順次施して調査用第二パターン(13−
2)を形成したことを特徴とするプリント配線基板の製
造方法。3. A base metal layer (5-1) and a conductive metal layer (5-2) are formed simultaneously with the formation of the circuit pattern (5) and the via (6) in the actual region (4). A first pattern (13-1) for inspection is formed by coating a part of the conductive metal layer (5-2), and the other conductive metal layer (5-2) is formed.
-2), a barrier metal layer (5-3) and an antioxidant metal layer (5-4) are sequentially applied to form a second pattern (13-
2. A method for manufacturing a printed wiring board, wherein 2) is formed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2243511A JP2814722B2 (en) | 1990-09-12 | 1990-09-12 | Printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2243511A JP2814722B2 (en) | 1990-09-12 | 1990-09-12 | Printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04122085A JPH04122085A (en) | 1992-04-22 |
| JP2814722B2 true JP2814722B2 (en) | 1998-10-27 |
Family
ID=17104994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2243511A Expired - Fee Related JP2814722B2 (en) | 1990-09-12 | 1990-09-12 | Printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2814722B2 (en) |
-
1990
- 1990-09-12 JP JP2243511A patent/JP2814722B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04122085A (en) | 1992-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7096748B2 (en) | Embedded strain gauge in printed circuit boards | |
| CN116075054B (en) | A detection circuit design method for arbitrary interlayer dielectric thickness | |
| JP2814722B2 (en) | Printed wiring board | |
| US6291268B1 (en) | Low cost method of testing a cavity-up BGA substrate | |
| KR101112567B1 (en) | Method of forming sensing element for warpage in the electronic package board and electronic package board comprising the sensing element | |
| JP3252085B2 (en) | Multilayer wiring board and method of manufacturing the same | |
| JP2004319928A (en) | Circuit board for high-speed signal transmission | |
| JP4131137B2 (en) | Interposer substrate continuity inspection method | |
| JPH0555322A (en) | Semiconductor device | |
| JP2955736B2 (en) | Multilayer ceramic package for semiconductor device | |
| JP2006275579A (en) | Inspection board and inspection equipment | |
| JP2757663B2 (en) | Printed wiring board with electromagnetic wave shielding layer | |
| JPH08255976A (en) | Multilayer wiring board | |
| JP3447496B2 (en) | Wiring board for semiconductor mounting | |
| JPS63263738A (en) | probe card | |
| JP2652705B2 (en) | Inspection method for wiring protrusion height | |
| JPH02260696A (en) | Method of inspecting multilayer printed board | |
| JP2023175060A (en) | Manufacturing method of print circuit board and print circuit board | |
| WO2024161510A1 (en) | Circuit board | |
| Homa et al. | Reliability of Metallized Ceramic/Polyimide Substrates | |
| JPH02284439A (en) | Semiconductor device and inspection thereof | |
| WO1987004040A1 (en) | Multilayer printed circuit board | |
| TW202332338A (en) | Substrate via testing method | |
| JPH05160209A (en) | Two-face tape carrier with terminal for interlayer continuity test | |
| JPH06349976A (en) | High-density wiring board and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |