Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2815001B2 - Method for manufacturing thin film SOI substrate - Google Patents
[go: Go Back, main page]

JP2815001B2 - Method for manufacturing thin film SOI substrate - Google Patents

Method for manufacturing thin film SOI substrate

Info

Publication number
JP2815001B2
JP2815001B2 JP27819596A JP27819596A JP2815001B2 JP 2815001 B2 JP2815001 B2 JP 2815001B2 JP 27819596 A JP27819596 A JP 27819596A JP 27819596 A JP27819596 A JP 27819596A JP 2815001 B2 JP2815001 B2 JP 2815001B2
Authority
JP
Japan
Prior art keywords
layer
substrate layer
semiconductor
semiconductor substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27819596A
Other languages
Japanese (ja)
Other versions
JPH10125882A (en
Inventor
厚志 小椋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27819596A priority Critical patent/JP2815001B2/en
Publication of JPH10125882A publication Critical patent/JPH10125882A/en
Application granted granted Critical
Publication of JP2815001B2 publication Critical patent/JP2815001B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Weting (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、SOI基板(Si
on Insulator、またはSemicond
uctor on Insulator)の製造方法に
関し、特に絶縁膜上の半導体層を均一に薄膜化する方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an SOI substrate (Si
on Insulator or Semicond
In particular, the present invention relates to a method for uniformly thinning a semiconductor layer on an insulating film.

【0002】[0002]

【従来の技術】絶縁体上に半導体活性層を有するSOI
基板の形成方法の1つとして、貼り合わせ法が知られて
いる。この方法では、2枚のシリコン基板の少なくとも
一方を酸化して絶縁体であるシリコン酸化膜を形成し、
シリコン酸化膜を間に挟む配置で重ね合わせた後に熱処
理を加えて貼り合わせ、さらに活性層となるシリコン基
板を薄膜化する。この方法では、そもそも単結晶である
シリコン基板層を薄膜化するので、活性層の結晶性は極
めてよい。
2. Description of the Related Art SOI having a semiconductor active layer on an insulator
As one of the methods for forming a substrate, a bonding method is known. In this method, at least one of the two silicon substrates is oxidized to form a silicon oxide film as an insulator,
After stacking the silicon oxide films in an interposed arrangement, heat treatment is applied and the silicon oxide films are bonded to each other, and the silicon substrate serving as an active layer is further thinned. In this method, since the silicon substrate layer which is a single crystal is thinned in the first place, the crystallinity of the active layer is extremely good.

【0003】従来、この活性層の薄膜化の方法として
は、例えばジャーナル・オブ・エレクトリック・マテリ
アル21巻669頁〜676頁、1992年(Jour
nalof Electronic Materia
l,Vol.21,No.7,669−676,199
2)に詳しいが、機械化学的に研磨する方法や、エピタ
キシャル層をエッチストップに用いるエッチング法が知
られている。
Conventionally, as a method of thinning the active layer, for example, Journal of Electric Materials, Vol. 21, pp. 669-676, 1992 (Jour)
nalof Electronic Material
1, Vol. 21, No. 7,669-676,199
Although detailed in 2), a method of mechanically polishing and a method of etching using an epitaxial layer as an etch stop are known.

【0004】しかし前者の方法では均一な膜厚を得るこ
とが難しく、この方法で得られる典型的な活性層膜厚と
均一性は、例えば3μm±0.5μmであり、高品質な
電子デバイスに有用な薄膜(例えば0.1μm)の形成
はできなかった。また後者の方法では、エピタキシャル
成長を行うプロセスが煩雑であり製造コストの増加とい
う欠点があった。
However, it is difficult to obtain a uniform film thickness by the former method, and a typical active layer film thickness and uniformity obtained by this method is, for example, 3 μm ± 0.5 μm. A useful thin film (for example, 0.1 μm) could not be formed. Further, the latter method has a drawback that the process of performing epitaxial growth is complicated and the production cost is increased.

【0005】さらに、例えば1992年アイトリプルイ
ー・インターナショナル・SOIコンファレンス・プロ
シーデイング152頁〜153頁(1992IEEE
International SOI Confere
nce Proceedings,pp152−15
3)にあるように、機械化学的に研磨したあと活性層膜
厚を精密に測定し、局所的なプラズマエッチングで厚い
領域を他の領域に比べて長くエッチングする方法がある
が、プロセスが複雑な上プラズマによるダメージや汚染
を生じる問題がある。
Further, for example, in 1992, I Triple E International SOI Conference Proceedings, pp. 152-153 (1992 IEEE
International SOI Confere
nce Proceedings, pp152-15
As described in 3), there is a method in which the thickness of the active layer is precisely measured after mechanically polishing, and a thick region is etched longer by local plasma etching than other regions, but the process is complicated. In addition, there is a problem of causing damage and contamination by plasma.

【0006】さらに、上記の課題を克服する目的で、例
えばジャパニーズ・ジヤーナル・オブ・アプライドフィ
ジクス35巻L71頁〜L73頁(Japanese
Journal of Applied Physic
s,Vol.35,(1996)pp.L71〜L7
3)には、貼り合わせSOIに支持基板層とエッチング
溶液の間に直流電圧を印加して、活性層を薄膜化する方
法が提案されている。しかし、この方法は直流電圧を印
加するために、漏れ電流が存在するとエッチングが自動
的にストップする効果が低減し、得られる活性層膜厚の
均一性や、プロセスの再現性に劣る欠点がある。
Further, for the purpose of overcoming the above-mentioned problems, for example, Japanese Journal of Applied Physics, Vol. 35, pp. L71-L73 (Japanese)
Journal of Applied Physic
s, Vol. 35, (1996) pp. L71-L7
3) proposes a method of applying a DC voltage between the supporting substrate layer and the etching solution to the bonded SOI to reduce the thickness of the active layer. However, since this method applies a DC voltage, the effect of automatically stopping the etching when a leakage current is present is reduced, and the uniformity of the obtained active layer film thickness and the process reproducibility are poor. .

【0007】このように、貼り合わせSOIには結晶性
が良いという大きな利点があるものの、活性層膜厚の均
一化が難しく、デバイスの高性能化に有効な薄膜SOI
の形成が困難であった。
As described above, although the bonded SOI has a great advantage of good crystallinity, it is difficult to make the thickness of the active layer uniform, and the thin film SOI is effective for improving the performance of the device.
Was difficult to form.

【0008】[0008]

【発明が解決しようとする課題】本発明は、上記の問題
点に鑑みてなされたものであり、低コストで再現性良
く、半導体基板層の厚さが均一な、薄膜SOI基板の製
造方法およびこれに用いられる製造装置を提供するもの
である。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and has been made in view of the above circumstances. An object of the present invention is to provide a manufacturing apparatus used for this.

【0009】[0009]

【課題を解決するための手段】本発明は、支持基板と半
導体基板を、絶縁層を間に介して貼り合わせる工程と、
貼り合わせ後の支持基板層と半導体基板層の間にパルス
電圧を印加しながら、半導体基板層表面をエッチングし
うる溶液またはガスに接触させて半導体基板層を薄膜化
する工程とを含む薄膜SOI基板の製造方法に関する。
According to the present invention, a supporting substrate and a semiconductor substrate are bonded together with an insulating layer interposed therebetween.
Contacting the surface of the semiconductor substrate layer with a solution or gas capable of etching while applying a pulse voltage between the bonded support substrate layer and the semiconductor substrate layer to reduce the thickness of the semiconductor substrate layer. A method for producing the

【0010】また、本発明は支持基板と半導体基板を、
絶縁層を間に介して貼り合わせる工程と、貼り合わせ後
の支持基板層と半導体基板層の間にパルス電圧を印加し
ながら、半導体基板層表面の半導体を反応させて除去可
能な半導体化合物層を形成する工程と、この半導体化合
物層を除去し、半導体基板層を薄膜化する工程とを含む
薄膜SOI基板の製造方法に関する。
[0010] The present invention also provides a supporting substrate and a semiconductor substrate.
Bonding a semiconductor compound layer that can be removed by reacting a semiconductor on the surface of the semiconductor substrate layer while applying a pulse voltage between the supporting substrate layer and the semiconductor substrate layer after bonding, and The present invention relates to a method for manufacturing a thin-film SOI substrate including a step of forming and a step of removing the semiconductor compound layer and thinning a semiconductor substrate layer.

【0011】本発明では、前記のパルス電圧の印加方法
は、パルス電源の一方の端子を支持基板層に接続し、他
方の端子を支持基板層から絶縁された溶液またはガスに
接触させてパルス電圧を印加することが好ましい。
In the present invention, the pulse voltage is applied by connecting one terminal of a pulse power source to a supporting substrate layer and bringing the other terminal into contact with a solution or gas insulated from the supporting substrate layer. Is preferably applied.

【0012】本発明では、前記のパルス電圧の印加方法
は、パルス電源の一方の端子を支持基板層に接続し、他
方の端子を半導体基板層に接続してパルス電圧を印加す
ることが好ましい。
In the present invention, it is preferable that the pulse voltage is applied by connecting one terminal of a pulse power supply to a support substrate layer and connecting the other terminal to a semiconductor substrate layer to apply the pulse voltage.

【0013】さらに本発明は、支持基板と半導体基板
を、絶縁層を間に介して貼り合わせた基板を薄膜化する
薄膜SOI基板の製造装置であって、貼り合わせ後の支
持基板層と半導体基板層の間にパルス電圧を印加するパ
ルス電源と、エッチングしうる溶液もしくはガス、半導
体と反応して除去可能な半導体化合物層を形成しうる溶
液もしくはガス、またはこの半導体化合物層を除去しう
る溶液もしくはガスに、半導体基板層表面の所定の領域
のみを接触させるシール手段とを有する薄膜SOI基板
の製造装置に関する。
Further, the present invention relates to an apparatus for manufacturing a thin-film SOI substrate for thinning a substrate obtained by bonding a supporting substrate and a semiconductor substrate with an insulating layer interposed therebetween, wherein the bonded supporting substrate layer and the semiconductor substrate are bonded together. A pulse power supply for applying a pulse voltage between the layers, a solution or gas capable of being etched, a solution or gas capable of forming a removable semiconductor compound layer by reacting with a semiconductor, or a solution capable of removing the semiconductor compound layer or The present invention relates to an apparatus for manufacturing a thin film SOI substrate having a sealing means for bringing only a predetermined region of a semiconductor substrate layer surface into contact with a gas.

【0014】この製造装置では、前記パルス電源の一方
の端子を支持基板層に接続する手段と、他方の端子を支
持基板層から絶縁された溶液またはガスに接触させる手
段とをさらに有することが好ましい。
This manufacturing apparatus preferably further comprises means for connecting one terminal of the pulse power source to the support substrate layer, and means for bringing the other terminal into contact with a solution or gas insulated from the support substrate layer. .

【0015】前記の製造装置では、前記パルス電源の一
方の端子を支持基板層に接続する手段と、他方の端子を
半導体基板層に接続する手段とをさらに有することが好
ましい。
It is preferable that the manufacturing apparatus further includes a means for connecting one terminal of the pulse power supply to the supporting substrate layer and a means for connecting the other terminal to the semiconductor substrate layer.

【0016】[0016]

【発明の実施の形態】半導体のエッチング反応(エッチ
ング液を用いた液相エッチング、一部のガスによる気相
エッチング)や電極反応(例えば陽極酸化や陽極化成
等)等の電気化学反応において、そのエッチング速度等
の反応速度はキャリアの有無あるいはその濃度に大きく
依存する。従って、半導体層中にキャリアの存在しない
空乏層を形成すれば、エッチング等の反応速度が極端に
遅くなる。空乏層はエッチストップあるいは反応のスト
ップ層として働き、均一な空乏層に応じた均一な活性層
膜を得ることが可能となる。
BEST MODE FOR CARRYING OUT THE INVENTION In electrochemical reactions such as a semiconductor etching reaction (liquid phase etching using an etchant, gas phase etching with a partial gas) and an electrode reaction (for example, anodic oxidation or anodic formation), The reaction rate such as the etching rate greatly depends on the presence or absence of the carrier or its concentration. Therefore, if a depletion layer containing no carrier is formed in the semiconductor layer, the reaction speed of etching or the like becomes extremely slow. The depletion layer functions as an etch stop or a reaction stop layer, and a uniform active layer film corresponding to the uniform depletion layer can be obtained.

【0017】以下に一例として弗硝酸系溶液(HF/H
NO3/CH3COOH混合溶液)を用いた化学的エッチ
ングで、空乏層がエッチストップとして作用する原理を
説明する。CH3COOHを緩衝剤として用いた、HF
/HNO3溶液でSiのエッチングを行う場合には、以
下に式で示す一連の反応のしたがってエッチングが進行
する。 Si+2h+ → Si2+ (1) Si2++2OH- → SiO2+H2 (2) SiO2+6HF → H2SiF6(水溶性)+H2O (3)
As an example, a fluorinated nitric acid solution (HF / H
The principle in which a depletion layer acts as an etch stop in chemical etching using a mixed solution of NO 3 / CH 3 COOH) will be described. HF using CH 3 COOH as a buffer
When etching Si with the / HNO 3 solution, the etching proceeds according to a series of reactions expressed by the following equations. Si + 2h + → Si 2+ ( 1) Si 2+ + 2OH - → SiO 2 + H 2 (2) SiO 2 + 6HF → H 2 SiF 6 ( water soluble) + H 2 O (3)

【0018】 したがって、(1)式でみるキャリア
(この場合はホール)の存在の有無が、エッチングの
に大きな役割を果たす。したがって、エッチングの進
行面が空乏層端に達した時に、ホールが不足することで
エッチストップのメカニズムが働く。
Therefore, the presence or absence of carriers (holes in this case) as seen in the equation (1) depends on the progress of etching.
Play a big role in the line . Therefore, when the etching progress surface reaches the end of the depletion layer, a shortage of holes causes an etch stop mechanism to operate.

【0019】この際に、直流電圧を印加しても原理的に
は同様な空乏層の形成が期待できるが、実際にはエッチ
ングの化学反応時に空乏層に注入された電子等のキャリ
アが、空乏層を消滅する働きを持ち、結果的にエッチス
トップ後の膜厚の均一性が劣化したり、エッチストップ
の再現性が悪いなどの欠点がある。
At this time, the formation of a similar depletion layer can be expected in principle even if a DC voltage is applied. However, in reality, carriers such as electrons injected into the depletion layer at the time of a chemical reaction of etching cause depletion. It has the function of extinguishing the layer, and consequently has disadvantages such as deterioration in uniformity of the film thickness after the etch stop and poor reproducibility of the etch stop.

【0020】そこで本発明は、貼り合わせSOI基板の
支持基板層と半導体基板層の間に、直流電圧ではなくパ
ルス電圧を印加する。パルス電圧を印加することによ
り、空乏層に注入されたキャリアを一度吐き出し再び空
乏層を形成する工程を繰り返すことになるので、キャリ
アが空乏層を消滅させることがない。従って本発明にお
いては、半導体基板層の貼り合わせ界面(絶縁膜との界
面)に、常時均一な空乏層が形成され、これがエッチン
グや電極反応の際のストップ層として働くために、半導
体基板層を高精度で均一に薄膜化できるのである。
Therefore, in the present invention, a pulse voltage is applied between the supporting substrate layer and the semiconductor substrate layer of the bonded SOI substrate instead of a DC voltage. By applying the pulse voltage, the process of once discharging the carriers injected into the depletion layer and forming the depletion layer again is repeated, so that the carriers do not extinguish the depletion layer. Therefore, in the present invention, a uniform depletion layer is always formed at the bonding interface (interface with the insulating film) of the semiconductor substrate layer, and this acts as a stop layer at the time of etching or electrode reaction. This makes it possible to form a thin film with high precision and uniformity.

【0021】本発明で用いられる半導体基板としては、
GaAs等の化合物半導体基板、Geまたはシリコン等
の真性半導体基板等を用いることができるが、熱酸化等
により表面に容易に絶縁膜を形成することができるので
シリコン基板が好ましい。
The semiconductor substrate used in the present invention includes:
Although a compound semiconductor substrate such as GaAs or an intrinsic semiconductor substrate such as Ge or silicon can be used, a silicon substrate is preferable because an insulating film can be easily formed on the surface by thermal oxidation or the like.

【0022】本発明で用いられる支持基板としては、導
電性を有するものであれば特に制限はないが、通常は半
導体基板、特にシリコン基板が好ましく用いられる。現
状の半導体プロセスとの整合が良く、また、貼り合わせ
る半導体基板と熱膨張率等が大きく異ならない方が好ま
しいからである。
The support substrate used in the present invention is not particularly limited as long as it has conductivity, but usually a semiconductor substrate, particularly a silicon substrate, is preferably used. This is because it is preferable that the compatibility with the current semiconductor process is good, and that the coefficient of thermal expansion and the like do not greatly differ from the semiconductor substrate to be bonded.

【0023】本発明の絶縁膜は、半導体基板または支持
基板がシリコンである場合は上記のように熱酸化等によ
り表面に形成した酸化膜を用いることができる。
As the insulating film of the present invention, when the semiconductor substrate or the supporting substrate is silicon, an oxide film formed on the surface by thermal oxidation or the like as described above can be used.

【0024】基板の貼り合わせは、通常のSOI基板の
製造と同様に、絶縁膜を間に介して支持基板と半導体基
板とを重ね合わせ所定の温度で加熱することで行うこと
ができる。この後、この貼り合わせ基板の半導体基板層
を精度良く薄膜化する前に、機械化学的な研磨方法等を
用いて予めある程度薄くしておくと、次の薄膜化工程時
間を短縮できるので好ましい。
The bonding of the substrates can be performed by laminating the supporting substrate and the semiconductor substrate with an insulating film therebetween and heating at a predetermined temperature as in the case of manufacturing an ordinary SOI substrate. After that, before thinning the semiconductor substrate layer of the bonded substrate with high accuracy, it is preferable to reduce the thickness to some extent in advance by using a mechanochemical polishing method or the like because the time of the next thinning process can be shortened.

【0025】エッチング反応により半導体基板層を薄膜
化するには、エッチング液を用いるウェットエッチン
グ、エッチングガスを用いるドライエッチング等のいず
れであっても、キャリアによってエッチング速度が変わ
るような方法である限り使用できる。
In order to reduce the thickness of the semiconductor substrate layer by an etching reaction, any of wet etching using an etchant, dry etching using an etching gas, and the like can be used as long as the etching rate varies depending on the carrier. it can.

【0026】例えば弗硝酸系溶液、KOH系溶液、ヒド
ラジン系溶液等のエッチング液を用いるウェットエッチ
ング、Cl2、HCl、CCl4等のハロゲン系ガスをE
CR、高周波、ヘリコン等のプラズマ源等で解離して用
いるプラズマエッチング、Cl2、HCl、CCl4等の
ハロゲン系ガス等を用いる昇温エッチング等のガスエッ
チング等を挙げることができる。
For example, wet etching using an etching solution such as a hydrofluoric-nitric acid-based solution, a KOH-based solution, or a hydrazine-based solution, or a halogen-based gas such as Cl 2 , HCl, CCl 4, etc.
Gas etching such as plasma etching using a plasma source such as CR, high frequency, and helicon, and temperature-rising etching using a halogen-based gas such as Cl 2 , HCl, and CCl 4 can be used.

【0027】さらに、本発明では通常のエッチングのよ
うに半導体の反応と溶解(またはガス化)が同時に進行
するものでなくとも、半導体基板層の表面を反応させて
半導体化合物層を形成し、次いでこれを除去する工程を
1回または多数回繰り返すことにより半導体基板層を薄
膜化することができる。尚、ここで半導体化合物層と
は、半導体が反応して異なる化合物に変化したものばか
りでなく、物理的に除去しやすい状態に変化したものを
もいう。
Further, in the present invention, the semiconductor compound layer is formed by reacting the surface of the semiconductor substrate layer even if the reaction and dissolution (or gasification) of the semiconductor do not proceed simultaneously as in the case of ordinary etching. The semiconductor substrate layer can be thinned by repeating the step of removing it once or many times. Here, the semiconductor compound layer refers not only to a semiconductor compound that has changed to a different compound due to a reaction of the semiconductor, but also to a material that has changed to a state in which it is easily removed physically.

【0028】この場合、半導体化合物層の形成速度がキ
ャリアの存在によって変わるような方法について本発明
の適用が可能である。この半導体化合物層は、次の工程
で容易に除去できることが好ましい。
In this case, the present invention can be applied to a method in which the formation speed of the semiconductor compound layer changes depending on the presence of carriers. It is preferable that this semiconductor compound layer can be easily removed in the next step.

【0029】このような例として、半導体基板がシリコ
ンである場合は、シリコン基板層の表面を電極酸化した
後に弗酸等で酸化膜を除去する方法、シリコン基板層の
表面を多孔質化した後、弗硝酸でエッチング除去する方
法等を挙げることができる。
As an example of this, when the semiconductor substrate is silicon, a method of oxidizing an electrode on the surface of the silicon substrate layer and then removing the oxide film with hydrofluoric acid or the like, or a method of making the surface of the silicon substrate layer porous And a method of performing etching removal with hydrofluoric / nitric acid.

【0030】本発明で、パルス電圧の印加方法として
は、絶縁膜を挟んで支持基板層と半導体基板層の間に電
圧が加わるような方法であればどのような方法であって
も良い。
In the present invention, any method of applying a pulse voltage may be used as long as a voltage is applied between the supporting substrate layer and the semiconductor substrate layer with the insulating film interposed therebetween.

【0031】例えば、支持基板層の裏側にパルス電源の
一方の端子を接続し、他方の端子を半導体基板層の表面
に接続することができる。また、溶液中であれば、一方
の端子は支持基板層に接続し、溶液中に適当な電極を設
けて他方の端子をこの電極と接続しても良い。溶液中の
場合は、支持基板層側にエッチング液等が触れないよう
に、適当なシール手段を設けることが特に好ましい。こ
れにより、支持基板層がエッチング等の反応液に曝され
ることがなく、また回路が短絡しないので支持基板層と
半導体基板層との間に確実にパルス電圧を印加すること
ができる。
For example, one terminal of the pulse power supply can be connected to the back side of the support substrate layer, and the other terminal can be connected to the surface of the semiconductor substrate layer. In addition, if in a solution, one terminal may be connected to the supporting substrate layer, an appropriate electrode may be provided in the solution, and the other terminal may be connected to this electrode. In the case of a solution, it is particularly preferable to provide a suitable sealing means so that the etching solution or the like does not come into contact with the supporting substrate layer side. Accordingly, the support substrate layer is not exposed to a reaction solution such as etching, and a circuit is not short-circuited, so that a pulse voltage can be reliably applied between the support substrate layer and the semiconductor substrate layer.

【0032】また、プラズマエッチング等の場合であれ
ば、一方の端子を支持基板層に接続し、他方の端子を、
少なくとも支持基板層から絶縁され、プラズマと接触す
るような位置に設けられた適当な電極、または装置壁面
に接続することもできる。
In the case of plasma etching or the like, one terminal is connected to the supporting substrate layer, and the other terminal is
It can also be connected to a suitable electrode or a device wall provided at a position at least insulated from the supporting substrate layer and in contact with the plasma.

【0033】[0033]

【実施例】以下の実施例について図面を用いて詳細に説
明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The following embodiments will be described in detail with reference to the drawings.

【0034】[実施例1]貼り合わせSOIは、支持基
板にP型Si基板(比抵抗1〜3Ω・cm厚さ625μ
m)を用い、半導体基板としてP型Si基板(比抵抗1
〜3Ω・cm)を熱酸化して厚さ約1μmの酸化シリコ
ン膜を形成した後、支持基板と重ね合わせて熱処理を加
えて貼り合わせた。半導体基板を貼り合わせ面と反対側
の表面から通常の機械化学的な研磨で膜厚3〜5μm、
膜厚精度±0.5μmまで薄膜化した。
[Example 1] A bonded SOI was manufactured by using a P-type Si substrate (specific resistance: 1 to 3 Ω · cm, thickness: 625 μm) as a support substrate.
m) and a P-type Si substrate (resistivity 1) as a semiconductor substrate.
To 3 Ω · cm) to form a silicon oxide film having a thickness of about 1 μm. The thickness of the semiconductor substrate is 3 to 5 μm by the usual mechanical and chemical polishing from the surface opposite to the bonding surface,
The thickness was reduced to a film thickness accuracy of ± 0.5 μm.

【0035】このSOI基板を多数枚用意し、図1に示
す薄膜化装置に装着し、高精度な薄膜化工程を行った。
即ち貼り合わせSOI基板20を、パルス電圧印加のた
めの金コートした支持基板電極30に接するようにし
て、溶液分離のために薬品耐性に優れた材料のOリング
40を介して基板ホルダー10で固定した。
A number of such SOI substrates were prepared, mounted on the thinning apparatus shown in FIG. 1, and a highly accurate thinning process was performed.
That is, the bonded SOI substrate 20 is fixed to the substrate holder 10 via the O-ring 40 made of a material having excellent chemical resistance for solution separation so that the bonded SOI substrate 20 is in contact with the gold-coated support substrate electrode 30 for pulse voltage application. did.

【0036】次に、溶液として混合比1:3:10の弗
酸/硝酸/酢酸混合溶液、または純粋な酢酸の代わりに
ヨウ素を飽和した酢酸を加えた溶液でエッチングを行っ
た。
Next, etching was performed using a mixed solution of hydrofluoric acid / nitric acid / acetic acid having a mixing ratio of 1: 3: 10 or a solution obtained by adding acetic acid saturated with iodine instead of pure acetic acid.

【0037】エッチング中の各電極の電位はPt電極8
0を接地し、パルス電圧発生器50を用いてパルス電圧
を支持基板電極に0Vを基準に、波高を+0.5V〜1
0V、周波数を1Hz〜10MHzの間で変えてサンプ
ルごとに異なったパルス波形を印加した。
The potential of each electrode during etching is a Pt electrode 8
0 is grounded, and a pulse voltage is applied to the supporting substrate electrode using a pulse voltage generator 50 with a pulse height of +0.5 V to 1 with respect to 0 V.
A different pulse waveform was applied to each sample while changing the frequency between 0 V and 1 Hz to 10 MHz.

【0038】エッチング中の溶液はスターラー70で攪
拌し、さらにコンピュータ制御されたヒーター60で室
温から100℃の間で制御した。エッチングはサンプル
によって、約10〜30分進行した後に自動的に停止し
た。
The solution during the etching was stirred by a stirrer 70 and further controlled by a computer-controlled heater 60 between room temperature and 100 ° C. Etching stopped automatically after about 10-30 minutes had elapsed depending on the sample.

【0039】光学的膜厚測定機で測定した半導体基板層
の膜厚は印加電圧に応じて0.5〜3μm、その精度は
±1nmと極めて均一に薄膜化できた。
The thickness of the semiconductor substrate layer measured by an optical film thickness measuring device was 0.5 to 3 μm according to the applied voltage, and the accuracy was ± 1 nm, and the thickness could be extremely uniformly reduced.

【0040】尚、得られる空乏層幅はパルス電圧の高さ
の他に、半導体基板の比抵抗にも依存するため、これら
を考慮してサンプルごとに空乏層幅を計算し電圧を調整
することで所望の膜厚を精度良く得ることができる。
Since the obtained depletion layer width depends not only on the height of the pulse voltage but also on the specific resistance of the semiconductor substrate, it is necessary to calculate the depletion layer width for each sample and adjust the voltage in consideration of these factors. Thus, a desired film thickness can be accurately obtained.

【0041】また、ヨウ素を飽和した酢酸を用いた場合
には、純粋な酢酸を加えた溶液に比べて、エッチング終
了後の試料表面の平坦性がさらに優れていた。
Further, when acetic acid saturated with iodine was used, the flatness of the sample surface after the completion of etching was more excellent than that of a solution to which pure acetic acid was added.

【0042】[実施例2]実施例1で用いたものと同じ
SOI基板を用意し、同じ配置および印加電圧の値を用
いて、溶液にKOH10〜40%水溶液を用いてエッチ
ングを行った。溶液温度を50〜80℃に保ってエッチ
ングを行ったところ、約5〜10分でエッチングが停止
した。
Example 2 The same SOI substrate as that used in Example 1 was prepared, and etching was performed using a 10% to 40% aqueous solution of KOH as a solution using the same arrangement and the same value of applied voltage. When etching was performed while maintaining the solution temperature at 50 to 80 ° C., the etching was stopped in about 5 to 10 minutes.

【0043】エッチング後の半導体基板層の膜厚とその
分布は、各電極の電位が実施例1と同じ場合には同じ結
果が得られた。したがって、本発明によればエッチング
後の半導体基板層の膜厚は、溶液の種類に依存せす、空
乏層の幅で規定されていることが確認できた。
With respect to the thickness and distribution of the semiconductor substrate layer after the etching, the same result was obtained when the potential of each electrode was the same as in the first embodiment. Therefore, according to the present invention, it was confirmed that the film thickness of the semiconductor substrate layer after the etching was defined by the width of the depletion layer depending on the type of the solution.

【0044】[実施例3]実施例1で用いたものと同じ
SOI基板を用意し、同じ装置を用いて、溶液にエチレ
ングリコールを使用し、実施例1と同様にパルス電圧を
印加しながら、また、シリコン基板層表面に電極を設
け、シリコン基板層(陽極)とPt電極との間に電流を
流して陽極酸化を行った。電流密度は20mA/cm2
と一定にし、シリコン基板層(陽極)とPt電極電圧間
の電圧が50V増加した際に、シリコン基板層表面に1
00〜300オングストロームの酸化膜が形成された。
Example 3 The same SOI substrate as that used in Example 1 was prepared, and using the same apparatus, ethylene glycol was used for the solution. Further, an electrode was provided on the surface of the silicon substrate layer, and a current was passed between the silicon substrate layer (anode) and the Pt electrode to perform anodic oxidation. The current density is 20 mA / cm 2
When the voltage between the silicon substrate layer (anode) and the Pt electrode voltage increases by 50 V, 1
An oxide film having a thickness of 100 to 300 Å was formed.

【0045】次にSOI基板を取り出し、希釈した弗酸
中に浸漬し、酸化膜を溶解除去した。さらにこの陽極酸
化と弗酸による酸化膜の除去を多数回繰り返し、薄膜化
を進めたところ、酸化反応が途中で停止し、薄膜化がそ
れ以上進行しなくなった。この結果、実施例1および2
と同じ膜厚および膜厚分布で、均一に薄膜化することが
できた。
Next, the SOI substrate was taken out and immersed in diluted hydrofluoric acid to dissolve and remove the oxide film. Further, the anodic oxidation and the removal of the oxide film by hydrofluoric acid were repeated many times to reduce the thickness. As a result, the oxidation reaction was stopped halfway, and the thinning did not proceed any further. As a result, Examples 1 and 2
With the same film thickness and film thickness distribution as in Example 5, a uniform thin film could be obtained.

【0046】尚、陽極酸化を行うためには、エチレング
リコールに代えて、ナトリウム・テトラボレートとほう
酸の混液等を用いてもよい。
In order to carry out the anodic oxidation, a mixture of sodium tetraborate and boric acid may be used instead of ethylene glycol.

【0047】[実施例4]実施例1で用いたものと同じ
SOI基板を用意し、同じ装置を用いて、溶液に弗酸/
エチルアルコール2:3溶液を用い、高さ5〜15Vの
パルス電圧を印加し、また、実施例3で行ったと同様に
約20〜80mA/cm2の定電流を流した。この反応
は陽極化成として知られるもので、半導体基板層表面に
多孔質Siが形成された。反応は5〜15分で停止し
た。次に弗硝酸溶液で多孔質Si層のみを除去したとこ
ろ、実施例1〜3と同様の膜厚および分布で均一に薄膜
化されていた。
Example 4 The same SOI substrate as that used in Example 1 was prepared, and the solution was treated with hydrofluoric acid / hydrofluoric acid using the same apparatus.
A pulse voltage having a height of 5 to 15 V was applied using a 2: 3 solution of ethyl alcohol, and a constant current of about 20 to 80 mA / cm 2 was applied in the same manner as in Example 3. This reaction was known as anodization, and porous Si was formed on the surface of the semiconductor substrate layer. The reaction was stopped in 5-15 minutes. Next, when only the porous Si layer was removed with a fluorinated nitric acid solution, the film was uniformly thinned with the same thickness and distribution as in Examples 1 to 3.

【0048】[実施例5]実施例1で用いたものと同じ
SOI基板をプラズマエッチング装置にセットし、支持
基板層と半導体基板層にパルス電源の端子をそれぞれ接
続し、半導体基板層側を基準に支持基板層側に対して高
さ1〜5Vのパルス電圧を印加し、CCl 4ガスを用い
たプラズマエッチングを行った。
Example 5 Same as that used in Example 1
Set the SOI substrate in the plasma etching equipment and support it
Connect the pulse power supply terminals to the substrate layer and the semiconductor substrate layer, respectively.
To the supporting substrate layer side with reference to the semiconductor substrate layer side.
A pulse voltage of 1 to 5 V is applied and CCl FourUsing gas
Plasma etching was performed.

【0049】この結果、厚さ0.5〜3μm、分布が±
0.01μmと従来に比べて非常に均一に薄膜化するこ
とができた。上記の実施例よりも若干均一性の点で劣っ
ているのは、キャリアの存在しない空乏層でのエッチン
グ速度の低下割合が、実施例1および2に比べて小さい
ためである。しかし、この方法では、例えば、よりクリ
ーンで環境負荷の小さいドライエッチングの利点を利用
できる効果がある。
As a result, the thickness was 0.5 to 3 μm and the distribution was ±
The thickness was 0.01 μm, which was very uniform as compared with the prior art. The reason why the uniformity is slightly inferior to the above-described embodiment is that the rate of decrease in the etching rate in the depletion layer where no carrier is present is smaller than in the first and second embodiments. However, this method has an effect that, for example, the advantages of dry etching that is cleaner and has less environmental impact can be used.

【0050】ここで、CCl4の他にも、半導体のエッ
チングが可能なガスでも同様に用いることができる。
Here, in addition to CCl 4 , a gas capable of etching a semiconductor can also be used.

【0051】[実施例6]実施例1〜5で用いたパルス
電圧はいずれも、支持基板層側に0Vと+側の所定の電
圧間で変動するパルス電圧を印加していたが、本実施例
で−0.1〜−1Vを基準として+側に振れるような所
定の高さの電圧を印加しても同様の効果が得られた。
[Embodiment 6] In each of the pulse voltages used in Embodiments 1 to 5, a pulse voltage fluctuating between 0 V and a predetermined voltage on the + side was applied to the support substrate layer side. In the example, the same effect was obtained even when a voltage having a predetermined height was applied so as to swing to the + side with reference to -0.1 to -1 V.

【0052】また、活性層の伝導型がn型の場合には、
支持基板電極30と溶液中Pt電極80の間に印加する
パルス電圧の極性を、p型の場合と逆にすることで同様
の効果が得られた。
When the conduction type of the active layer is n-type,
The same effect was obtained by reversing the polarity of the pulse voltage applied between the support substrate electrode 30 and the Pt electrode 80 in the solution to that of the p-type.

【0053】[0053]

【発明の効果】本発明によれば、低コストで再現性良
く、半導体基板層の厚さが均一で薄い、薄膜SOI基板
の製造方法およびこれに用いられる製造装置を提供する
ことができる。
According to the present invention, it is possible to provide a method of manufacturing a thin film SOI substrate having a uniform thickness and a small thickness of a semiconductor substrate layer at low cost and with good reproducibility, and a manufacturing apparatus used for the same.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の薄膜化装置の模式図である。FIG. 1 is a schematic view of a thinning apparatus of the present invention.

【符号の説明】[Explanation of symbols]

10 基板ホルダー 20 貼り合わせSOI基板 30 支持基板電極 40 Oリング 50 パルス電圧発生器 60 ヒーター 70 スターラー 80 溶液中のPt電極 Reference Signs List 10 substrate holder 20 bonded SOI substrate 30 support substrate electrode 40 O-ring 50 pulse voltage generator 60 heater 70 stirrer 80 Pt electrode in solution

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 支持基板と半導体基板を、絶縁層を間に
介して貼り合わせる工程と、 貼り合わせ後の支持基板層と半導体基板層の間にパルス
電圧を印加しながら、半導体基板層表面をエッチングし
うる溶液またはガスに接触させて半導体基板層を薄膜化
する工程とを含む薄膜SOI基板の製造方法。
1. A step of bonding a support substrate and a semiconductor substrate with an insulating layer interposed therebetween, and applying a pulse voltage between the bonded support substrate layer and the semiconductor substrate layer while applying a pulse voltage to the surface of the semiconductor substrate layer. Contacting the substrate with an etchable solution or gas to reduce the thickness of the semiconductor substrate layer.
【請求項2】 支持基板と半導体基板を、絶縁層を間に
介して貼り合わせる工程と、 貼り合わせ後の支持基板層と半導体基板層の間にパルス
電圧を印加しながら、半導体基板層表面の半導体を反応
させて除去可能な半導体化合物層を形成する工程と、 この半導体化合物層を除去し、半導体基板層を薄膜化す
る工程とを含む薄膜SOI基板の製造方法。
2. A step of bonding a support substrate and a semiconductor substrate with an insulating layer interposed therebetween; and applying a pulse voltage between the bonded support substrate layer and the semiconductor substrate layer while applying a pulse voltage to the surface of the semiconductor substrate layer. A method for manufacturing a thin-film SOI substrate, comprising: a step of forming a removable semiconductor compound layer by reacting a semiconductor; and a step of removing the semiconductor compound layer and thinning a semiconductor substrate layer.
【請求項3】 前記のパルス電圧の印加方法は、パルス
電源の一方の端子を支持基板層に接続し、他方の端子を
支持基板層から絶縁された溶液またはガスに接触させて
パルス電圧を印加することを特徴とする請求項1または
2に記載の薄膜SOI基板の製造方法。
3. The method of applying a pulse voltage according to claim 1, wherein one terminal of the pulse power supply is connected to a supporting substrate layer, and the other terminal is brought into contact with a solution or gas insulated from the supporting substrate layer to apply the pulse voltage 3. The method for manufacturing a thin film SOI substrate according to claim 1, wherein:
【請求項4】 前記のパルス電圧の印加方法は、パルス
電源の一方の端子を支持基板層に接続し、他方の端子を
半導体基板層に接続してパルス電圧を印加することを特
徴とする請求項1または2に記載の薄膜SOI基板の製
造方法。
4. The method of applying a pulse voltage according to claim 1, wherein one terminal of the pulse power supply is connected to a support substrate layer, and the other terminal is connected to a semiconductor substrate layer to apply the pulse voltage. Item 3. The method for manufacturing a thin film SOI substrate according to item 1 or 2.
【請求項5】 支持基板と半導体基板を、絶縁層を間に
介して貼り合わせた基板を薄膜化する薄膜SOI基板の
製造装置であって、 貼り合わせ後の支持基板層と半導体基板層の間にパルス
電圧を印加するパルス電源と、 エッチングしうる溶液もしくはガス、半導体と反応して
除去可能な半導体化合物層を形成しうる溶液もしくはガ
ス、またはこの半導体化合物層を除去しうる溶液もしく
はガスに、半導体基板層表面の所定の領域のみを接触さ
せるシール手段とを有する薄膜SOI基板の製造装置。
5. A thin-film SOI substrate manufacturing apparatus for thinning a substrate obtained by laminating a support substrate and a semiconductor substrate with an insulating layer interposed therebetween, comprising: A pulse power supply for applying a pulse voltage to a solution or gas capable of being etched, a solution or gas capable of forming a removable semiconductor compound layer by reacting with a semiconductor, or a solution or gas capable of removing the semiconductor compound layer; An apparatus for manufacturing a thin film SOI substrate, comprising: a sealing means for contacting only a predetermined area on a surface of a semiconductor substrate layer.
【請求項6】 前記パルス電源の一方の端子を支持基板
層に接続する手段と、 他方の端子を支持基板層から絶縁された溶液またはガス
に接触させる手段とをさらに有する請求項5記載の薄膜
SOI基板の製造装置。
6. The thin film according to claim 5, further comprising: means for connecting one terminal of the pulse power supply to the support substrate layer; and means for bringing the other terminal into contact with a solution or gas insulated from the support substrate layer. SOI substrate manufacturing equipment.
【請求項7】 前記パルス電源の一方の端子を支持基板
層に接続する手段と、 他方の端子を半導体基板層に接続する手段とをさらに有
する請求項5記載の薄膜SOI基板の製造装置。
7. The apparatus for manufacturing a thin film SOI substrate according to claim 5, further comprising: means for connecting one terminal of the pulse power supply to a support substrate layer; and means for connecting the other terminal to a semiconductor substrate layer.
JP27819596A 1996-10-21 1996-10-21 Method for manufacturing thin film SOI substrate Expired - Fee Related JP2815001B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27819596A JP2815001B2 (en) 1996-10-21 1996-10-21 Method for manufacturing thin film SOI substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27819596A JP2815001B2 (en) 1996-10-21 1996-10-21 Method for manufacturing thin film SOI substrate

Publications (2)

Publication Number Publication Date
JPH10125882A JPH10125882A (en) 1998-05-15
JP2815001B2 true JP2815001B2 (en) 1998-10-27

Family

ID=17593925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27819596A Expired - Fee Related JP2815001B2 (en) 1996-10-21 1996-10-21 Method for manufacturing thin film SOI substrate

Country Status (1)

Country Link
JP (1) JP2815001B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5528430B2 (en) * 2008-05-02 2014-06-25 アイメック Formation method of oxide layer
JP2023103839A (en) * 2022-01-14 2023-07-27 株式会社デンソー Semiconductor wafer surface processing method

Also Published As

Publication number Publication date
JPH10125882A (en) 1998-05-15

Similar Documents

Publication Publication Date Title
JP4407384B2 (en) Manufacturing method of SOI substrate
JP3416163B2 (en) Semiconductor substrate and manufacturing method thereof
KR100236689B1 (en) SOI Substrate Manufacturing Method
KR950014609B1 (en) Semiconductor device and manufacturing method thereof
JP3352340B2 (en) Semiconductor substrate and method of manufacturing the same
US6428620B1 (en) Substrate processing method and apparatus and SOI substrate
EP0207272B1 (en) A method of producing a thin semiconductor layer
JP3294934B2 (en) Method for manufacturing semiconductor substrate and semiconductor substrate
US3902979A (en) Insulator substrate with a thin mono-crystalline semiconductive layer and method of fabrication
US4380865A (en) Method of forming dielectrically isolated silicon semiconductor materials utilizing porous silicon formation
JP2833519B2 (en) Method and apparatus for thinning semiconductor film on insulating film
JP2680800B2 (en) SOI wafer and method of manufacturing the same
JP2815001B2 (en) Method for manufacturing thin film SOI substrate
JP2663923B2 (en) Method for manufacturing SOI substrate
JPH09260620A (en) Manufacture of coupled wafer and coupled wafer manufactured by this method
KR100898649B1 (en) SOI substrate and its manufacturing method
JP3302228B2 (en) Method for manufacturing SOI substrate
JP2799566B2 (en) Method for manufacturing semiconductor device
CN1028464C (en) Thinning method for silicon bonded on insulator
JP3112101B2 (en) Manufacturing method of semiconductor substrate
JPH04326518A (en) Cleaning method of semiconductor device
CN119852197A (en) Method for stripping epitaxial layer
JP3293688B2 (en) Manufacturing method of semiconductor substrate
JPH02228049A (en) Manufacture of semiconductor device
JP3098810B2 (en) Insulated gate field effect transistor and semiconductor device using the same

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees