JP2816718B2 - Power supply - Google Patents
Power supplyInfo
- Publication number
- JP2816718B2 JP2816718B2 JP1224544A JP22454489A JP2816718B2 JP 2816718 B2 JP2816718 B2 JP 2816718B2 JP 1224544 A JP1224544 A JP 1224544A JP 22454489 A JP22454489 A JP 22454489A JP 2816718 B2 JP2816718 B2 JP 2816718B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- converter transformer
- power supply
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Developing For Electrophotography (AREA)
- Control Or Security For Electrophotography (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、特に電子写真方式のプリンタ，複写機等の
現像バイアス用に適した電源装置に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device particularly suitable for a developing bias of an electrophotographic printer, a copying machine or the like.
従来、この種の現像バイアス用の電源装置は、低周波
の交流出力用昇圧トランスを使用し、該トランスにDC−
DCコンバータを結合して、前記トランスの交流出力に直
流電圧を重畳するように構成したものが一般的である。Conventionally, this type of power supply for developing bias uses a step-up transformer for low-frequency AC output, and a DC-
In general, a DC converter is connected so as to superimpose a DC voltage on an AC output of the transformer.
また、短絡保護回路は、コンバータトランス（昇圧ト
ランス）の一次側で擬似的に負荷電流を検出し、その検
出値によりコンバータトランスの一次側の通電を阻止す
るようにしている。Further, the short-circuit protection circuit detects a load current on the primary side of the converter transformer (step-up transformer) in a pseudo manner, and based on the detected value, prevents the primary side of the converter transformer from being energized.
上記のような従来の電源装置にあっては、コンバータ
トランスに低周波の交流用昇圧トランスを使用している
ので、コンバータトランスが大型になり、可聴帯域の雑
音が発生すると共に、デューティ比を50％より大幅に変
えようとしてもトランスの偏磁のために不可能であると
いう問題点を有していた。また、短絡保護回路は全然持
たないか、有してもコンバータトランスの一次側で擬似
的に負荷電流を検知しているので、検出精度が悪く、ス
イッチング素子，バッファ抵抗，コンバータトランス等
の昇温が避けられず、信頼性が低下し、素子が大型化、
ひいては装置が大型化し、コストアップをまねくという
問題点があった。In the conventional power supply device as described above, since a low-frequency AC step-up transformer is used as the converter transformer, the converter transformer becomes large, audible band noise is generated, and the duty ratio is reduced to 50%. However, there is a problem that it is not possible to change the value to a value larger than% due to the magnetic polarization of the transformer. In addition, since there is no short-circuit protection circuit, or even if it does, the primary side of the converter transformer detects the load current in a pseudo manner, so the detection accuracy is poor, and the temperature of the switching element, buffer resistor, converter transformer, etc. rises. Unavoidable, the reliability is reduced, the device becomes larger,
As a result, there has been a problem that the apparatus becomes large in size, leading to an increase in cost.
本発明は、このような問題点に着目してなされたもの
で、低周波の交流用昇圧トランスが不要となり、小型
化，低コスト化を図ることができ、出力のデューティ比
を自由に設定できることは勿論、負荷電流を精度良く検
出でき、各部品を確実に保護でき、信頼性の向上した電
源装置を得ることを目的としている。SUMMARY OF THE INVENTION The present invention has been made in view of such a problem, and eliminates the need for a low-frequency AC step-up transformer, can achieve downsizing and cost reduction, and can freely set the output duty ratio. Needless to say, it is an object of the present invention to obtain a power supply device that can accurately detect a load current, reliably protect each component, and improve reliability.
本発明の電源装置は次のように構成したものである。 The power supply device of the present invention is configured as follows.
a.高周波コンバータトランスの一次側のスイッチング素
子を所定の低周波信号で変調駆動し、該コンバータトラ
ンスの二次側の整流素子を介した整流出力を前記低周波
信号の整流素子が遮断する位相でグランドに短絡させる
電源装置において、前記整流出力の電圧レベルの検出値
によりコンバータトランスの一次側の通電を阻止する定
電圧制御回路と、負荷電流をコンバータトランスの二次
側で検出して該検出値が所定値に達した時に所定時間だ
けコンバータトランスの一次側の通電を阻止する電流リ
ミッタ回路と、所定のシーケンス信号によって整流出力
を周期関数的に立上げるソフトスタート回路を備えた。a.The primary-side switching element of the high-frequency converter transformer is modulated and driven with a predetermined low-frequency signal, and the rectified output of the converter transformer via the secondary-side rectifying element is cut off by the rectifying element of the low-frequency signal In a power supply device that is short-circuited to ground, a constant voltage control circuit that prevents conduction of a primary side of a converter transformer based on a detection value of a voltage level of the rectified output, and a detection value that detects a load current on a secondary side of the converter transformer. A current limiter circuit for preventing the primary side of the converter transformer from being energized for a predetermined time when the voltage reaches a predetermined value, and a soft start circuit for periodically raising a rectified output by a predetermined sequence signal.
b.前記ａの電源装置において、電流リミッタ回路は、負
荷電流の検出出力を所定のヒステリシス幅を持つコンパ
レータで所定値と比較し、該コンパレータの出力を所定
の時定数を持つ積分回路を介した信号によりコンバータ
トランスの一次側のスイッチング素子を遮断するように
した。b. In the power supply device described in a above, the current limiter circuit compares the detection output of the load current with a predetermined value by a comparator having a predetermined hysteresis width, and outputs the output of the comparator via an integration circuit having a predetermined time constant. The switching element on the primary side of the converter transformer is cut off by a signal.
c.前記ｂの電源装置において、積分回路は、シーケンス
信号とコンパレータの出力とが論理和入力されるように
した。c. In the power supply device b, the integration circuit is configured to input the logical sum of the sequence signal and the output of the comparator.
d.前記ｂの電源装置において、負荷電流の検出は、コン
バータトランスとグランド間に挿入されたコンデンサと
抵抗の並列回路で検出し、ピークホールド回路でそのピ
ーク値を所定時間ホールドしてコンパレータに入力する
ようにした。d. In the power supply device b, the load current is detected by a parallel circuit of a capacitor and a resistor inserted between the converter transformer and the ground, and the peak value is held for a predetermined time by a peak hold circuit and input to the comparator. I did it.
本発明の電源装置においては、高周波コンバータトラ
ンスの一次側の駆動信号に低周波で変調をかけ、該トラ
ンスの二次側の整流出力を上記低周波でグランドに短絡
させており、低周波の交流用昇圧トランスは不要とな
る。また、コンバータトランスの二次側の整流出力を検
出してコンバータトランスの一次側の通電を阻止すると
共に、負荷電流をコンバータトランスの二次側で検出し
てコンバータトランスの一次側の通電を阻止、また上記
整流出力を徐々に立上げているので、構成部品の昇温を
確実に避けることができる。In the power supply device of the present invention, the drive signal on the primary side of the high-frequency converter transformer is modulated at a low frequency, and the rectified output on the secondary side of the transformer is short-circuited to the ground at the low frequency. A step-up transformer is not required. In addition, detecting the rectified output on the secondary side of the converter transformer to prevent energization of the primary side of the converter transformer, and detecting the load current on the secondary side of the converter transformer to prevent energization of the primary side of the converter transformer, Further, since the rectified output is gradually raised, it is possible to reliably prevent the temperature rise of the component parts.
第１図は本発明に係る電源装置の基本構成図である。
第２図にその各部の電圧波形を示す。発振回路１の出力
は、第１図に示すように、繰返し周波数1800Hzの低周波
f1,デューティ20％の矩形波出力であり、発振回路２の
出力は、繰返し周波数50kHzの高周波f2,デューティ50％
の矩形波出力である。そして、これらの出力が変調回路
３に入力され、この変調回路３により高周波コンバータ
トランスT1の一次側のスイッチングトランジスタQ1が所
定の低周波信号で変調駆動される。ここで、＋Vccの電
源と接続されたコンバータトランスT1は、高周波駆動の
為、十分小型にすることが可能である。FIG. 1 is a basic configuration diagram of a power supply device according to the present invention.
FIG. 2 shows the voltage waveform of each part. The output of the oscillator circuit 1, as shown in FIG. 1, the low frequency of the repetition frequency 1800H z
f 1, is a rectangular wave output of the duty 20%, the output of the oscillation circuit 2, the high frequency f 2 of the repetition frequency 50KH z, 50% duty
Is a rectangular wave output. These outputs are input to the modulation circuit 3, and the modulation circuit 3 drives the switching transistor Q1 on the primary side of the high-frequency converter transformer T1 by modulation with a predetermined low-frequency signal. Here, since the converter transformer T1 connected to the + Vcc power supply is driven at a high frequency, it can be made sufficiently small.
また、スイッチ回路４は、発振回路１の出力の低レベ
ルのタイミングで閉じられる。同時に、このタイミング
でコンバータトランスT1の一次側のスイッチングトラン
ジスタQ1は、遮断状態に保たれる。すなわち、コンバー
タトランスT1の二次側の整流用ダイオードD1及び抵抗R1
を介した整流出力が、上記発振回路１の低周波出力信号
の整流用タイオードD1が遮断する位相でグランドに短絡
される。そして、スイッチングトランジスタQ1が50KHz
の周波数駆動している状態で、整流用ダイオードD1のカ
ソードには第２図に示す＋V1の電圧が得られ、この電圧
がクランプ用コンデンサC1で平滑される為、スイッチ回
路４の出力は第２図に示すようになる。ここで得られた
出力は、クランプ用コンデンサC1を通して出力端子P1に
送出されるが、クランプ用ダイオードD2が正方向のピー
ク時に導通して−VEとなるクランプ用電源５にクランプ
される為、出力端子P1には出力振幅がV1,正方向のピー
ク値が−VEの出力が得られる。Further, the switch circuit 4 is closed at a low level timing of the output of the oscillation circuit 1. At the same time, the switching transistor Q1 on the primary side of the converter transformer T1 is kept in the cutoff state at this timing. That is, the rectifier diode D1 and the resistor R1 on the secondary side of the converter transformer T1.
Is short-circuited to the ground at a phase at which the rectifying diode D1 of the low-frequency output signal of the oscillation circuit 1 is cut off. Then, the switching transistor Q1 is 50KH z
In a state that frequency drive, the cathode of the rectifier diode D1 obtained voltage + V 1 shown in FIG. 2 is, since the voltage is smoothed by a clamp capacitor C 1, the output of the switching circuit 4 is As shown in FIG. Output obtained here is sent to the output terminal P 1 through the clamp capacitor C1, because it is clamped to the clamp power source 5 serving as -V E clamping diode D2 becomes conductive when positive peak , V 1 is output amplitude to the output terminal P 1, the peak value of the positive output of -V E is obtained.
第３図は本発明の第１実施例を示す回路図である。 FIG. 3 is a circuit diagram showing a first embodiment of the present invention.
コンバータトランスT1の高周波f2の整流出力V0は、抵
抗R41,R42で所定比で分圧され、電圧レベルの検出値と
して高速のコンパレータ６で端子P2に印加された所定の
基準電圧と比較される。この時、出力V0は直接分圧する
だけなので、遅れ時間は少ない。そして、コンパレータ
６の出力が立上ると、ダイオードD41が導通してトラン
ジスタQ3が導通し、これによりトランジスタQ1が遮断さ
れ、コンバータトランスT1への通電が停止される。すな
わち、抵抗R41,R42,コンパレータ６及びトランジスタQ3
で定電圧制御回路Ａが構成されている。Rectified output V 0 which high frequency f 2 of the converter transformer T1 is compared with the resistance R41, R42 is divided at a predetermined ratio, a predetermined reference voltage applied to the terminal P 2 at a high speed comparator 6 as a detection value of the voltage level Is done. At this time, since the output V 0 it is only applying directly minute, delay time is small. Then, when the output of the comparator 6 rises, the diode D41 conducts and the transistor Q3 conducts, thereby turning off the transistor Q1 and stopping the power supply to the converter transformer T1. That is, the resistors R41 and R42, the comparator 6, and the transistor Q3
Constitute a constant voltage control circuit A.
一方、交流負荷電流は、コンバータトランスT1の二次
側の抵抗R21とコンデンサC22の並列回路で検出される。
この時、コンデンサC21が設けられているので、直流分
は阻止される。そして、この並列回路による検出出力
は、ダイオードD21及びコンデンサC23のピークホールド
回路Ｂでピークホールドされる。ここで、抵抗R23は、
そのホールド時間を所定範囲内に保つ為のものである。
該ホールド出力は、コンパレータ８で端子P5に印加され
た抵抗R28を介した所定の基準電圧と比較され、そのホ
ールド出力が基準電圧を越えたとき、コンパレータ８は
Ｈ（高）レベルからＬ（低）レベルへ切換えられる。そ
して、ダイオードD22が導通してトランジスタQ21が導通
し、積分回路Ｃを構成するコンデンサC24は急速に充電
される。これにより、ダイオードD21及びトランジスタQ
3が導通し、トランジスタQ1が遮断されて、コンバータ
トランスT1の一次側への通電が阻止される。この時、コ
ンバータトランスT1の整流出力V0が低下してダイオード
D21のカソードホールド出力が端子P5の基準電圧より低
くなり、コンパレータ８が再びＨレベルに戻っても、抵
抗R26とコンデンサC24の時定数によって決定される所定
時間だけコンバータトランスT1の一次側への通電は阻止
される。ここで、上記積分回路Ｃは、端子P6からのシー
ケンス信号とコンパレータ８の出力を論理和入力し、ピ
ークホールド回路Ｂと共に電流リミッタ回路Ｄを構成し
ている。On the other hand, the AC load current is detected by a parallel circuit of the resistor R21 and the capacitor C22 on the secondary side of the converter transformer T1.
At this time, since the capacitor C21 is provided, the DC component is blocked. The detection output of the parallel circuit is peak-held by a peak-hold circuit B including a diode D21 and a capacitor C23. Here, the resistor R23 is
This is for keeping the hold time within a predetermined range.
The hold output is compared with a predetermined reference voltage via a resistor R28 which is applied to the terminal P 5 by a comparator 8, when the hold output exceeds the reference voltage, the comparator 8 from the H (high) level L ( Low) level. Then, the diode D22 conducts, the transistor Q21 conducts, and the capacitor C24 constituting the integrating circuit C is rapidly charged. This allows the diode D21 and the transistor Q
3 is turned on, the transistor Q1 is cut off, and the power supply to the primary side of the converter transformer T1 is blocked. At this time, it decreases the rectified output V 0 which converter transformer T1 diode
Cathode hold output D21 becomes lower than the reference voltage at the terminal P 5, even if the comparator 8 has returned to level again H, resistor R26 and to the primary side only converter transformer T1 predetermined time determined by the time constant of the capacitor C24 Energization is blocked. Here, the integration circuit C, the output of the sequence signal and the comparator 8 from the terminal P 6 by ORing inputs, constitute a current limiter circuit D with a peak-hold circuit B.
また、端子P6には、図外のシーケンスコントローラか
ら所定のシーケンス信号（リモート信号）が入力されて
いる。この信号は、出力オフ時には開放もしくはＨレベ
ル、出力オン時には0Vの信号となる。そして、端子P6が
開放時は、トランジスタQ22は導通，ダイオードD23及び
トランジスタQ21も導通となり、ダイオードD24に電流が
流されてトランジスタQ3が導通となる。これによりトラ
ンジスタQ1が遮断され、コンバータトランスT1が一次側
の通電が阻止される。そして、端子P6が開放から0Vに切
換えられると、トランジスタQ22,ダイオードD23,トラン
ジスタQ21は遮断する。この時、トランジスタQ21のコレ
クタ電位はVccから周期関数的に0Vに向かう。この為、
抵抗R27を介して電圧VccによりトランジスタQ3に流れて
いた電流は徐々にトランジスタQ1のベースへ流れるよう
になる。そして、このソフトスタート回路Ｅにより、コ
ンバータトランスT1の整流出力V0は前述の抵抗R26とコ
ンデンサC24の時定数で大きくなっていく。In addition, the terminal P 6, a predetermined sequence signal from the sequence controller outside diagram (remote signal) is input. This signal is open or H level when the output is off, and becomes 0 V when the output is on. Then, when the terminal P 6 is opened, the transistor Q22 is conducting, the diode D23 and the transistor Q21 also becomes conductive, the transistor Q3 is conductive a current flows in diode D24. As a result, the transistor Q1 is shut off, and the primary side of the converter transformer T1 is prevented from being energized. When the terminal P 6 is switched to 0V from the open, transistor Q22, diode D23, transistor Q21 is cut off. At this time, the collector potential of the transistor Q21 goes from Vcc to 0V periodically. Because of this,
The current flowing through the transistor Q3 by the voltage Vcc via the resistor R27 gradually flows to the base of the transistor Q1. Then, this soft start circuit E, rectified output V of the converter transformer T1 0 is gradually increased by the time constant of the aforementioned resistor R26 and capacitor C24.
第４図は本発明の第２実施例を示す回路図である。こ
の実施例は、第３図の回路のコンパレータ８に所定のヒ
ステリシス幅を持たせたものである。このヒステリシス
幅は、抵抗R28と抵抗R29の比で決定される。そして、該
ヒステリシス幅を大きくすると整流出力V0のリップルが
増大するが、通電流検出時にトランジスタQ21のコレク
タ電圧をVcc近傍迄立上げる為に、必要な最小限度のヒ
ステリシス幅に設定する必要がある。FIG. 4 is a circuit diagram showing a second embodiment of the present invention. In this embodiment, the comparator 8 of the circuit shown in FIG. 3 has a predetermined hysteresis width. This hysteresis width is determined by the ratio between the resistors R28 and R29. Then, although by increasing the hysteresis width ripple of the rectified output V 0 is increased, in order to raises the collector voltage of the transistor Q21 during energization current detecting up to Vcc vicinity, it is necessary to set the hysteresis width of the minimum required .
第５図に本発明の第３実施例を示す回路図である。こ
の実施例は、コンパレータ６の出力を立上りからの極く
短い時間トランジスタQ2を導通することにより、振幅制
御の時間遅れによるオーバシュートを吸収するようにし
たものである。ここでは、コンパレータ６の出力側をコ
ンデンサC31と抵抗R31の直列回路を介してトランジスタ
Q2のベースへ接続してある。そして、トランジスタQ2の
導通時間及びこのときの該トランジスタQ2のコレクタ電
流のピーク値は、コンデンサC31の抵抗R31の値によって
決定する。FIG. 5 is a circuit diagram showing a third embodiment of the present invention. In this embodiment, the output of the comparator 6 is turned on for a very short time from the rising of the transistor Q2 to absorb the overshoot due to the time delay of the amplitude control. Here, the output side of the comparator 6 is connected to a transistor via a series circuit of a capacitor C31 and a resistor R31.
Connected to Q2 base. The conduction time of the transistor Q2 and the peak value of the collector current of the transistor Q2 at this time are determined by the value of the resistor R31 of the capacitor C31.
また、第６図は本発明の第４実施例を示す回路図であ
る。この実施例は、コンバータトランスT1の高速駆動を
行う為に、スイッチングトランジスタQ1をVMOSFETで構
成したものである。FIG. 6 is a circuit diagram showing a fourth embodiment of the present invention. In this embodiment, the switching transistor Q1 is constituted by a VMOSFET in order to drive the converter transformer T1 at high speed.
以上、本発明の各実施例について説明したが、本発明
では上記のような回路構成とすることにより、次のよう
な利点がある。Although the embodiments of the present invention have been described above, the present invention has the following advantages by adopting the above circuit configuration.
Ｉ 低周波トランスを削除できる為に、大幅な小型化，
コストダウンが図られ、信頼性も向上する。I It is possible to eliminate the low frequency transformer, so
Costs are reduced and reliability is improved.
II 前項Ｉと同じ理由で、可聴帯域のノイズを完全に無
くすことができる。II For the same reason as in I above, noise in the audible band can be completely eliminated.
III 従来不可能であった50％以外の交流出力のデュー
ティ比を自由に設定することが可能となり、且つ可変す
ることも容易になった。III. It is possible to freely set the duty ratio of the AC output other than 50%, which was impossible in the past, and it is easy to change it.
IV 交流振幅の安定化が非常に容易に得られる。IV Stabilization of AC amplitude can be obtained very easily.
Ｖ 振幅安定化した出力の一部を倍電圧整流してクラン
プ用電源を得る場合、クランプ電源そのものも安定化さ
れる。従って、振幅と直流レベルの双方共安定な出力が
容易に得られる。When a part of the output whose V amplitude is stabilized is double-voltage rectified to obtain a clamp power supply, the clamp power supply itself is also stabilized. Therefore, a stable output can be easily obtained for both the amplitude and the DC level.
VI 出力パルスを整流・平滑することなく振幅検出して
いるので、非常に高速の振幅制御が可能で、オーバシュ
ート，サグ，リップルの少ない交流出力が得られる。Since the amplitude is detected without rectifying and smoothing the VI output pulse, very high-speed amplitude control is possible, and an AC output with little overshoot, sag, and ripple can be obtained.
VII 負荷の交流電流を直接検出し、該検出出力をピー
クホールドし、該ホールド出力をヒステリシスコンパレ
ータで基準値と比較し、さらに該コンパレータの出力を
ソフトスタート回路を兼ねる遅延回路を介してコンバー
タトランスT1の一次側スイッチングランジスタQ1に印加
している為、負荷電流が所定のしきい値を越えたときに
所定時間だけ完全にコンバータトランスT1への通電が阻
止される。この為、出力短絡時に各素子が昇温したり劣
化したりする心配が無く、小型，ローコストで装置を構
成することが可能となる。VII Directly detects the AC current of the load, peak-holds the detected output, compares the held output with a reference value by a hysteresis comparator, and further converts the output of the comparator via a delay circuit also serving as a soft-start circuit to the converter transformer T1. Is applied to the primary-side switching transistor Q1, and when the load current exceeds a predetermined threshold value, the energization to the converter transformer T1 is completely prevented for a predetermined time. For this reason, there is no concern that the temperature of each element rises or deteriorates when the output is short-circuited, and the device can be configured with a small size and low cost.
VIII ソフトスタート機能を有する為、複写機等におい
ては現像系，潜像系に急激な電位変化に依る悪影響を与
えることが無く、又、スタート時の過電流で電流リミッ
タ回路が動作しないように電流リミッタのしきい値を上
げる必要が無い。VIII Because of the soft start function, in a copying machine, etc., the developing system and the latent image system are not adversely affected by a sudden potential change, and the current is limited so that the current limiter circuit does not operate due to overcurrent at the start. There is no need to raise the limiter threshold.
以上のように、本発明によれば、低周波の交流用昇圧
トランスが不要となり、小型化，低コスト化が図れ、出
力のデューティ比を自由に設定できることは勿論、定電
圧制御回路，電流リミッタ回路及びソフトスタート回路
を備えたため、負荷電流を精度良く検出して各部品を確
実に保護することができ、信頼性が向上するという効果
がある。As described above, according to the present invention, the step-up transformer for low frequency AC is not required, the size and cost can be reduced, and the duty ratio of the output can be freely set, as well as the constant voltage control circuit and the current limiter. Since the circuit and the soft start circuit are provided, it is possible to accurately detect the load current and protect each component with certainty, thereby improving the reliability.
第１図は本発明に係る電源装置の基本構成図、第２図は
第１図の各部の電圧波形図、第３図は本発明の第１実施
例を示す回路図、第４図は本発明の第２実施例を示す回
路図、第５図は本発明の第３実施例を示す回路図、第６
図は本発明の第４実施例を示す回路図である。 1,2……発振回路 ３……変調回路 ４……スイッチ回路 6,8……コンパレータ T1……コンバータトランス Q1……スイッチングトランジスタ D1……整流用ダイオード Ａ……定電圧制御回路 Ｂ……ピークホールド回路 Ｃ……積分回路 Ｄ……電流リミッタ回路 Ｅ……ソフトスタート回路FIG. 1 is a basic configuration diagram of a power supply device according to the present invention, FIG. 2 is a voltage waveform diagram of each part in FIG. 1, FIG. 3 is a circuit diagram showing a first embodiment of the present invention, and FIG. FIG. 5 is a circuit diagram showing a second embodiment of the present invention. FIG. 5 is a circuit diagram showing a third embodiment of the present invention.
FIG. 10 is a circuit diagram showing a fourth embodiment of the present invention. 1,2 Oscillation circuit 3 Modulation circuit 4 Switch circuit 6,8 Comparator T1 Converter transformer Q1 Switching transistor D1 Rectifier diode A Constant voltage control circuit B Peak Hold circuit C: Integrator circuit D: Current limiter circuit E: Soft start circuit
Claims (4)
ッチング素子を所定の低周波信号で変調駆動し、該コン
バータトランスの二次側の整流素子を介した整流出力を
前記低周波信号の整流素子が遮断する位相でグランドに
短絡させる電源装置であって、前記整流出力の電圧レベ
ルの検出値によりコンバータトランスの一次側の通電を
阻止する定電圧制御回路と、負荷電流をコンバータトラ
ンスの二次側で検出して該検出値が所定値に達した時に
所定時間だけコンバータトランスの一次側の通電を阻止
する電流リミッタ回路と、所定のシーケンス信号によっ
て整流出力を周期関数的に立上げるソフトスタート回路
を備えたことを特徴とする電源装置。1. A high-frequency converter transformer primary-side switching element is modulated and driven by a predetermined low-frequency signal, and a rectification output of the converter transformer via a secondary-side rectification element is cut off by the low-frequency signal rectification element. A constant voltage control circuit for preventing conduction of a primary side of a converter transformer based on a detected value of a voltage level of the rectified output, and detecting a load current on a secondary side of the converter transformer. A current limiter circuit for preventing energization of the primary side of the converter transformer for a predetermined time when the detection value reaches a predetermined value, and a soft start circuit for starting a rectified output in a periodic function by a predetermined sequence signal. A power supply device, characterized in that:
出力を所定のヒステリシス幅を持つコンパレータで所定
値と比較し、該コンパレータの出力を所定の時定数を持
つ積分回路を介した信号によりコンバータトランスの一
次側のスイッチング素子を遮断することを特徴とする請
求項１記載の電源装置。2. The current limiter circuit according to claim 1, wherein the detected output of the load current is compared with a predetermined value by a comparator having a predetermined hysteresis width, and the output of the comparator is converted by a signal via an integrating circuit having a predetermined time constant. The power supply device according to claim 1, wherein a switching element on a primary side of the transformer is shut off.
レータの出力とが論理和入力されることを特徴とする請
求項２記載の電源装置。3. The power supply device according to claim 2, wherein the integration circuit receives a logical sum of a sequence signal and an output of a comparator.
グランド間に挿入されたコンデンサと抵抗の並列回路で
検出し、ピークホールド回路でそのピーク値を所定時間
ホールドしてコンパレータに入力することを特徴とする
請求項２記載の電源装置。4. A load current is detected by a parallel circuit of a capacitor and a resistor inserted between the converter transformer and the ground, and the peak value is held for a predetermined time by a peak hold circuit and input to a comparator. The power supply device according to claim 2, wherein
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1224544A JP2816718B2 (en) | 1989-09-01 | 1989-09-01 | Power supply |
| US07/414,274 US5173847A (en) | 1988-09-30 | 1989-09-29 | PWM power supply with synchronous rectifier and synchronizing oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1224544A JP2816718B2 (en) | 1989-09-01 | 1989-09-01 | Power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0389375A JPH0389375A (en) | 1991-04-15 |
| JP2816718B2 true JP2816718B2 (en) | 1998-10-27 |
Family
ID=16815461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1224544A Expired - Fee Related JP2816718B2 (en) | 1988-09-30 | 1989-09-01 | Power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2816718B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10826403B1 (en) * | 2019-09-10 | 2020-11-03 | Texas Instruments Incorporated | Active Y-rated capacitor control options for common-mode electromagnetic interference (EMI) reduction |
-
1989
- 1989-09-01 JP JP1224544A patent/JP2816718B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0389375A (en) | 1991-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4542440A (en) | Switch current sensing with snubber current suppression in a push-pull converter | |
| US8649129B2 (en) | Method and apparatus of providing over-temperature protection for power converters | |
| TWI862536B (en) | Method for clamping voltage, active clamp circuit and power converter | |
| US5956242A (en) | Switched-mode power supply having a sample-and-hold circuit with improved sampling control | |
| US9030850B2 (en) | Resonant switching regulator with adaptive dead time | |
| JP6908849B2 (en) | Synchronous rectifier circuit and switching power supply | |
| US20130194827A1 (en) | Switching power supply | |
| JP2816718B2 (en) | Power supply | |
| JP5032447B2 (en) | Switching power supply | |
| JP3178972B2 (en) | Self-excited flyback converter | |
| JP3175205B2 (en) | Inrush current suppression circuit for switching power supply | |
| JP3173677B2 (en) | Inverter controlled generator | |
| JPS6024669B2 (en) | Intermittent transistor DC converter | |
| JPH0389376A (en) | Power supply device for development bias | |
| JP3338770B2 (en) | Short-circuit protection method and short-circuit protection circuit for power supply circuit and power supply circuit with short-circuit protection function | |
| JP2919182B2 (en) | Switching regulator control circuit | |
| JP3063825B2 (en) | Switching power supply | |
| JPH0884468A (en) | Dc-dc converter | |
| JPH0537666Y2 (en) | ||
| JPH05344642A (en) | Semiconductor switching device protection device | |
| JPH09182425A (en) | Dc-dc converter | |
| JP2742820B2 (en) | Power supply | |
| JP2604263B2 (en) | Magnetron drive | |
| JP3341264B2 (en) | Switching power supply | |
| JPH0389850A (en) | power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070821 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080821 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080821 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090821 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |